KR20050107078A

KR20050107078A - 반도체 장치의 테스트 장비

Info

Publication number: KR20050107078A
Application number: KR1020040032250A
Authority: KR
Inventors: 박성근
Original assignee: 삼성전자주식회사
Priority date: 2004-05-07
Filing date: 2004-05-07
Publication date: 2005-11-11

Abstract

반도체 장치의 테스트 장비의 입출력 단자의 개수보다 많은 개수의 다수의 입출력 단자를 가진 반도체 장치의 전기적인 특성을 다수의 보드를 사용하지 않을 뿐만 아니라, 추가적인 옵션(option)을 증설하지 않고도 효과적으로 테스트할 수 있는 반도체 장치의 테스트 장비가 제공된다. 본 발명의 일실시예에 따른 반도체 장치의 테스트 장비는 반도체 장치의 다수의 입출력 단자들의 개수보다 적은 개수의 다수의 테스트 채널 입출력 단자들, 다수의 테스트 채널 입출력 단자들 중 적어도 하나의 테스트 채널 입출력 단자로부터 분지된 2 개이상의 배선으로 이루어지는 다수의 테스트 더미 배선들 및 테스트 신호의 출력 신호를 전달받는 타이밍을 제어하는 테스트 신호 제어부를 포함한다.

Description

반도체 장치의 테스트 장비{Test apparatus of semiconductor device}

본 발명은 반도체 장치의 테스트 장비에 관한 것으로서, 보다 상세하게는 반도체 장치의 테스트 장비의 입출력 단자의 개수보다 많은 개수의 다수의 입출력 단자를 가진 반도체 장치의 전기적인 특성을 다수의 보드를 사용하지 않을 뿐만 아니라, 추가적인 옵션(option)을 증설하지 않고도 효과적으로 테스트할 수 있는 반도체 장치의 테스트 장비에 관한 것이다.

일반적으로 반도체 장치의 제조 공정(fabrication process)들이 모두 완료되면 반도체 기판 상에 형성된 각각의 반도체 장치의 여러가지 특성들을 측정하는 반도체 장치의 테스트를 거치게 된다.

반도체 장치의 테스트는 반도체 기판의 제조 공정이나 어셈블리 공정 등의 과정에서의 결함을 발견해 내어 불량품을 제거해서 양품만을 골라내기 위한 과정이다. 반도체 장치의 테스트를 통해서 제조 공정상의 결함이나 설계와 기능상의 불일치가 발견되면 그 정확한 원인을 조사하기 위하여 불량 분석(failure analysis)을 수행하며, 그럼으로써 반도체 장치의 생산성(through-put)을 높일 수 있다.

반도체 장치가 반도체 메모리 장치인 경우에는, 반도체 메모리 장치의 테스트에서는 반도체 메모리 장치의 실제 동작 상황에 맞추어 반도체 메모리 장치의 기입(write), 독출(read) 동작 등을 측정하는 기능 테스트(function test)를 수행한다. 기능 테스트에서는 반도체 메모리 장치의 다수의 메모리 셀들에 테스트 패턴 데이터를 기입하고, 다수의 메모리 셀들에 기입된 데이터를 독출하여, 테스트 패턴 데이터와 비교한다. 그럼으로써 메모리 셀이 인접하는 메모리 셀들과 커플링되거나 기생하는 커런트 패쓰(bridge) 또는 콘택 불량 등과 같은 제조 공정상의 결함으로 인하여 기입 동작과 독출 동작을 수행한 후에 메모리 셀의 데이터가 반전되는지를 검출할 수 있다. 즉 메모리 셀에 기입되는 테스트 데이터가 하이 데이터인 경우에 독출된 데이터가 로우 데이터로 바뀌거나 메모리 셀에 기입되는 테스트 데이터가 로우 데이터인 경우에 독출된 데이터가 하이 데이터로 바뀌는지를 검출할 수 있다.

최근에는 반도체 장치의 집적도가 증대됨에 따라 반도체 장치의 입출력 단자의 개수가 증가되어 반도체 장치의 테스트 시간이 증대되고, 이는 테스트 비용을 상승시키는 요인이 되고 있다.

도 1을 참조하여 종래의 반도체 장치의 테스트 장비에 대하여 설명한다. 도 1은 종래의 테스트 장비에서 반도체 장치를 테스트하는 경우를 나타내는 평면도이다.

종래의 반도체 장치(1)의 테스트 장비(2)는 도 1에 도시된 것처럼 소정의 개수(예를 들면, 128 개)의 테스트 채널 입출력 단자들(C1 내지 C128)로 구성된다.

각각의 테스트 장비의 테스트 채널 입출력 단자들(C1 내지 C128)의 개수보다 반도체 장치(1)의 입출력 단자들(P1 내지 P128)의 개수가 적거나 같은 경우는 병렬 테스트가 가능하여 한번으로 테스트할 수 있지만, 테스트 장비의 테스트 채널 입출력 단자들(C1 내지 C128)의 개수보다 반도체 장치(1)의 입출력 단자들(P1 내지 P128)의 개수가 많은 경우에는 테스트 장비의 테스트 채널 입출력 단자들(C1 내지 C128)의 제한성으로 인하여 테스트 신호 제어부(3)를 통하여 한번에 접근(access)하여 테스트할 수가 없었다.

즉, 종래의 n 개(예를 들면 128 개)의 테스트 채널 입출력 단자들(C1 내지 C128)로 구성된 테스트 장비를 이용하여 테스트 장비의 테스트 채널 입출력 단자들(C1 내지 C128)의 개수보다 많은 m 개(예를 들면 140 개)의 입출력 단자를 가진 반도체 장치(1)를 테스트할 경우, 한번에 접근하여 테스트할 수 없으므로 2번 이상 접근하여 테스트하거나 2 개 이상의 보드를 이용하여 테스트해야만 했다.

상술한 것처럼, 보드를 교환해야 하는 번거로움과 여러 회에 걸쳐서 테스트하는 문제점을 해결하기 위해서는 다수의 반도체 장치(1)의 입출력 단자의 개수에 대응하는 다수의 테스트 채널 입출력 단자를 가진 별도의 테스트 장비가 필요하게 되었다.

본 발명이 이루고자 하는 기술적 과제는 반도체 장치의 테스트 장비의 입출력 단자의 개수보다 많은 개수의 다수의 입출력 단자를 가진 반도체 장치를 효과적으로 테스트할 수 있는 반도체 장치의 테스트 장비를 제공하고자 하는 것이다.

본 발명의 목적은 이상에서 언급한 목적으로 제한되지 않으며, 언급되지 않은 또 다른 목적들은 아래의 기재로부터 당업자에게 명확하게 이해되어질 수 있을 것이다.

상기 기술적 과제를 달성하기 위한 본 발명의 일실시예에 따른 반도체 장치의 테스트 장비는 반도체 장치의 다수의 입출력 단자들에 테스트 신호를 전달하거나 상기 반도체 장치의 다수의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받으며 상기 반도체 장치의 다수의 입출력 단자들의 개수보다 적은 개수의 다수의 테스트 채널 입출력 단자들, 상기 반도체 장치의 다수의 입출력 단자들에 테스트 신호를 전달하거나 상기 반도체 장치의 다수의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받는 다수의 테스트 더미 배선 그룹들로, 상기 각 테스트 더미 배선 그룹은 상기 다수의 테스트 채널 입출력 단자들 중 적어도 하나의 테스트 채널 입출력 단자로부터 분지된 2 개이상의 더미 배선들로 구성된 다수의 테스트 더미 배선 그룹들 및 상기 반도체 장치의 다수의 입출력 단자들에 테스트 신호를 전달하거나 상기 다수의 테스트 더미 배선들이 상기 반도체 장치의 다수의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받는 타이밍을 제어하는 테스트 신호 제어부를 포함한다.

본 발명의 일실시예에 따른 반도체 장치의 테스트 장비는 상기 다수의 테스트 더미 배선들이 상기 반도체 장치의 다수의 입출력 단자들 중에서 테스트 신호의 출력 신호만을 전달하는 상기 반도체 장치의 입출력 단자들에 연결되는 것이 바람직하다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.

도 2를 참조하여, 본 발명의 일 실시예에 따른 반도체 장치의 테스트 장비를 설명한다. 도 2는 본 발명의 일 실시예에 따른 테스트 장비에서 반도체 장치를 테스트하는 경우를 나타내는 평면도이다.

본 발명의 일 실시예에 따른 반도체 장치의 테스트 장비(20)는 도 2에 도시된 것처럼, 다수의 테스트 채널 입출력 단자들(C1 내지 C128), 다수의 테스트 더미 배선 그룹들(D59 내지 D70) 및 테스트 신호 제어부(30)를 포함한다.

다수의 테스트 채널 입출력 단자들(C1 내지 C128)은 반도체 장치(10)의 다수의 입출력 단자들(P1 내지 P140)에 테스트 신호를 전달하거나 다수의 반도체 장치(10)의 입출력 단자들(P1 내지 P140)로부터 테스트 신호의 출력 신호를 전달받는다. 테스트 신호 제어부(30)는 다수의 테스트 채널 입출력 단자들(C1 내지 C128)을 통해서 반도체 장치의 다수의 입출력 단자들(P1 내지 P140)에 테스트 신호를 전달하거나 반도체 장치의 다수의 입출력 단자들(P1 내지 P140)로부터 테스트 신호의 출력 신호를 전달받는 타이밍을 제어한다.

각 테스트 더미 배선 그룹들(D59 내지 D70)은 다수의 테스트 채널 입출력 단자들(C1 내지 C128) 중 적어도 하나의 테스트 채널 입출력 단자(예를 들면, C59)로부터 분지된 2 개 이상의 더미 배선들(59_A, 59_B)로 구성되며, 반도체 장치의 다수의 입출력 단자들(P1 내지 P140)에 테스트 신호를 전달하거나 반도체 장치의 다수의 입출력 단자들(P1 내지 P140)로부터 테스트 신호의 출력 신호를 전달받는다.

도 2에 도시된 것처럼, 반도체 장치의 입출력 단자들(P1 내지 P140)의 개수가 140 개이고, 반도체 장치의 테스트 장비(20)의 테스트 채널 입출력 단자들(C1 내지 C128)의 개수가 128 개인 경우에 한번에 접근(access)하여 테스트하기 위하여 다수의 테스트 채널 입출력 단자들(C1 내지 C128) 중 12 개의 테스트 채널 입출력 단자(C59 내지 C70)에 각각 분지된 2 개의 더미 배선들(59_A 내지 70_A, 59_B 내지 70_B)로 구성된 테스트 더미 배선 그룹들(D59 내지 D70)을 연결한다. 예를 들면, 59 번의 테스트 채널 입출력 단자(C59)에는 분지된 2 개의 테스트 더미 배선들(59_A, 59_B)로 구성된 테스트 더미 배선 그룹(D59)을 연결시킨다. 동일한 테스트 채널 입출력 단자들(C59)로부터는 반드시 2 개의 테스트 더미 배선들(59_A, 59_B)이 분지되어야 하는 것은 아니며, 테스트 신호의 종류에 따라서 2 개이상의 테스트 더미 배선들이 분지되는 것도 가능하다.

그리고나서 테스트 채널 입출력 단자들(C1 내지 C128)에 연결되지 못하는 반도체 장치(10)의 입출력 단자들은 테스트 더미 배선 그룹들(D59 내지 D70)에 연결되어 반도체 장치(10)의 입출력 단자들에 테스트 신호를 전달하거나 반도체 장치의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받는다. 테스트 신호 제어부(30)는 반도체 장치의 홀수번째 입출력 단자들(P59, P61, P63, P65, P67, P69, P71, P73, P75, P77, P79, P81)에 테스트 신호를 전달하거나 반도체 장치의 홀수번째 입출력 단자들(P59, P61, P63, P65, P67, P69, P71, P73, P75, P77, P79, P81)로부터 테스트 신호의 출력 신호를 전달받는 타이밍과 반도체 장치의 짝수번째 입출력 단자들(P60, P62, P64, P66, P68, P70, P72, P74, P76, P78, P80, P82)에 테스트 신호를 전달하거나 반도체 장치의 짝수번째 입출력 단자들(P60, P62, P64, P66, P68, P70, P72, P74, P76, P78, P80, P82)로부터 테스트 신호의 출력 신호를 전달받는 타이밍을 조절하여 테스트 더미 배선들(59_B 내지 70_B)을 통해서 반도체 장치의 홀수번째 입출력 단자들(P59, P61, P63, P65, P67, P69, P71, P73, P75, P77, P79, P81)에 테스트 신호를 전달하거나 반도체 장치의 홀수번째 입출력 단자들(P59, P61, P63, P65, P67, P69, P71, P73, P75, P77, P79, P81)로부터 테스트 신호의 출력 신호를 전달받으며, 테스트 더미 배선들(59_A 내지 70_A)을 통해서 반도체 장치의 짝수번째 입출력 단자들(P60, P62, P64, P66, P68, P70, P72, P74, P76, P78, P80, P82)에 테스트 신호를 전달하거나 반도체 장치의 짝수번째 입출력 단자들(P60, P62, P64, P66, P68, P70, P72, P74, P76, P78, P80, P82)로부터 테스트 신호의 출력 신호를 전달받을 수 있다.

그럼으로써 반도체 장치의 테스트 장비(20)의 테스트 채널 입출력 단자들(C1 내지 C128)의 개수보다 반도체 장치의 입출력 단자들(P1 내지 P140)의 개수가 많은 경우에 테스트 장비(20)의 테스트 채널 입출력 단자들(C1 내지 C128)의 제한성으로 인하여 테스트 신호 제어부를 통하여 한번에 접근(access)하여 테스트할 수가 없었던 종래의 반도체 장치의 테스트 장비와는 달리, 다수의 보드를 사용하지 않으면서도 한번에 접근하여 테스트할 수 있다.

본 발명의 일실시예에 따른 반도체 장치의 테스트 장비(20)는 상기 다수의 테스트 더미 배선 그룹들(D59 내지 D70)을 구성하는 다수의 테스트 더미 배선들(59_A 내지 70_A, 59_B 내지 70_B)이 반도체 장치의 다수의 입출력 단자들(P1 내지 P140) 중에서 테스트 신호의 출력 신호만을 전달하는 반도체 장치의 입출력 단자들(P59 내지 P82)에 연결되는 것이 바람직하다.

테스트 신호 제어부(30)는 테스트 신호이 출력 신호만을 전달하는 반도체 장치의 입출력 단자들(P59 내지 P82) 중 반도체 장치의 홀수번째 입출력 단자들(P59, P61, P63, P65, P67, P69, P71, P73, P75, P77, P79, P81)로부터 테스트 신호의 출력 신호를 전달받는 타이밍과 반도체 장치의 짝수번째 입출력 단자들(P60, P62, P64, P66, P68, P70, P72, P74, P76, P78, P80, P82)로부터 테스트 신호의 출력 신호를 전달받는 타이밍을 조절하여 테스트 더미 배선들(59_B 내지 70_B)을 통해서 반도체 장치의 홀수번째 입출력 단자들(P59, P61, P63, P65, P67, P69, P71, P73, P75, P77, P79, P81)부터 테스트 신호의 출력 신호를 전달받거나 더미 배선들(59_A 내지 70_A)을 통해서 반도체 장치의 짝수번째 입출력 단자들(P60, P62, P64, P66, P68, P70, P72, P74, P76, P78, P80, P82)로부터 테스트 신호의 출력 신호를 전달받음으로써, 동일한 테스트 채널 입출력 단자(예를 들면 C59)로부터 분지된 테스트 더미 배선들(59_A, 59_B)에 전달되는 테스트 신호의 출력 신호들이 명확하게 구별되어 테스트 채널 입출력 단자(C59)에 전달될 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예를 설명하였지만, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

상기한 바와 같이 이루어진 본 발명의 일 실시예에 따른 테스트 장비는 테스트 장비의 입출력 단자의 개수보다 많은 개수의 입출력 단자를 가진 반도체 장치의 전기적인 특성을 다수의 보드를 사용하지 않을 뿐만 아니라, 추가적인 옵션(option)을 증설하지 않고도 효과적으로 테스트할 수 있다.

도 1은 종래의 테스트 장비에서 반도체 장치를 테스트하는 경우를 나타내는 평면도이다.

도 2는 본 발명의 일 실시예에 따른 테스트 장비에서 반도체 장치를 테스트하는 경우를 나타내는 평면도이다.

(도면의 주요 부분에 대한 부호의 설명)

10: 반도체 장치

20: 테스트 장비

30: 테스트 신호 제어부

P1 내지 P140: 반도체 장치의 입출력 단자들

C1 내지 C128: 테스트 채널 입출력 단자들

59_A 내지 70_A, 59_B 내지 70_B : 테스트 더미 배선들

D59 내지 D70: 테스트 더미 배선 그룹

Claims

반도체 장치의 다수의 입출력 단자들에 테스트 신호를 전달하거나 상기 반도체 장치의 다수의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받으며 상기 반도체 장치의 다수의 입출력 단자들의 개수보다 적은 개수의 다수의 테스트 채널 입출력 단자들;

상기 반도체 장치의 다수의 입출력 단자들에 테스트 신호를 전달하거나 상기 반도체 장치의 다수의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받는 다수의 테스트 더미 배선 그룹들로, 상기 각 테스트 더미 배선 그룹은 상기 다수의 테스트 채널 입출력 단자들 중 적어도 하나의 테스트 채널 입출력 단자로부터 분지된 2 개이상의 더미 배선들로 구성된 다수의 테스트 더미 배선 그룹들; 및

상기 반도체 장치의 다수의 입출력 단자들에 테스트 신호를 전달하거나 상기 다수의 테스트 더미 배선들이 상기 반도체 장치의 다수의 입출력 단자들로부터 테스트 신호의 출력 신호를 전달받는 타이밍을 제어하는 테스트 신호 제어부를 포함하는 것을 특징으로 하는 반도체 장치의 테스트 장비.
제1항에 있어서,

상기 다수의 테스트 더미 배선들은 상기 반도체 장치의 다수의 입출력 단자들 중에서 테스트 신호의 출력 신호만을 전달하는 상기 반도체 장치의 입출력 단자들에 연결되는 것을 특징으로 하는 반도체 테스트 장비.