KR20050106665A

KR20050106665A - 크랙을 예방하는 반도체 패키지 및 그 제조방법

Info

Publication number: KR20050106665A
Application number: KR1020040031665A
Authority: KR
Inventors: 윤성환; 김진호
Original assignee: 삼성전자주식회사
Priority date: 2004-05-06
Filing date: 2004-05-06
Publication date: 2005-11-11
Also published as: KR100564623B1

Abstract

크랙(crack)을 예방하는 반도체 패키지 및 그 제조방법에 관해 개시한다. 이를 위해 본 발명은 칩 패드와 리드로 이루어진 QFN(Quad Flat Non-lead)용 리드프레임과, 상기 리드프레임의 칩 패드에 접착수단을 통해 탑재된 반도체 칩과, 상기 리드프레임의 리드를 두개로 나누는 홈(groove)과, 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어와, 상기 반도체 칩, 와이어, 리드프레임의 상부를 밀봉하는 봉지수지와, 상기 리드프레임 하부에서 상기 홈을 채우면서 솔더볼이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant)와, 상기 엔캡슐런트에 의해 노출된 리드프레임의 리드에 부착되는 솔더볼을 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 및 그 제조방법을 제공한다. 상기 홈을 채우는 엔캡슐런트는 봉지수지에 크랙이 발생되는 것을 방지한다.

Description

크랙을 예방하는 반도체 패키지 및 그 제조방법{Semiconductor package and manufacturing method preventing a package crack defects)}

본 발명은 반도체 패키지 및 그 제조방법에 관한 것으로, 더욱 상세하게는 단자수를 증가시키기 위해 리드를 두개의 열로 형성하는 QFN 패키지 및 그 제조방법에 관한 것이다.

최근들어 핸드폰, 엠피쓰리(MP3) 플레이어 및 노트북과 같이 휴대 가능한 전자제품의 수요가 급속히 늘어나고 있다. 이에 따라 휴대 가능한 소형의 전자제품에 사용되는 반도체 패키지의 형태 역시 박형화, 소형화, 경량화가 요구되고 있다. 이러한 요구를 충족하기 위하여 CSP(Chip Scale Package) 혹은 QFN(Quad Flat Non-lead) 패키지와 같은 얇고 작은 크기를 갖는 반도체 패키지의 사용이 급격히 증가되고 있다.

도 1 및 도 2는 종래 기술에 의한 반도체 패키지 및 그 제조방법을 설명하기 위해 도시한 단면도들이다.

도 1을 참조하면, 먼저 리드가 반도체 패키지 밖으로 튀어나오지 않는 형태인 QFN 패키지 제조에 사용되는 리드프레임(10)을 준비한다. 이어서 접착테이프나 에폭시와 같은 접착수단을 사용하여 반도체 칩(20)을 리드프레임(10)의 칩 패드(12) 위에 접착한다. 계속해서 상기 반도체 칩(20)과 리드프레임의 리드(14)를 금선(gold wire, 30)으로 연결하는 와이어 본딩 공정을 수행한다.

마지막으로 상기 반도체 칩(20), 금선(30) 및 리드프레임(10)의 상부를 밀봉하는 봉지수지(EMC: Epoxy Mold Compound, 40)를 형성한다.

도 2를 참조하면, 상기 봉지수지(40)가 형성된 QFN형 반도체 패키지(90)의 밑면에 대하여 노출된 리드(14) 및 칩 패드(12)에 전해도금 방식에 의한 솔더층(50)을 형성한다. 이렇게 제조된 QFN 패키지(90)는 상기 솔더층(50)이 전자제품에 들어있는 인쇄회로기판(PCB)에 부착되어 반도체 소자로 이용된다.

그러나 종래 기술은, 만약 반도체 칩의 단자수가 많을 경우, 반도체 패키지가 커지거나 단자수가 너무 많기 때문에 QFN 형태로 만들 수 없는 문제가 있다. 이것을 QFN 패키지에 있어서 리드의 구조를 하나의 열로 밖에 만들 수 없기 때문이다. 이에 따라 단자수가 많은 반도체 칩의 경우, 단자의 모양을 BGA 패키지와 같이 매트릭스 형태로 배열할 수 없는 단점이 있다.

본 발명이 이루고자 하는 기술적 과제는 상술한 문제점들을 해결할 수 있도록 리드를 적어도 2열 이상으로 형성하여 반도체 패키지의 단자수를 늘릴 수 있는 크랙을 예방하는 반도체 패키지를 제공하는데 있다.

본 발명이 이루고자 하는 다른 기술적 과제는 상술한 문제점들을 해결할 수 있도록 리드를 적어도 2열 이상으로 형성하여 반도체 패키지의 단자수를 늘릴 수 있는 크랙을 예방하는 반도체 패키지의 제조방법을 제공하는데 있다.

상기 기술적 과제를 달성하기 위해 본 발명에 의한 크랙을 예방하는 반도체 패키지는, 칩 패드와 리드로 이루어진 QFN용 리드프레임과, 상기 리드프레임의 칩 패드 위에 접착수단을 통해 접착된 반도체 칩과, 상기 리드프레임의 리드를 두개로 나누는 홈(groove)과, 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어와, 상기 반도체 칩, 와이어, 리드프레임의 상부를 밀봉하는 봉지수지와, 상기 리드프레임 하부에서 붙여져 상기 홈을 채우면서 솔더볼이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant)와, 상기 엔캡슐런트에 의해 노출된 리드프레임의 리드에 부착된 솔더볼을 구비하는 것을 특징으로 한다.

본 발명의 바람직한 실시예에 의하면, 상기 홈(groove)은 쏘우 블레이드(saw blade)를 통한 절단공정에 의해 형성 홈의 형태는 리드프레임의 리드를 완전히 절달하고, 봉지수지의 일부가 절단된 노치(notch)형인 것이 적합하다.

바람직하게는, 상기 엔캡슐런트(encapsulant)는 언더필(underfill)의 역할을 수행할 수 있는 재질인 것이 적합하다.

상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 칩 패드와 리드로 이루어진 QFN용 리드프레임을 준비하는 단계와, 상기 리드프레임의 칩 패드에 접착수단을 이용하여 반도체 칩을 탑재하는 단계와, 상기 반도체 칩과 상기 리드프레임의 리드를 연결하는 와이어 본딩을 진행하는 단계와, 상기 리드프레임 상부, 반도체 칩 및 와이어를 덮는 봉지수지를 몰딩하는 단계와, 상기 리드프레임의 하부에 쏘우 블레이드를 통하여 홈을 형성하여 리드를 두개로 나누는 단계와, 상기 홈을 채우고 리드프레임 하부를 덮으면서 솔더볼 패드만을 노출시키는 절연재질의 엔캡슐런트를 형성하는 단계와, 상기 엔캡슐런트에 의해 노출된 솔더볼 패드에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지의 제조방법을 제공한다.

본 발명의 바람직한 실시예에 의하면, 상기 홈을 형성하는 방법은 쏘우 블레이드를 이용하여 리드프레임의 리드 및 봉지수지의 일부를 절단하여 형성하는 것이 적합하다.

바람직하게는, 상기 엔캡슐런트를 형성하는 방법은 스크린 프린팅(screen printing) 방식으로 형성하며, 상기 리드프레임 칩 패드 및 리드의 하부에 형성되는 것이 적합하다.

본 발명에 따르면, QFN의 리드에 홈을 형성하여 리드를 두 개로 나눔으로 말미암아 반도체 소자의 단자수를 증가시킬 수 있고, 엔캡슐런트(encapsulant)를 홈에 충진시켜 언더필(underfill) 기능을 수행하게 함으로써 얇은 두께를 갖는 QFN 패키지에서 크랙이 발생하는 것을 억제할 수 있다.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.

도 3 내지 도 6은 본 발명의 바람직한 실시예에 의한 반도체 패키지의 제조방법을 설명하기 위해 도시한 단면도들이다.

도 3을 참조하면, 일반적인 형태를 갖는 리드(104)와 칩 패드(104)를 포함하는 QFN용 리드프레임(100)을 준비한다. 이어서, 상기 리드프레임(100)의 칩 패드(102) 위에 접착테이프 혹은 에폭시와 같은 접착수단(미도시)을 이용하여 반도체 칩(110)을 접착시킨다. 상기 반도체 칩(110)은 단자수가 종래 기술의 것보다 많은 것이다. 계속해서 와이어 본딩을 통해 금선(gold wire, 120)을 이용하여 반도체 칩(110)과 리드프레임(100) 리드(104)를 서로 연결시킨다.

이때, 종래 기술에서는 와이어 본딩이 하나의 열로만 이루어졌지만, 본 발명에서는 두개 혹은 그 이상의 열로 이루어지는 것이 적합하다. 계속해서 상기 와이어(120) 반도체 칩(110) 및 리드프레임(100)의 상부를 봉지수지(EMC, 130)로 밀봉하는 몰딩(molding) 공정을 진행한다.

도 4를 참조하면, 몰딩 공정이 완료된 결과물에서 리드프레임(100)의 리드(104)에 쏘우 블레이드(saw blade)를 이용하여 리드(104)를 두 개로 나누기 위한 홈(140)을 형성한다. 상기 쏘우 블레이드를 통한 홈(140) 형성에 의하여 리드는 하나의 단자에서 두개의 단자의 역할을 수행할 수 있도록 분리된다. 도면에서 확인할 수 있듯이 두개로 나누어진 개별 단자에는 모두 와이어 본딩이 되어 있다.

그러나, 상기 쏘우 블레이드를 통한 홈(140)은 리드(104)를 두개로 자를 때, 완전히 잘라지지 않는 문제를 피하기 위하여 봉지수지(130)의 일부로 잘라서 노치형(notch type) 홈(140)을 만들 때, 홈(140)에서 시작되어 봉지수지(130)부분으로 연장되는 크랙(crack) 결함이 발생될 위험이 크다. 이러한 크랙 결함은, 반도체 패키지의 수명을 떨어뜨리며 신뢰성을 저하시키는 결함이기 때문에 예방이 반드시 필요하다.

도 5를 참조하면, 상기 결과물을 뒤집어서 리드프레임(100)의 칩 패드(102)와 리드(104)의 바닥면에 엔캡슐런트(encapsulant, 150A, 150B)를 스크린 프린팅(screen printing) 방식으로 형성한다. 상기 엔캡슐런트(150A, 150B)는 에폭시와 같은 절연성 수지로서, 반도체 패키지 내부에서 열팽창 계수 차이에 의한 스트레스를 흡수할 수 있고, 공간을 신축적으로 채울 수 있는 물질이면 다른 종류로 대체도 가능하다. 상기 엔캡슐런트(150B)는 칩패드(102) 및 홈(140)을 포함하는 리드(104)의 일부에 형성되어 후속공정에서 솔더볼이 접착될 수 있는 솔더볼 패드(160)를 노출시킨다.

도 6을 참조하면, 상기 결과물에서 솔더볼 패드(160) 위에 솔더볼(170)을 2 열로 탑재시킨다. 그 후, 리플로우(reflow) 공정을 진행하면, 솔더볼(170)과 두개로 분리된 리드(170)와 접착이 이루어진다. 본 실시예에서는 두개의 열로 단자를 형성하였으나, 상기 리드(104)를 보다 길게 만들고, 홈(140)의 개수를 하나 이상으로 만들면 3열 혹은 4열의 형태로 단자의 형태가 매트릭스형으로 만들 수 있다. 이에 따라 반도체 소자의 단자수가 많을 경우에 QFN 패키지를 이용하여 BGA와 같은 단자를 구성할 수 있으며, 홈(140)을 형성하면서 발생 가능한 크랙의 위험은 언더필(under fill) 기능을 수행하는 엔캡슐런트(150B)에 의해 예방될 수 있다.

이하, 도 7을 참조하여 본 발명의 바람직한 실시예에 의한 반도체 패키지의 구조에 관해 설명한다.

본 발명의 바람직한 실시예에 의한 반도체 패키지(101)는, 칩패드(102)와 리드(102)로 이루어진 QFN용 리드프레임(100)과, 상기 리드프레임의 칩패드(102) 위에 접착수단을 통해 접착된 반도체 칩(110)과, 상기 리드프레임(100)의 리드(104)를 두개로 나누는 홈(140)과, 상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어(120)와, 상기 반도체 칩(110), 와이어(120), 리드프레임(100)의 상부를 밀봉하는 봉지수지(130)와, 상기 리드프레임(100) 하부에서 붙여져 상기 홈을 채우면서 솔더볼(170)이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant, 150A, 150B))와, 상기 엔캡슐런트(150A, 150B)에 의해 노출된 리드프레임(100)의 리드(104)에 부착된 솔더볼(170)을 포함하는 것을 특징으로 한다.

본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.

따라서, 상술한 본 발명에 따르면, 첫째, QFN의 리드에 홈을 형성하여 리드를 두 개로 나눔으로 말미암아 반도체 소자의 단자수를 증가시킬 수 있다.

둘째, 엔캡슐런트(encapsulant)를 홈에 충진시켜 언더필(underfill) 기능을 수행하게 함으로써 얇은 두께를 갖는 QFN 패키지에서 크랙이 발생하는 것을 억제할 수 있다.

도 7은 본 발명의 바람직한 실시예에 의한 반도체 패키지의 구조를 설명하기 위해 도시한 단면도이다.

Claims

칩패드와 리드로 이루어진 QFN용 리드프레임;

상기 리드프레임의 칩패드 위에 접착수단을 통해 접착된 반도체 칩;

상기 리드프레임의 리드를 두개로 나누는 홈(groove);

상기 두개로 나누어진 리드와 상기 반도체 칩의 본드패드를 연결하는 와이어;

상기 반도체 칩, 와이어, 리드프레임의 상부를 밀봉하는 봉지수지;

상기 리드프레임 하부에서 붙여져 상기 홈을 채우면서 솔더볼이 부착되는 부분만을 노출시키는 절연재질의 엔캡슐런트(encapsulant); 및

상기 엔캡슐런트에 의해 노출된 리드프레임의 리드에 부착된 솔더볼을 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.
제1항에 있어서,

상기 홈은 쏘우 블레이드(saw blade)를 통한 절단공정에 의해 형성된 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.
제4항에 있어서,

상기 쏘우 블레이드로 형성된 홈은 리드프레임의 리드를 완전히 절달하고, 봉지수지의 일부가 절단된 노치(notch)형인 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.
제1항에 있어서,

상기 엔캡슐런트(encapsulant)는 언더필(underfill)의 역할을 수행할 수 있는 재질인 것을 특징으로 하는 크랙을 예방하는 반도체 패키지.
칩패드와 리드로 이루어진 QFN용 리드프레임을 준비하는 단계;

상기 리드프레임의 칩패드에 접착수단을 이용하여 반도체 칩을 탑재하는 단계;

상기 반도체 칩과 상기 리드프레임의 리드를 연결하는 와이어 본딩을 진행하는 단계;

상기 리드프레임 상부, 반도체 칩 및 와이어를 덮는 봉지수지를 몰딩하는 단계;

상기 리드프레임의 하부에 쏘우 블레이드를 통하여 홈을 형성하여 리드를 두개로 나누는 단계;

상기 홈을 채우고 리드프레임 하부를 덮으면서 솔더볼 패드만을 노출시키는 절연재질의 엔캡슐런트를 형성하는 단계; 및

상기 엔캡슐런트에 의해 노출된 솔더볼 패드에 솔더볼을 부착하는 단계를 구비하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지의 제조방법.
제5항에 있어서,

상기 홈을 형성하는 방법은 쏘우 블레이드를 이용하여 리드프레임의 리드 및 봉지수지의 일부를 절단하여 형성하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 제조방법.
제5항에 있어서,

상기 엔캡슐런트를 형성하는 방법은 스크린 프린팅(screen printing) 방식으로 형성하는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 제조방법.
제5항에 있어서,

상기 엔캡슐런트를 형성하는 방법은 리드프레임 칩패드 및 리드의 하부에 형성되는 것을 특징으로 하는 크랙을 예방하는 반도체 패키지 제조방법.