KR20090106745A - 반도체 패키지 - Google Patents

Abstract

본 발명에 따른 반도체 패키지는, 기판과, 상기 기판의 일면 상에 부착된 반도체 칩과, 상기 반도체 칩의 일주 면을 둘러싸도록 설치된 휨(Warpage) 방지용 스페이서와, 상기 반도체 칩과 기판 간을 연결하는 본딩와이어와, 상기 본딩와이어와 반도체 칩을 포함한 기판의 일면을 밀봉하는 봉지제를 포함한다.

Description

반도체 패키지{SEMICONDUCTOR PACKAGE}

본 발명은 반도체 패키지에 관한 것으로, 보다 자세하게는, 반도체 패키지의 휨(Warpage) 현상에 따른 반도에 패키지의 불량 발생을 방지할 수 있는 반도체 패키지에 관한 것이다.

일반적으로 반도체 패키지는, 웨이퍼 레벨로 제조된 다수개의 반도체 칩을 쏘잉(Sawing) 공정을 통해 개별 반도체 칩들로 분리시킨 후, 각 반도체 칩을 리드프레임의 다이패들에 부착(Attaching)하고, 그런 다음, 반도체 칩의 본딩패드와 리드 프레임의 인너리드 간을 와이어 본딩(Wire bonding)한다.

이어서, 반도체 칩을 외부의 충격으로부터 보호하기 위해 몰딩(Molding) 공정을 통해 반도체 칩과 이에 와이어 본딩된 인너리드 부분을 밀봉하고, 그리고 나서, 리드들 간을 분리시키는 트리밍(Triming) 및 아우터리드를 소정의 형상으로 성형하는 포밍(Forming)을 통해 완성된다.

여기서, 상기한 몰딩 공정은 와이어 본딩된 칩과 리드 프레임의 인너리드를 포함하는 일정면적을 에폭시 몰딩 컴파운드 등과 같은 수지로 밀봉하여 패키지 몸체를 형성하는 공정으로써, 이와 같은 몰딩 공정에 의한 패키지 몸체의 형성으로 외부의 열적, 기계적 충격으로부터 내부의 반도체 칩을 보호할 수 있다.

이러한 몰딩 공정은 통상 상부 및 하부 금형으로 이루어지는 몰드 금형에 반도체 칩이 부착된 리드 프레임을 로딩시킨 후 외부로부터 에폭시 몰딩 컴파운드(Epoxy Molding Compound : EMC)를 주입하여 충진시키는 과정으로 진행된다.

그러나, 자세하게 도시하고 설명하지는 않았지만, 상기와 같은 일정한 크기를 갖는 반도체 패키지 내에, 전체 반도체 패키지의 크기 보다 상대적으로 작은 반도체 칩을 배치시켜 반도체 패키지를 형성하게 되면, 상기 반도체 패키지의 크기 대비, 상기 반도체 칩의 비율이 상대적으로 작아, 봉지제에 의한 밀봉 공정 수행 후, 반도체 칩과 기판, 그리고, 상기 봉지제의 각 상이한 열팽창계수(Coefficient Of Thermal Expansion : CTE)에 의해 전체 반도체 패키지에서 스마일(Smile) 또는 크라잉(Crying)과 같은 휨(Warpage) 현상이 발생하게 된다.

더욱이, 점점 소형화되는 반도체 패키지의 추세로 인해, 상기와 같은 2차원적인 스마일 또는 크라잉의 휨 현상뿐만 아니라, 3차원적인 휨 현상이 발생하게 되어 결국 반도체 패키지의 불량을 발생시키게 된다.

이에, 상기와 같은 2차원적인 휨 현상뿐만 아니라, 3차원적인 휨 현상을 방지하여 반도체 패키지의 불량을 방지함과 아울러, 반도체 패키지의 크기를 용이하게 소형화시킬 수 있는 방법이 요구되고 있는 실정이다.

본 발명은 반도체 패키지의 휨 현상을 방지하여 반도체 패키지의 불량 발생 을 방지한 반도체 패키지를 제공한다.

또한, 본 발명은 상기와 같이 반도체 패키지의 불량 발생을 방지하여 반도체 반도체 패키지의 크기를 용이하게 소형화시킨 반도체 패키지를 제공한다.

본 발명에 따른 반도체 패키지는, 기판; 상기 기판의 일면 상에 부착된 반도체 칩; 상기 반도체 칩의 일주 면을 둘러싸도록 설치된 휨(Warpage) 방지용 스페이서; 상기 반도체 칩과 기판 간을 연결하는 본딩와이어; 및 상기 본딩와이어와 반도체 칩을 포함한 기판의 일면을 밀봉하는 봉지제;를 포함한다.

상기 휨 방지용 스페이서는 사진틀 형상으로 이루어진 것을 특징으로 한다.

상기 휨 방지용 스페이서와 상기 반도체 칩 사이에 개재된 접착 테이프를 더 포함한다.

상기 휨 방지용 스페이서는 절연 물질로 이루어진 것을 특징으로 한다.

상기 휨 방지용 스페이서는 상기 반도체 칩 보다 얇은 두께를 갖는 것을 특징으로 한다.

상기 기판 타면에 부착된 외부 접속 단자를 더 포함하는 것을 특징으로 한다.

본 발명은 반도체 패키지 형성시, 기판 상에 반도체 칩 부착 후, 상기 반도체 칩의 가장자리를 따라 상기 반도체 칩을 감싸는 형태의 휨 방지용 스페이서(Spacer)를 상기 반도체 칩의 외측면에 형성하여 반도체 패키지를 형성함으로써, 상기 휨 방지용 스페이서의 의해 봉지제에 의한 밀봉 공정 수행 후, 반도체 칩과 기판, 그리고, 상기 봉지제의 각 상이한 열팽창계수를 상쇄 및 분산시킬 수 있다.

따라서, 본 발명은 전체 반도체 패키지에서 스마일 또는 크라잉과 같은 휨 현상의 발생을 방지할 수 있다.

게다가, 본 발명은 상기와 같이 반도체 칩 외측면에 상기 반도체 칩을 감싸는 휨 방지용 스페이서가 형성됨에 따른 스마일 또는 크라잉과 같은 휨 현상의 발생을 방지할 수 있으므로, 그에 따른 3차원적인 휨 현상도 방지할 수 있다.

그 결과, 본 발명은 전체 반도체 패키지의 불량을 방지할 수 있음과 아울러, 반도체 패키지의 크기를 종래보다 용이하게 소형화시킬 수 있다.

본 발명은, 반도체 패키지 형성시, 기판 상에 반도체 칩 부착 후, 상기 반도체 칩의 가장자리를 따라 상기 반도체 칩을 감싸는 형태의 휨 방지용 스페이서(Spacer)를 상기 반도체 칩의 외측면에 형성하여 반도체 패키지를 형성한다.

이렇게 하면, 일정한 크기를 갖는 반도체 패키지 내에, 전체 반도체 패키지의 크기 보다 상대적으로 작은 반도체 칩을 배치시켜 반도체 패키지를 형성하는 종래와 달리, 상기와 같이 반도체 칩 외측면에 상기 반도체 칩을 감싸는 휨 방지용 스페이서가 형성되어 반도체 패키지가 형성됨으로써, 봉지제에 의한 밀봉 공정 수행 후, 반도체 칩과 기판, 그리고, 상기 봉지제의 각 상이한 열팽창계수를 상기 휨 방지용 스페이서에 의해 상쇄 및 분산시킬 수 있다.

따라서, 전체 반도체 패키지에서 스마일 또는 크라잉과 같은 휨 현상의 발생 을 방지할 수 있으므로, 그에 따른 3차원적인 휨 현상도 방지할 수 있다.

그 결과, 전체 반도체 패키지의 불량을 방지할 수 있음과 아울러, 반도체 패키지의 크기를 종래보다 용이하게 소형화시킬 수 있다.

이하에서는, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.

자세하게, 도 1 및 도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도 및 사시도로서, 이를 설명하면 다음과 같다.

도 1 및 도 2에 도시된 바와 같이 본 발명의 실시예에 따른 반도체 패키지(100)는, 다수의 전극단자(104)를 갖는 기판(102) 상에 다수의 본딩패드(110)를 갖는 반도체 칩(108)이 부착된 구조를 갖는다.

상기 반도체 칩(108)의 본딩패드(110)와 상기 기판(102)의 전극단자(104) 간은 다수의 본딩와이어(106)에 의해 전기적으로 연결되며, 상기 본딩와이어(106)와 상기 반도체 칩(108)을 포함한 상기 기판(102)의 일면은 상기 반도체 칩(108)을 외부의 스트레스로부터 보호하기 위해 EMC(Epoxy Molding Compound)와 같은 봉지제(114)로 밀봉된다.

이때, 상기 반도체 칩(108)은 상기 반도체 칩(108)의 가장자리, 상기 반도체 칩(108)의 일주 면을 따라 상기 반도체 칩(108)을 감싸는 형태를 가지며, 절연 물질로 이루어진 휨 방지용 스페이서(Spacer : 112)가 구비된다.

여기서, 상기 절연 물질로 이루어진 상기 휨 방지용 스페이서(112)는 상기 반도체 칩(108)을 감싸는 형태로, 중앙 부분에 상기 반도체 칩(108)이 관통될 수 있는 홀을 구비한 사진틀 형상으로 이루어진다.

한편, 상기 휨 방지용 스페이서(112)와 상기 반도체 칩(108) 사이에 접착 테이프(도시안됨)를 개재시켜, 상기 휨 방지용 스페이서(112)가 상기 반도체 칩(108)의 외측면에 용이하게 부착될 수 있도록 형성될 수 있다.

상기 휨 방지용 스페이서(112)는 상기 반도체 칩(108) 보다 얇은 두께로 이루어진다.

상기 기판(102) 타면의 볼 랜드(도시안됨)에는 실장수단으로서 솔더 볼과 같은 다수의 외부 접속 단자(116)가 부착된다.

전술한 바와 같이 본 발명의 반도체 패키지는, 상기와 같이 반도체 칩 부착 후, 상기 반도체 칩의 가장자리를 따라 상기 반도체 칩을 감싸는 형태의 휨 방지용 스페이서가 상기 반도체 칩의 외측면에 형성되어 반도체 패키지가 형성됨으로써, 일정한 크기를 갖는 반도체 패키지 내에, 전체 반도체 패키지의 크기 보다 상대적으로 작은 반도체 칩을 배치시켜 반도체 패키지를 형성하는 종래와 달리, 봉지제에 의한 밀봉 공정 수행 후, 반도체 칩과 기판, 그리고, 상기 봉지제의 각 상이한 열팽창계수를 상기 휨 방지용 스페이서의 의해 상쇄 및 분산시킬 수 있다.

따라서, 전체 반도체 패키지에서 스마일 또는 크라잉과 같은 휨 현상의 발생을 방지할 수 있으므로, 그에 따른 3차원적인 휨 현상도 방지할 수 있다.

그 결과, 전체 반도체 패키지의 불량을 방지할 수 있음과 아울러, 반도체 패키지의 크기를 종래보다 용이하게 소형화시킬 수 있다.

이상, 전술한 본 발명의 실시예들에서는 특정 실시예에 관련하고 도시하고 설명하였지만, 본 발명이 그에 한정되는 것은 아니며, 이하의 특허청구의 범위는 본 발명의 정신과 분야를 이탈하지 않는 한도 내에서 본 발명이 다양하게 개조 및 변형될 수 있다는 것을 당 업계에서 통상의 지식을 가진 자가 용이하게 알 수 있다.

도 1은 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 단면도.

도 2는 본 발명의 실시예에 따른 반도체 패키지를 설명하기 위해 도시한 사시도.

Claims (6)

1. 기판;

   상기 기판의 일면 상에 부착된 반도체 칩;

   상기 반도체 칩의 일주 면을 둘러싸도록 설치된 휨(Warpage) 방지용 스페이서;

   상기 반도체 칩과 기판 간을 연결하는 본딩와이어; 및

   상기 본딩와이어와 반도체 칩을 포함한 기판의 일면을 밀봉하는 봉지제;

   를 포함하는 것을 특징으로 하는 반도체 패키지.
2. 제 1 항에 있어서,

   상기 휨 방지용 스페이서는 사진틀 형상으로 이루어진 것을 특징으로 하는 반도체 패키지.
3. 제 1 항에 있어서,

   상기 휨 방지용 스페이서와 상기 반도체 칩 사이에 개재된 접착 테이프를 더 포함하는 것을 특징으로 하는 반도체 패키지.
4. 제 1 항에 있어서,

   상기 휨 방지용 스페이서는 절연 물질로 이루어진 것을 특징으로 하는 반도 체 패키지.
5. 제 1 항에 있어서,

   상기 휨 방지용 스페이서는 상기 반도체 칩 보다 얇은 두께를 갖는 것을 특징으로 하는 반도체 패키지.
6. 제 1 항에 있어서,

   상기 기판 타면에 부착된 외부 접속 단자를 더 포함하는 것을 특징으로 하는 반도체 패키지.

Images