KR20050106006A - 극도로 거친 기판 상의 반도체 구조 - Google Patents

극도로 거친 기판 상의 반도체 구조 Download PDF

Info

Publication number
KR20050106006A
KR20050106006A KR1020057014849A KR20057014849A KR20050106006A KR 20050106006 A KR20050106006 A KR 20050106006A KR 1020057014849 A KR1020057014849 A KR 1020057014849A KR 20057014849 A KR20057014849 A KR 20057014849A KR 20050106006 A KR20050106006 A KR 20050106006A
Authority
KR
South Korea
Prior art keywords
layer
substrate
bonding
semiconductor structure
roughness
Prior art date
Application number
KR1020057014849A
Other languages
English (en)
Other versions
KR100849241B1 (ko
Inventor
올리비에르 라이사크
뮤리엘 마르티네즈
세뽀라흐 비숑
리오넬 뽀르디질라띠
Original Assignee
에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지 filed Critical 에스. 오. 이. 떼끄 씰리꽁 오 냉쉴라또흐 떼끄놀로지
Publication of KR20050106006A publication Critical patent/KR20050106006A/ko
Application granted granted Critical
Publication of KR100849241B1 publication Critical patent/KR100849241B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer

Abstract

반도체재료와 관련되는 본 발명은,
0.5nm rms 이상의 거칠기를 갖는 표면을 갖거나 분자결합과 호환되지 않는 화학적 성질을 갖는 기판(10)과;
반도체재료로부터 선택된 재료의 층(14) 및;
기판 또는 베이스층과 반도체재료로부터 선택된 재료의 층 사이에 위치한 본딩층을 규정하는 층(12)을 갖추어 구성된다.

Description

극도로 거친 기판 상의 반도체 구조{SEMICONDUCTOR STRUCTURE ON AN EXTREMELY ROUGH SUBSTRATE}
본 발명은 전자부품을 제조하기 위한 기판 또는 구조 및, 상기 기판 또는 구조의 제조방법에 관한 것이다.
또한 본 발명은, 거친 층 또는 거친 기판 상에 층 또는 기판을 어셈블링하기 위한 기술에 관한 것이다.
특히, SOI(silicon on insulator)형 구조의 반도체기판에 적용할 수 있다.
도 1에 도시된 바와 같이, 그 구조는 적절한 구성요소가 위치한 실리콘의 층(4)과, 그 아래에 형성된 매립산화층(2)을 갖는다. 이러한 산화층은 표유전류(stray current) 및 이온화된 입자로부터 추출된 전하와 절연을 이룬다. 또한, 동일한 실리콘층에 형성된 인접하는 구성요소 사이에서 양호한 절연을 제공하고, 특히 이는 실질적으로 상기 인접하는 구성요소들 사이에서 표유캐패시턴스를 감소시킨다. 실리콘층은 기계적 지지로서 기능하는 실리콘 기판(6) 상에 위치하게 된다.
전형적으로, 표면의 실리콘층(4)은 10nm∼1000nm 두께인 한편, 산화층(2)은, 예컨대 400nm와 같이 수 백 nm 두께의 차수이다.
이러한 형태의 구조는 "SIMAX"형태 처리 또는 분자결합에 의존하는"웨이퍼 본딩"에 의해 얻어질 수 있다.
도 1에 도시된 바와 같은 어셈블리를 제조한 후, 전자적 구성요소가 표면의 실리콘층(4)에서 제조될 수 있게 된다. 따라서, 활성층을 구성하고; 산화층(2)이 절연층이며; 기판(6)이 기계적 지지로서 기능하여, 처리되어질 어셈블리를 허용한다.
층(4)에서 제조된 구성요소의 적절한 동작은, 구성요소의 수행능력을 실질적으로 제한할 수 있는, 그 중 하나가 가열되는, 다양한 파라메터와 연계된다.
따라서, 반도체의 층에서 실질적으로 제조된 구성요소의 수행능력이 가열에 의해 제한되지 않거나, 알려진 구조 보다 가열에 의해 덜 제한되는 SOI형 구조와, 이러한 구조의 제조방법을 찾는데 문제가 있다.
본 발명의 다른 측면에 있어서, 어셈블링 재료를 위한 알려진 기술은, 0.5nm rms(root mean square)의 차수의 소정의 제한 값 이상의 거칠기를 갖거나, 연마하기 어렵거나, 분자결합에 의한 본딩에 도움이 되지 않는 화학적 성질을 갖는 기판 또는 층의 본딩을 허용하지 않는다.
따라서, 상기 제한 값 이상의 거칠기를 각각 갖는 재료를 결합하거나, 그중 적어도 하나가 연마하기 어렵거나 분자 결합에 의한 본딩에 도움이 되지 않는 화학적 성질을 갖거나, 그 자체가 직접 본딩이나 분자결합과 호환성이 있는 재료의 층 또는 기판을 갖는 이러한 재료를 본딩하거나 하는 것이 때때로 필요하다.
도 1은 알려진 SOI구조를 나타낸 도면,
도 2 내지 도 4는 본 발명에 따른 다양한 구조를 나타낸 도면,
도 5a 내지 도 5d는 본 발명의 구조를 제조하는 방법의 다양한 단계를 나타낸 도면,
도 6 및 도 7은 본 발명에 따른 다른 구조를 나타낸 것이다.
본 발명의 1실시예에 따른 반도체구조는,
0.5nm rms 이상의 거칠기를 갖는 표면을 갖거나 분자결합과 비호환성인 화학적 성질을 갖는 기판 또는 베이스층과;
반도체재료로부터 선택된 재료의 층 및;
기판 또는 베이스층과 반도체재료의 층 사이에 위치한 본딩층을 규정하는 층을 갖추어 구성된다.
상기 반도체재료의 층과 본딩층은, 기판 또는 베이스층이 (약 0.5nm rms인)분자결합에 대한 허용 한계 제한 거칠기를 넘어 형성되거나, 상기 기판 또는 베이스층이 연마하기에 어렵게 되는 것을 넘어 형성되거나 분자결합에 의한 분딩과 비호환성인 화학적 성질을 갖음에도 불구하고, 분자결합에 의해 결합될 수 있다.
따라서, 예컨대 화학적으로 불활성이면서 연마하기에 매우 어렵고, 기계적 화학적 처리 후에도 그 거칠기가 분자결합에 의한 본딩을 위한 허용 한계 보다 매우 더 높은 거칠기를 갖는, 다이아몬드나 질화알루미늄(AlN)과 같은 재료로 형성된다.
더욱이, 상기 재료는 1W/cm/K(watts per centimeter per kelvin) 이상 또는 10W/cm/K의 높은 열전도성을 갖는다.
따라서, 열방출이 히트싱크로서 기능하는 기판에 의해 이루어질 수 있기 때문에, 구성요소, 특히 전력 구성요소, 고전력 구성요소 또는 무선주파수(RF)형 구성요소가 반도체재료의 층에 제조될 수 있다.
바람직하기는, 반도체재료와 면하는 본딩층의 표면은 기판 또는 베이스층의 표면 상의 최대 피크 또는 범프로부터 거의 10nm의 거리에 위치하고, 이는 표면을 향하는 실리콘의 상부층의 열전달특성의 이용을 최적화한다.
또한, 중간층은 기판과 본딩층 사이에 제공된다. 이러한 중간층은 본딩층의 열전도성계수로부터 기판 또는 베이스층의 열전도성계수까지의 범위, 또는 기판 또는 베이스층의 열전도성계수 보다 더 높은 열전도성계수를 갖는다.
상기 중간층은, 예컨대 질화실리콘으로 형성된다.
상기한 본 발명에 따른 구조는, 본딩층에 대해 반도체재료의 층의 분자결합과 호환된다.
또한 본 발명은, 기판 상 또는 기판 상의 베이스층 상에 반도체구조를 제조하는 방법을 제공하고, 상기 기판 또는 상기 베이스층은 연마하기 어렵거나 0.5nm rms 이상의 거칠기를 갖으며, 분자결합과 비호환성인 화학적 성질을 갖고, 상기 방법이,
기판 또는 베이스층 상, 또는 본딩층의 열전도성 계수로부터 기판 또는 베이스층의 열전도성 계수까지의 범위 또는 기판 또는 베이스층의 열전도성 계수 보다 더 높은 열전도성 계수를 갖는 중간층 상에 직접 본딩층을 규정하는 층을 형성하는 단계와;
상기 본딩층을 스므스하게 하는 단계 및;
반도체재료로부터 형성된 층 또는 기판을 분자결합에 의해 본딩층에 본딩하는 단계를 갖추어 이루어진다.
본 발명의 구조는, 예컨대 반도체재료가 실리콘이고, 본딩층이 이산화실리콘의 층인 SOI구조이다.
또한 본 발명은, 0.5nm rms 이상의 거칠기를 갖추거나, 연마하기 어렵거나 분자결합과 비호환성인 화학적 성질을 갖는, 2개의 기판 또는 층을 연결 또는 어셈블링하는 방법을 제공하고, 상기 방법이,
어셈블링되어지는 각 층 상의 제1기판 상에 직접 본딩층을 규정하는 층을 형성하고;
분자결합에 의해 상기 본딩층을 함께 본딩하는 것으로 이루어진다.
또한 본 발명은, 하나가 0.5nm rms 이상의 거칠기를 갖거나 연마하기 어렵거나, 분자결합과 비호환성인 화학적 성질을 갖고, 다른 하나가 0.5nm rms 이하의 거칠기를 갖거나 연마하기 쉽거나 분자결합과 호환성인 화학적 성질을 갖는 2개의 기판 또는 층을 연결 또는 어셈블링하는 방법에 관련되고, 상기 방법이,
0.5nm rms 이상의 거칠기를 갖거나 연마하기 어렵거나 분자결합과 비호환성인 화학적 성질을 갖는 기판 또는 층 상에 직접 본딩층을 규정하는 층을 형성하고;
분자결합에 의해, 0.5nm rms 이하의 거칠기를 갖거나 연마하기 쉽거나 분자결합과 호환성인 화학적 성질을 갖는 기판 또는 층에 상기 본딩층을 본딩하는 것으로 이루어진다.
도 2는 본 발명에 따른 구조의 제1실시예를 나타낸 것이다.
도면에 있어서, 참조부호 10은 기판(바람직하기는 전기적 절연재료로 형성됨)을 나타내고, 참조부호 14는 예컨대 실리콘 또는 게르마늄(Ge) 또는 갈륨 아세나이드(GaAs) 또는 실리콘-게르마늄(SiGe) 또는 Ⅲ-Ⅴ족 반도체화합물 또는 Ⅱ-Ⅵ족 반도체 화합물인 반도체로부터 선택된 재료로 형성된 층 또는 기판을 나타내고, 참조부호 12는 기판(10)과 층 또는 기판(14) 사이에 위치한 본딩층을 나타낸다.
기판(10)은 거친 표면(15)을 가진 기판이고, 또는 0.4nm rms 또는 0.5nm rms 이상의 거칠기를 갖는다. 이는 또한 분자결합을 허용하지 않는 화학적 성질을 갖거나 분자결합과 비호환성인 화학적 특성을 갖는 표면일 수 있다. 예컨대, 상기 기판은 100㎛ 내지 2mm 두께 범위로 될 수 있다.
원리적으로, 이러한 거칠기를 갖는 기판 또는 표면 상에서 분자결합에 의한 본딩은 수행되어질 수 없거나, 수행되기 매우 어렵다(특히, Q.Y. Tong 및 U. Gosele에 의한, Semiconductor Molecular bonding: Science and Technology, Wiley-Interscience, p86, 1999 참조).
또한, 기판(10)은 연마하기 어려운 재료로 형성될 수 있고, 예컨대 0.4nm rms 또는 0.5nm rms 이하의 거칠기는 매우 긴 기간 동안 연마 한 후 얻어질 수 있고: 특히 이때 이러한 재료는 0.4nm rms 또는 0.5nm rms 이하의 거칠기를 갖고서는 결코 이용될 수 없다.
예컨대 분자결합에 의해 어셈블링된 반도체재료로 형성된 이러한 기판 및 층 또는 기판을 구비하는 어셈블리의 기계적 강도는, 예컨대 실리콘을 통한 적외선 전송에 의해, 또는 투명재료의 경우의 투명도, 또는 금속층의 앞에서의 음향 현미경검사에 의한 본딩 웨이브에 의해 측정되어질 수 있다. 이는 또한 블레이드(blade) 기술을 이용하는 본딩 에너지를 측정함으로써 결정되어질 수 있고(예컨대, W. P. Maszara 등에 의해 개시된, J Appl Phys Vol 64, p4943, 1988): 대기온도에서 그리고 친수성인 경우, 상기 에너지는, 본딩이 유효하다면, 60mJ/㎡ 보다 더 크고, 예컨대 70mJ/㎡ 또는 100mJ/㎡ 보다 더 크다.
따라서, 분자결합에 의한 본딩이 성취되거나 성취되지 않은 것은 기계적 강도를 측정함으로써 결정될 수 있다.
다이아몬드나 질화알루미늄(AlN)은 기판(1)에 대해 이용될 수 있는 재료의 예로서, 그 거칠기는 0.5nm rms의 값을 상당히 상회하고; 다이아몬드의 거칠기는 30nm rms에서 100nm rms 범위에 있으며; 질화알루미늄의 거칠기는 1nm rms의 차수이거나, 0.5nm rms 내지 10nm rms 범위이다.
상기 재료는, 특히 "caro"(황산과 과산화수소를 기초로 하는 혼합물)와 Sc1(수산화암모늄, 과산화수소 및 물)과 같은 생성물을 이용할 때, 화학적으로 불활성이다.
바람직하기는, 기판(10)은, 예컨대 다이아몬드나 질화알루미늄(AlN) (3.2W/cm/K)의 경우와 같이, 1W/cm/K 이상인 높은 열전도성을 갖는 재료로 형성된다.
또한, 기판 상의 그 자체인 층 또는 베이스층은 기판(10) 대신 이용되어질 수 있다. 이 때, 이는 예컨대 50nm 내지 300nm 범위에서 수십 nm의 두께를 가질 수 있다. 상기 층의 재료는 기판 만이 있는 경우에는, 연마하기 어렵고, 또는 0.4nm rms 또는 0.5nm rms 이상의 두께를 갖으며, 분자결합과 비호환성인 화학적 성질이나 분자결합을 허용하지 않는 화학적 성질을 갖거나, 화학 특성이 분자결합과 비호환성인, 상기한 것과 동일한 특성을 갖는다.
예로서, 다이아몬드 또는 질화알루미늄은 기판의 형태나 기판 상의 층의 형태로 될 수 있고, 이러한 기판은 예컨대 실리콘으로 형성된다. 다이아몬드나 질화알루미늄은 CVD형 기술로 퇴적될 수 있다.
이후 "기판"이라는 표현은 이러한 양자택일을 나타낸다.
층(12)은 본딩층을 규정하고, 기계적 화학적 처리, 또는 연마 후, 5nm rms 이하인 두께를 갖는다. 이는 기판(10)의 재료가 반도체재료로 형성된 층 또는 기판(14)과 본딩될 수 있게 한다. 기판 층(14)은 분자결합에 의해 본딩층(12)에 바람직하게 연결된다.
1실시예에 있어서, 층(12)은 이산화실리콘으로 형성된다. 이는 또한 MRS Bulletin, March 2002, vol 27, n°3 "Alternative Gate Dielectrics for Microelectronics"에서 설명된 바와 같은 "높은 K 상수" 형태의 재료로 형성될 수 있고, 이러한 재료의 예로는 산화하프늄(HfO2), 산화지르코늄(ZrO2), 알루미나(Al2O3) 및, 산화이트륨(Y2O3)이다.
다른 실시예가 도 3에 도시되는 바, 도 2와 동일한 구성요소에는 동일한 참조부호를 붙인다. 도 3에 도시된 구조는 본딩층과 기판(10) 사이의 중간에 층(16)을 더 포함한다. 이러한 중간층의 열전도성 계수는 본딩층의 열전도성으로부터 기판의 열전도성까지의 범위 또는 기판의 열전도성 보다 더 높다.
예로서, 0.01W/cm/K의 열전도성 계수를 갖는 이산화실리콘(SiO2)으로 형성된 본딩층에 대해, 그리고 20W/cm/K의 열전도성을 갖는 다이아몬드 기판에 대해, 이러한 재료가 0.3W/cm/K의 열전도성 계수를 갖음에 따라, 질화실리콘(Si3N4)의 중간층은 충분하다.
층(12)이 높은 K 계수형 재료로 형성됨에 따라, 질화실리콘(Si3N4)은 또한 중간층으로서 이용될 수 있다.
바람직하기는, 층(16)의 재료는, 물리화학적 처리 또는 기계 화학적 연마와 같은 연마를 고려함에 따라, 층(12)의 재료 보다 훨씬 더 저항적 또는 선택적이다. 그러나, 층(16)의 재료에 대해, 친수성(hydrophilic) 또는 소수성(hydrophobic) 분자결합인, 층(12)의 재료와 유사한 분자결합에 의한 본딩을 고려함에 따른 특성을 갖는 재료를 선택하는 것이 바람직하다.
도 4a는 도 3과 유사한 구조를 나타내고 있지만, 기판(30)의 상부면에서의 거칠기가 확대되어 있는 것이다.
본딩층(22)은 기판(30) 표면의 상부 피크(32,36)를 스치듯 연마된다. 이러한 피크는 실리콘층(24)과 기판(30) 사이에서 열전달을 촉진하게 되는 열전도 채널을 야기시킨다.
도 4b에 도시된 변형에 있어서, 본딩층(22)의 표면(25)은 피크 또는 범프, 이어서 기판에 의한 열전달을 최적화하기 위해 기판의 최대 피크 또는 범프로부터 최대 10nm에 위치하게 된다.
이러한 두께나 거리는, 예컨대 본딩층이 준비되는 동안에도, 타원편광법(ellipsometry)에 의해 언제라도 측정될 수 있다.
따라서, 기판의 거칠기는, 전자 부품을 포함하는 기판의 상부층과 기판의 베이스 사이에서 열전달을 촉진하기 위해 공헌하게 된다.
다이아몬드의 경우, 실리콘의 상부층과 다이아몬드 기판 사이의 열전달은 약 60가지의 요소에 의해 개선된다.
그 결과는 층(24)에 형성된 부품의 기능이 개선된다는 것이다. 따라서, 이러한 부품은 IGBT(insulated gate bopolar transistors) 및/또는 MOSFET 및/또는 (고속 동작을 위한)RF 구성부품과 같은 큰 양의 열 에너지를 방출하는 전력 부품일 수 있다.
전형적으로, 연마 후, 본딩층(12,22)의 두께는 5nm 내지 50nm 범위에 있고, 예컨대 중간층(16,26)의 두께는 5nm 내지 20nm의 범위이다.
이하, 도 5a 내지 도 5d를 참조해서 본 발명의 구성요소를 제조하는 방법에 대해 설명한다.
도 5a는 기판(10)을 나타내고 있고, 거칠기가 상당히 확대되어 있다. 이러한 기판은 연마를 받지 않거나, 연마를 할 수 없고, 예컨대 5nm(또는 20 또는 30nm rms)에서 100nm rms 범위의 표면 거칠기 또는 미세 거칠기인, 분자결합에 의한 본딩에 대한 허용 한계 보다 더 큰 표면 거칠기 또는 미세 거칠기를 갖는다.
Si3N4로 형성된 경우에, 중간층(26)은 기판 상에 형성된다.
이러한 층은 기판의 상부 표면의 거칠기를 따르게 된다. 이는, 예컨대 PECVD 또는 저압CVD(LPCVD)에 의해 퇴적된다.
예컨대, 이산화실리콘(SiO2)인 본딩층이 계속해서 형성된다. 바람직하기는, 이러한 층의 초기 두께는, 연마 후 평탄한 층을 얻기 위하여, 기판(30)의 표면 두께의 2.8 내지 3배를 넘는다.
예로서, 상기 층은 초기에는 0.5㎛∼1㎛의 범위 또는 0.5㎛∼10㎛ 범위 내의 두께를 갖는다.
이때, 상기 본딩층은, 예컨대 기계적 화각적 연마에 의해 연마된다. STI(shallor trench isolation)처리(예컨대, C.P. Chang 등에 의한 논문인, "Highly Manufacturable Corner Rounding Solution for 0.18㎛ Shallow Trench Isolation"에 개시됨)와 같은 소정 처리가, 질화물(26)과 산화물층(22) 사이에서 높은 선택성을 갖는다. 상기 선택성은 층(26)에 도달될때 까지 스므스해지도록 층(22)을 가능하게 하고, 이러한 층은 스므싱 처리에 대해 정지층으로서 기능한다.
이 때, 실리콘층 또는 기판(24)은, 예컨대 상기한 Tong 및 Gosele에 의해 개시된 알려진 기술을 이용해서 분자결합에 의해 층(22)에 부착 또는 본딩된다.
기판을 얇게 연마하는 것에 의해, 또는 예컨대 A.J Auberton-Herve 등에 의한 논문인, Journal of High-Speed Electronics and systems, vol 10, n°1(2002)에 공개된 "Why can Smart Cut change the future of microelectronics?"에 개시된 바와 같은 "SMART CUT"기술을 이용하는 것에 의해, 얇은 층을 형성하도록 실리콘기판을 본딩하는 것이 가능하다.
다른 기술에 있어서, 약한 평면을 형성하는 실리콘의 다공질층의 형성이, 예컨대 K.Sasaguchi 등에 의한 논문인, "Eltran by Splitting Porous Si Layers", Proceedings of the 9th International Symposium on Silicon-on-Insulator Tech and Device, 99-3, The Electrochemical Society, Seattle, p117-121, 1999.에 개시된 바와 같이 달성된다.
따라서, 도 4a와 유사한 도 5d에 도시된 바와 같은 구조가 얻어진다.
이 때, 구성요소, 특히 전력 또는 RF 구성요소가 층(24)에서 제조될 수 있고, 기판(10)은 동작 동안 발생된 열을 제거할 수 있다.
본 발명의 다른 구현예가 도 6에 도시된다.
이는 높은 거칠기(예컨대, 1nm rms∼100nm rms 범위 내에서 0.4nm rms 또는 0.5nm rms 이상)를 갖거나, 연마하기 어렵거나 분자결합에 의한 본딩과 비호환성인 화학적 성질을 갖는 기판(40) 또는 층(40)을 동일한 특성을 갖는 기판(50) 또는 층(50)에 연결하는 것에 관한 것이다. 예로서, 기판(40)은 다이아몬드로 형성되는 한편 기판(50)은 다이아몬드나 AlN(질화알루미늄)으로 형성된다.
또한 상기한 바와 같이, 본딩층(42,52)은 직접 또는 중간층과 함께 상기한 바와 같은 각 기판 상에 형성된다. 각 본딩층은 예컨대 이산화실리콘으로 형성된다. 이 때, 상기 2개의 본딩층 사이에서 분자결합에 의한 결합을 확립하는 것이 가능하다.
상기한 바와 같이, 2개의 재료 중 적어도 하나가 연마되기 어렵고, 화학적으로 불활성일때, 이러한 방법이 유용하다.
앞에서의 설명은 실리콘이나 반도체재료의 층이 거친 기판-본딩층 어셈블리에 의해 대체되면 적용할 수 있는 것이다.
더욱 일반적으로, 도 7에 나타낸 바와 같이, 본 발명은 또한 연마되기 어렵거나 매우 높은 거칠기를 갖고, 예컨대 1nm rms∼100nm rms 범위 내에서 0.5nm rms 이상인 경우, 또는 분자결합에 의한 본딩과 비호환성을 갖는 화학적 성질을 갖는 기판(40) 또는 층(40)을, 분자결합에 의한 본딩과 호환되는 화학적 성질과 거칠기를 갖고 0.5nm rms 이하인 거칠기를 갖는 기판(60) 또는 층(60)에 연결하는 것과 관련된 것이다.
상기한 바와 같이, 본딩층(42)은 직접 또는 중간층과 함께 기판(40) 상에 형성된다. 본딩층은 예컨대 이산화실리콘으로 형성된다. 이 때, 이러한 본딩층과 층 또는 기판(60) 사이에서 분자결합에 의한 결합을 확립하는 것이 가능하다.
앞에서의 설명은 실리콘이나 반도체재료의 층이 층 또는 기판(60)에 의해 대체되면 적용할 수 있는 것이다.
마지막 2가지 경우에 있어서, 연마하기 어렵거나 0.5nm rms 이상의 거칠기를 갖거나 분자결합에 의한 본딩과 비호환성인 각 기판이 재료는, 예컨대 상기한 재료(다이아몬드, 질화알루미늄(AiN))로부터 선택될 수 있다.

Claims (25)

  1. 0.5nm rms 이상의 거칠기를 갖는 표면을 갖거나 분자결합과 비호환성인 화학적 성질을 갖고, 1W/cm/K 이상의 열전도성을 갖는 기판(10,30) 또는 베이스층과;
    반도체재료로부터 선택된 재료의 층(14,24) 및;
    기판 또는 베이스층과 반도체재료로부터 선택된 재료의 층 사이에 위치한 본딩층을 규정하는 층(12,22)을 갖추어 구성된 것을 특징으로 하는 반도체구조.
  2. 제1항에 있어서, 기판 또는 베이스층이 다이아몬드 또는 질화알루미늄으로 형성되는 것을 특징으로 하는 반도체구조.
  3. 제1항 또는 제2항에 있어서, 기판 또는 베이스층과 본딩층 사이에 중간층(16,26)을 더 갖추고, 본딩층의 열전도성과 기판 또는 베이스층의 열전도성 사이의 범위의 열전도성을 갖거나, 기판 또는 베이스층의 열전도성 보다 더 높은 열전도성을 갖는 것을 특징으로 하는 반도체구조.
  4. 제3항에 있어서, 중간층이 질화실리콘인 것을 특징으로 하는 반도체구조.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 반도체재료의 본딩층(12,22)과 층(14,24)이 분자결합에 의해 결합되는 것을 특징으로 하는 반도체구조.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 본딩층의 두께가 5nm 내지 20nm의 범위인 것을 특징으로 하는 반도체구조.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 본딩층이 이산화실리콘(SiO2), 질화실리콘(Si3N4), 산화하프늄, 산화지르코늄, 알루미나, 또는 산화이트륨으로 형성되는 것을 특징으로 하는 반도체구조.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 반도체재료가 실리콘, 게르마늄, 갈륨 아세나이드, 실리콘-게르마늄, 또는 반도체 Ⅲ-Ⅴ족 또는 Ⅱ-Ⅵ족 화합물인 것을 특징으로 하는 반도체구조.
  9. 제8항에 있어서, 구조가 SOI형인 것을 특징으로 하는 반도체구조.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 반도체재료와 면하는 본딩층의 표면이 기판 또는 베이스층의 표면 또는 최대 피크 또는 범프로부터 최대 10nm의 거리에 위치하는 것을 특징으로 하는 반도체구조.
  11. 제1항 내지 제11항 중 어느 한 항에 있어서, 적어도 하나의 전원 구성요소 및/또는 적어도 하나의 RF 구성요소가 반도체재료로부터 선택된 재료의 층에 형성되는 것을 특징으로 하는 반도체구조.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 반도체재료로부터 선택된 재료의 층에 적어도 하나의 IGBT 또는 MOSFET형 구성요소를 갖추어 이루어진 것을 특징으로 하는 반도체구조.
  13. 2개의 기판 또는 층(40,50,60)을 갖추어 이루어지되, 제1기판(40) 또는 제1층이 0.5nm rms 이상의 거칠기를 갖추거나 분자결합과 비호환성인 화학적 성질을 갖고, 1W/cm/K 이상의 열전도성을 갖으며, 제1기판(40) 또는 제1층과 제2기판(50,60) 또는 제2층 사이에 위치하는 본딩층을 규정하는 층(42,52)을 갖추어 이루어진 것을 특징으로 하는 반도체구조.
  14. 제13항에 있어서, 제1기판 또는 제1층이 다이아몬드 또는 질화알루미늄으로 형성되는 것을 특징으로 하는 반도체구조.
  15. 제13항 또는 제14항에 있어서, 본딩층이 이산화실리콘, 질화실리콘, 산화하프늄, 산화지르코늄, 알루미나, 또는 산화이트륨으로 형성되는 것을 특징으로 하는 반도체구조.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 제2기판(50) 또는 제2층이 0.5nm rms 이상의 거칠기를 갖거나, 분자결합과 비호환성인 화학적 성질을 갖는 것을 특징으로 하는 반도체구조.
  17. 0.5nm rms 이상의 거칠기를 갖거나 분자결합과 비호환성인 화학적 성질을 갖고, 1W/cm/K 이상의 열전도성을 갖는 기판(10,30) 또는 베이스층 상에 반도체구조를 제조하는 방법이,
    기판 또는 베이스층 상, 또는 본딩층의 열전도성 계수로부터 기판 또는 베이스층의 열전도성 계수까지의 범위 또는 기판 또는 베이스층의 열전도성 계수 보다 더 높은 열전도성 계수를 갖는 중간층(16,26) 상에 직접 본딩층을 규정하는 층(12,22)을 형성하는 단계와;
    상기 본딩층을 스므스하게 하는 단계 및;
    반도체재료로부터 형성된 층 또는 기판(14,24)을 분자결합에 의해 본딩층에 본딩하는 단계를 갖추어 이루어진 것을 특징으로 하는 반도체구조의 제조방법.
  18. 제17항에 있어서, 기판 또는 베이스층이 다이아몬드 또는 질화알루미늄으로 형성되는 것을 특징으로 하는 반도체구조의 제조방법.
  19. 제17항 또는 제18항에 있어서, 중간층이 질화실리콘으로 형성되는 것을 특징으로 하는 반도체구조의 제조방법.
  20. 제17항 내지 제19항 중 어느 한 항에 있어서, 본딩층이 이산화실리콘, 질화실리콘, 산화하프늄, 산화지르코늄, 알루미나, 또는 산화이트륨으로 형성되는 것을 특징으로 하는 반도체구조의 제조방법.
  21. 제17항 내지 제19항 중 어느 한 항에 있어서, 스므스하게 하는 단계 이전에, 본딩층의 두께가 기판 또는 베이스층의 거칠기의 값의 2.8배 이상인 것을 특징으로 하는 반도체구조의 제조방법.
  22. 제17항 내지 제21항 중 어느 한 항에 있어서, 반도체기판 또는 층에 적어도 하나의 전원 구성요소 및/또는 적어도 하나의 RF 구성요소를 제조하기 위한 단계를 더 갖추어 이루어진 것을 특징으로 하는 반도체구조의 제조방법.
  23. 제1기판(40) 또는 제1층이 0.5nm rms 이상의 거칠기를 갖추거나 분자결합과 비호환성인 화학적 성질을 갖고, 1W/cm/K 이상의 열전도성을 갖으며, 제2기판(60) 또는 제2층이 0.5nm rms 이하의 거칠기를 갖는, 2개의 기판 또는 층(40,60)을 연결 또는 어셈블링하는 방법이,
    0.5nm rms 이상의 거칠기를 갖는 제1기판 또는 제1층 상에 직접 본딩층을 규정하는 층(42)을 형성하고;
    분자결합에 의해 상기 본딩층을 상기 제2기판(60) 또는 제2층에 본딩하는 것으로 이루어진 것을 특징으로 하는 2개의 기판 또는 층을 연결 또는 어셈블링하는 방법.
  24. 0.5nm rms 이상의 거칠기 또는 분자결합과 비호환성인 화학적 성질을 갖는 2개의 기판(40,50) 또는 층을 연결 또는 어셈블링하는 방법이,
    에셀블링되어지는 각 기판 상 또는 각 층 상에 직접 본딩층을 규정하는 층(42,52)을 형성하고;
    분자결합에 의해 상기 본딩층을 함께 본딩하는 것으로 이루어진 것을 특징으로 하는 2개의 기판 또는 층을 연결 또는 어셈블링하는 방법.
  25. 제23항 또는 제24항에 있어서, 0.5nm rms 이상의 거칠기를 갖는 각 기판 또는 층의 재료가 다이아몬드 또는 질화알루미늄으로부터 선택된 것임을 특징으로 하는 2개의 기판 또는 층을 연결 또는 어셈블링하는 방법.
KR1020057014849A 2003-02-12 2004-02-11 극도로 거친 기판 상의 반도체 구조 KR100849241B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR0301657A FR2851079B1 (fr) 2003-02-12 2003-02-12 Structure semi-conductrice sur substrat a forte rugosite
FR0301657 2003-02-12

Publications (2)

Publication Number Publication Date
KR20050106006A true KR20050106006A (ko) 2005-11-08
KR100849241B1 KR100849241B1 (ko) 2008-07-29

Family

ID=32731972

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057014849A KR100849241B1 (ko) 2003-02-12 2004-02-11 극도로 거친 기판 상의 반도체 구조

Country Status (7)

Country Link
EP (1) EP1593152B1 (ko)
JP (1) JP4874790B2 (ko)
KR (1) KR100849241B1 (ko)
CN (1) CN100511637C (ko)
AT (1) ATE543209T1 (ko)
FR (1) FR2851079B1 (ko)
WO (1) WO2004075287A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190020336A (ko) * 2016-06-24 2019-02-28 큐로미스, 인크 다결정성 세라믹 기판 및 그 제조 방법

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2888402B1 (fr) * 2005-07-06 2007-12-21 Commissariat Energie Atomique Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee
JP2007227415A (ja) * 2006-02-21 2007-09-06 Shin Etsu Chem Co Ltd 貼り合わせ基板の製造方法および貼り合わせ基板
FR2910702B1 (fr) * 2006-12-26 2009-04-03 Soitec Silicon On Insulator Procede de fabrication d'un substrat mixte
EP2128891B1 (en) * 2007-02-28 2015-09-02 Shin-Etsu Chemical Co., Ltd. Process for producing laminated substrate
FR2926671B1 (fr) * 2008-01-17 2010-04-02 Soitec Silicon On Insulator Procede de traitement de defauts lors de collage de plaques
FR2967812B1 (fr) * 2010-11-19 2016-06-10 S O I Tec Silicon On Insulator Tech Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif
CN111199962A (zh) * 2018-11-16 2020-05-26 东泰高科装备科技有限公司 太阳能电池及其制备方法
CN112039456A (zh) * 2019-07-19 2020-12-04 中芯集成电路（宁波）有限公司 体声波谐振器的封装方法及封装结构
CN110405649B (zh) * 2019-08-05 2020-08-04 衢州学院 一种添加具有耐水涂层可溶填料的溶胶凝胶抛光丸片及其制备方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58178519A (ja) * 1982-04-14 1983-10-19 Nec Corp 半導体ウエハ−の製造方法
US5276338A (en) * 1992-05-15 1994-01-04 International Business Machines Corporation Bonded wafer structure having a buried insulation layer
US5526768A (en) * 1994-02-03 1996-06-18 Harris Corporation Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof
IT1268123B1 (it) * 1994-10-13 1997-02-20 Sgs Thomson Microelectronics Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione.
US5937312A (en) * 1995-03-23 1999-08-10 Sibond L.L.C. Single-etch stop process for the manufacture of silicon-on-insulator wafers
US6013563A (en) * 1997-05-12 2000-01-11 Silicon Genesis Corporation Controlled cleaning process
FR2781082B1 (fr) * 1998-07-10 2002-09-20 Commissariat Energie Atomique Structure semiconductrice en couche mince comportant une couche de repartition de chaleur
DE19936905A1 (de) * 1999-07-30 2001-03-08 Hoffmann Axel Verfahren zur Herstellung eines Kristalls
JP3591710B2 (ja) * 1999-12-08 2004-11-24 ソニー株式会社 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法
WO2001043174A2 (en) * 1999-12-13 2001-06-14 North Carolina State University Fabrication of gallium nitride layers on textured silicon substrates
JP3795771B2 (ja) * 2001-06-13 2006-07-12 日本碍子株式会社 Ｅｌｏ用ｉｉｉ族窒化物半導体基板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190020336A (ko) * 2016-06-24 2019-02-28 큐로미스, 인크 다결정성 세라믹 기판 및 그 제조 방법
US20210183642A1 (en) * 2016-06-24 2021-06-17 QROMIS, Inc. Polycrystalline ceramic substrate and method of manufacture
US20220059341A1 (en) * 2016-06-24 2022-02-24 QROMIS, Inc. Polycrystalline ceramic substrate and method of manufacture
KR20220058653A (ko) * 2016-06-24 2022-05-09 큐로미스, 인크 다결정성 세라믹 기판 및 그 제조 방법

Also Published As

Publication number Publication date
JP2006517734A (ja) 2006-07-27
EP1593152B1 (fr) 2012-01-25
WO2004075287A1 (fr) 2004-09-02
CN1751387A (zh) 2006-03-22
KR100849241B1 (ko) 2008-07-29
FR2851079B1 (fr) 2005-08-26
JP4874790B2 (ja) 2012-02-15
EP1593152A1 (fr) 2005-11-09
ATE543209T1 (de) 2012-02-15
CN100511637C (zh) 2009-07-08
FR2851079A1 (fr) 2004-08-13

Similar Documents

Publication Publication Date Title
US7391094B2 (en) Semiconductor structure and method of making same
US9685513B2 (en) Semiconductor structure or device integrated with diamond
US11637542B2 (en) Heterostructure and method of fabrication
JP5095394B2 (ja) ウエハの移動方法
KR100849241B1 (ko) 극도로 거친 기판 상의 반도체 구조
US10923427B2 (en) SOI wafers with buried dielectric layers to prevent CU diffusion
US10529820B2 (en) Method for gallium nitride on diamond semiconductor wafer production
US20090115052A1 (en) Hybrid silicon/non-silicon electronic device with heat spreader
US6740548B2 (en) Method of manufacture of silicon on insulator device with improved heat removal
KR20070086316A (ko) 접지면 상으로 회로를 전달하는 방법
US7655527B2 (en) Semiconductor element and process of manufacturing semiconductor element
CN107681000B (zh) 电子器件及其形成方法
JP2007012897A (ja) 半導体装置およびその製造方法
CN109830484B (zh) 一种soi结构及其制作工艺
US7176107B2 (en) Hybrid substrate and method for fabricating the same
KR102549134B1 (ko) 갈륨 나이트라이드 반도체 구조 및 그 제조 방법
Baine et al. Germanium on sapphire by wafer bonding
US11328950B2 (en) Thin glass or ceramic substrate for silicon-on-insulator technology
US11088049B2 (en) Heat sink formed from a high pipe density silicon carbide substrate
EP4345873A1 (en) Wafer composite, semiconductor device and methods of manufacturing a semiconductor circuit
Avci et al. Nanoscale thin single-crystal silicon and its application to electronics
JPH01251646A (ja) 半導体構造
WO2004090958A1 (en) Method of producing a hybrid device and hybrid device
JPH05327127A (ja) 半導体装置及びその製造方法
JPH11330492A (ja) 半導体装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160630

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170710

Year of fee payment: 10