CN1751387A - 极粗糙的衬底上的半导体结构 - Google Patents
极粗糙的衬底上的半导体结构 Download PDFInfo
- Publication number
- CN1751387A CN1751387A CNA2004800041612A CN200480004161A CN1751387A CN 1751387 A CN1751387 A CN 1751387A CN A2004800041612 A CNA2004800041612 A CN A2004800041612A CN 200480004161 A CN200480004161 A CN 200480004161A CN 1751387 A CN1751387 A CN 1751387A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- bonded
- thermal conductivity
- basic unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 129
- 239000004065 semiconductor Substances 0.000 title claims abstract description 37
- 239000000463 material Substances 0.000 claims abstract description 42
- 239000000126 substance Substances 0.000 claims description 32
- 238000000034 method Methods 0.000 claims description 23
- 229910052710 silicon Inorganic materials 0.000 claims description 21
- 239000010703 silicon Substances 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 20
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 claims description 15
- 239000010432 diamond Substances 0.000 claims description 14
- 229910003460 diamond Inorganic materials 0.000 claims description 14
- 229910017083 AlN Inorganic materials 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 3
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 3
- 229910052732 germanium Inorganic materials 0.000 claims description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims 9
- 229910000449 hafnium oxide Inorganic materials 0.000 claims 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims 3
- 150000001875 compounds Chemical class 0.000 claims 1
- 230000010070 molecular adhesion Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 238000005516 engineering process Methods 0.000 description 12
- 238000005498 polishing Methods 0.000 description 11
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 4
- 230000014509 gene expression Effects 0.000 description 4
- 238000009413 insulation Methods 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- BSFODEXXVBBYOC-UHFFFAOYSA-N 8-[4-(dimethylamino)butan-2-ylamino]quinolin-6-ol Chemical compound C1=CN=C2C(NC(CCN(C)C)C)=CC(O)=CC2=C1 BSFODEXXVBBYOC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ORILYTVJVMAKLC-UHFFFAOYSA-N adamantane Chemical compound C1C(C2)CC3CC1CC2C3 ORILYTVJVMAKLC-UHFFFAOYSA-N 0.000 description 2
- 229910001573 adamantine Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- 239000000908 ammonium hydroxide Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000012993 chemical processing Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000572 ellipsometry Methods 0.000 description 1
- 239000012850 fabricated material Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(iv) oxide Chemical compound O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000002209 hydrophobic effect Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
- Recrystallisation Techniques (AREA)
- Laminated Bodies (AREA)
Abstract
本发明涉及一种半导体结构，包括：衬底(10)或基层，具有大于0.5nm rms粗糙度的表面或具有不适合于分子键合的化学性质；选自半导体材料的材料层(14)；称为键合层的层(12)，位于衬底或基层与选自半导体材料的材料层之间。
Description
技术领域和现有技术
本发明涉及用于制造电子元件的衬底或结构的领域，并涉及制造所述衬底或结构的方法。
还涉及用于在粗糙的层或粗糙的衬底上装配层或衬底的技术。
可将其应用到半导体结构，尤其是绝缘体上的硅(SOI)型结构。
如图1所示，所述的结构包括硅层4，在硅层4中适当地确定元件的位置，并在其下面形成掩埋氧化层2。该氧化层构成与杂散电流和通过离子化的颗粒所得到的电荷绝缘。还在同一硅层中形成的相邻元件之间提供了良好的绝缘，尤其是基本减小了所述相邻元件之间的杂散电容。硅层存在于用作机械支撑的硅衬底6上。
通常，表面硅层4的厚度大约为10纳米(nm)至1000nm，而氧化层2的厚度为几百纳米的数量级，例如400nm。
可以通过“SIMOX”型工艺或通过依靠分子键合的“晶片键合”技术来获得上述类型的结构。
在制造如图1所示的组件之后，可以在表面硅层4中制造电子元件。由此构成有源层；氧化层2是绝缘层；衬底6起到机械支撑作用并允许处理组件。
在层4中制造的元件的正确操作与各种参数有关系，其中之一是加热，它会基本上限制元件的性能。
这样，发现在绝缘体型结构上的半导体和制造这种结构的方法存在问题，其中在半导体层中按顺序制造的元件的性能不受加热的限制，或与公知的结构相比受加热的限制要小。
在本发明的另一方面中，用于装配材料的公知技术不允许键合这样的衬底或层：其粗糙度大于数量级为0.5nm均方根(rms)的某一限制值，或其难以抛光，或其具有针对通过分子键合的键合不传导的化学性质。
这样，偶尔需要键合每一个的粗糙度都超过所述限制值的材料，或至少其中一个难以抛光或具有针对通过分子键合的键合不传导的化学性质，或偶尔需要键合具有本身可适合于直接键合或分子键合的材料的层或衬底的这种材料。
发明说明
在第一方案中，本发明提供了一种半导体结构，包括：
衬底或在衬底上的基层，所述衬底或所述基层具有粗糙度大于0.5nm rms的表面，或具有不适合于分子键合(incompatiblewith)的化学性质；
选自半导体材料的材料层；
称作键合层的层，位于衬底或基层与半导体材料层之间。
即使形成于其上的衬底或基层的粗糙度超过对于分子键合来说可接受的限制粗糙度(其大约为0.5nm rms)，或即使形成于其上的所述衬底或基层难以抛光或具有不适合于通过分子键合进行键合的化学性质，也可以通过分子键合来键合所述半导体材料层和键合层。
这样，例如，可以使用由诸如金刚石或氮化铝(AlN)的材料形成的衬底或基层，其在化学性质上是惰性的，很难抛光，并且即使在机械和化学处理之后，其也具有比对于通过分子键合的键合来说可接受的限制高很多的粗糙度。
此外，所述的材料具有大于1瓦特每厘米每开尔文(W/cm/K)或10W/cm/K的高热导率系数。
由于释放的热量可以通过用作热沉的衬底排出，因此可以在半导体材料层中制造元件，尤其是功率元件、高功率元件或射频(RF)型元件。
优选地，面向半导体材料的键合层的表面位于离衬底或基层表面上的最大突出部分或凸起至多10nm的距离处，其最大限度地利用硅的上层朝向衬底的导热性。
还可以在衬底和键合层之间提供中间层。这种中间层具有从键合层的热导率系数到衬底或基层的热导率系数的范围内的热导率系数，或其热导率系数比衬底或基层的热导率系数高。
例如，所述的中间层由氮化硅形成。
如上所限定的根据本发明的结构，适合于将半导体材料层分子键合到键合层。
本发明还提供了一种在衬底上或衬底的基层上制造半导体结构的方法，所述衬底或所述基层难以抛光或具有大于0.5nm rms的粗糙度，或具有不适合于分子键合的化学性质，所述的方法包括以下步骤：
直接在衬底或基层上或在中间层上形成称作键合层的层，所述中间层具有从键合层的热导率系数到衬底或基层的热导率系数的范围内的热导率系数或其热导率系数比衬底或基层的热导率系数高；
使所述的键合层平滑；
通过分子键合将由半导体材料形成的层或衬底键合到键合层上。
例如，本发明的结构是SOI结构，半导体材料是硅，并且键合层是二氧化硅层。
本发明还提供了一种结合或装配两个衬底或层的方法，每个所述衬底或层都具有大于0.5nm rms的粗糙度，或难以抛光或具有不适合于分子键合的化学性质，所述的方法包括：
在将要装配的每层上直接在第一衬底上形成称作键合层的层；
通过分子键合将所述的键合层键合在一起。
本发明还涉及一种结合或装配两个衬底或层的方法，其中的一个具有大于0.5nm rms的粗糙度或难以抛光，或其具有不适合于分子键合的化学性质，并且另一个具有小于0.5nm rms的粗糙度或容易抛光或具有适合于分子键合的化学性质，所述的方法包括：
直接在具有大于0.5nm rms的粗糙度或其难以抛光或具有不适合于分子键合的化学性质的衬底或层上形成称作键合层的层；
通过分子键合，将所述的键合层键合到具有小于0.5nm rms的粗糙度或容易抛光或具有与适合于分子键合的化学性质的衬底或层上。
附图的简要说明
图1示出公知的SOI结构；
图2至4示出根据本发明的各种结构；
图5A至5D示出在制造本发明结构的方法中的各个步骤；
图6和7示出根据本发明的其它结构。
实施例的详细说明
图2示出根据本发明的结构的第一实例。
在该图中，附图标记10表示衬底(优选由电绝缘材料形成)，附图标记14表示由选自半导体的材料例如硅或锗(Ge)或砷化镓(GaAs)或锗化硅(SiGe)或III-V族半导体组分或II-VI族半导体组分形成的层或衬底，并且附图标记12表示位于衬底10与层或衬底14之间的键合层。
衬底10是具有粗糙表面15的衬底，或具有大于0.4nm rms或0.5nm rms的粗糙度的衬底。它还可以是具有不接受分子键合的化学性质或具有与不适合于分子键合的化学性质的表面。例如，所述衬底可以在100微米(μm)至2毫米(mm)厚的范围内。
原则上，在具有这种粗糙度的衬底或表面上，不能通过分子键合进行键合，或通过分子键合是很难进行键合的(特别参见Q.Y.Tong和U.Gsele的，半导体分子键合：Science andTechnology，Wiley-Interscience，第86页，1999)。
衬底10还可以由难以抛光的材料形成，即，在抛光很长一段时间之后仅可以获得小于0.4nm rms或0.5nm rms的粗糙度：实际上，决不会使用这种具有粗糙度小于0.4nm rms或0.5nm rms的材料。
例如，通过分子键合装配的包括这种衬底和层或由半导体材料形成的衬底的组件的机械强度，可以借助焊接波(bonding wave)，例如通过经由硅的红外传输，或在透明材料的情况下通过透明性，或当存在金属层时通过声显微镜技术来测量。还可以通过使用刀片技术(例如，由W.P.Maszara等人在J Appl Phys的1988年第64卷第4943页所描述的)测量键能来确定所述机械强度：如果键合是有效的，则在环境温度和亲水情况下，所述的能量大于60毫焦耳每平方米(mJ/m2)，例如大于70mJ/m2或100mJ/m2。
这样，可以通过测量机械强度来确定通过分子键合实现了键合或没有实现键合。
金刚石或氮化铝(AlN)是可以用于衬底10的材料的例子：它们的粗糙度大大超过0.5nm rms的值；金刚石的粗糙度在30nm rms至100nm rms的范围内；氮化铝的粗糙度为1nm rms的数量级，或在0.5nm rms至10nm rms的范围内。
所述的材料在化学性质上是惰性的，尤其是当使用诸如“caro”(基于硫酸和过氧化氢的混合物)和Sc1(基于氢氧化铵、过氧化氢和水的混合物)的产物时。
优选地，衬底10由具有高热导率的材料形成，例如大于1W/cm/K，如同用于金刚石或氮化铝AlN(3.2W/cm/K)的情况。
还可以使用本身在衬底上的层或基层来代替衬底10。它可以具有几十nm的厚度，例如在50nm至300nm范围内。用于所述层的材料具有与在单独衬底情况下的上述材料相同的性质：该材料是难以抛光的，或具有大于0.4nm rms或0.5nm rms的粗糙度，或具有不适合于分子键合或不接受分子键合的化学性质的表面，或其中化学特性不适合于分子键合。
例如，金刚石或氮化铝可以是以衬底的形式或者以衬底上的层的形式，例如，所述衬底由硅形成。金刚石或氮化铝可以通过CVD型技术淀积。
在下文中，词语“衬底”表示这两个方案。
层12称为键合层，并且在机械和化学处理或抛光之后，具有小于5nm rms的粗糙度。这使得衬底10的材料与由半导体材料形成的层或衬底14键合。衬底层14优选通过分子键合连接到键合层12。
在一个实例中，层12由二氧化硅形成。还可以由“高K系数”型的材料形成，例如在2002年3月MRS公告第27卷第3期的“Alternative Gate Dielectrics for Microelectronics”中所述的那些材料：这种材料的例子是氧化铪(HfO2)、氧化锆(ZrO2)、氧化铝(Al2O3)和氧化钇(Y2O3)。
在图3中示出另一实施例，当表示相同或相应的元件时，具有与图2相同的附图标记。在该图中所示的结构包括在键合层和衬底10之间的另外的层16。该中间层的热导率系数在键合层的热导率系数到衬底的热导率系数的范围内，或比衬底的热导率系数高。
例如，对于由二氧化硅(SiO2)形成的键合层，具有0.01W/cm/K的热导电率系数，并且对于金刚石衬底具有20W/cm/K的热导电率系数，氮化硅(Si3N4)的中间层就足够了，因为该材料具有0.3W/cm/K的热导电率系数。
具有由高K系数型材料形成的层12，还可以使用氮化硅Si3N4作为中间层。
优选地，针对物理-化学处理或针对抛光，例如机械和化学抛光，层16的材料具有比层12的材料大很多的抵抗性或选择性。然而，对于层16的材料，不论是用于亲水或憎水的分子键合，优选选择具有针对通过分子键合进行键合的特性的材料，所述特性与层12的材料特性相似。
图4A示出与图3中的结构相似的结构，但放大了衬底30的上表面的粗糙度。
抛光键合层22，以掠过衬底30表面的上部突出部分32、36。这些突出部分建立了热传导通道，其将促进硅层24和衬底30之间的热传导。
在图4B所示的变形中，键合层22的表面25位于离衬底的最大突出部分或凸起最多10nm的位置处，以最优化通过突出部分或凸起然后通过衬底的热传输。
甚至在制备键合层时，例如可以通过椭圆偏光法在任何时候测量这种厚度或距离。
这样，利用衬底的粗糙度，以便促进在包含电子元件的结构的上层与衬底的底层之间的热传导。
在金刚石的情况下，硅的上层与金刚石衬底之间的热传导提高了大约60倍。
结果是改善了形成在层24中的元件的功能。因此这种元件可以是功率组件和/或RF元件(用于高速操作)，其中所述功率组件释放大量的热能，例如绝缘栅双极晶体管(IGBT)和/或硅场效应晶体管(MOSFET)上的金属氧化物。
通常，在抛光之后，例如，键合层12、22的厚度在5nm至50nm的范围内，并且中间层16、26的厚度在5nm至20nm的范围内。
下面将参考图5A至5D说明制造本发明的元件的方法。
图5A示出衬底10：已大大放大了它的粗糙度。这种衬底没有进行抛光，或不能被抛光，并且具有大于对于通过分子键合的键合来说所能接受的限制的表面粗糙度或微粗糙度，例如表面粗糙度或微粗糙度在5nm rms(或20或30nm rms)至100nm rms的范围内。
中间层26，在由SI3N4形成的这种情况下，形成在衬底上。
该层根据衬底上表面的粗糙性形成。例如，通过等离子体增强化学性质汽相淀积(PECVD)或低压CVD(LPCVD)淀积。
随后形成键合层，例如二氧化硅SiO2层。为了在抛光之后获得平坦的层，优选地，该层的初始厚度超过衬底30的表面粗糙度值的2.8至3倍。
例如，所述层初始具有在0.5微米(μm)至1μm的范围内、或在0.5μm至10μm的范围内的厚度。
然后，例如通过机械和化学抛光，对所述键合层进行抛光。某些工艺，例如浅沟槽隔离(STI)工艺(例如，在IEDM 97-p 661的C.P.Chang等人的文章“A Highly Manufacturable Corner Rounding Solutionfor 0.18μm Shallow Trench Isolation”中)，具有在氮化物26和氧化层22之间的高选择性。所述选择性能够使层22变平滑直至到达层26，层26则用作平滑工艺的终止层。
然后，可以利用例如由以上引证的Tong和Gsele所述的公知技术，通过分子键合将硅层或衬底24贴附或键合到层22上。
可以键合硅衬底，然后通过削薄和抛光衬底形成薄层，或使用例如在Journal of High-Speed Electronics and Systems的第10卷第1期(2002)第131-146页中公布的A.J.Auberton-Hervé等人的文章“Whycan Smart Cut change the future of microelectronics？”中所述的“SMART CUT”技术。
在又一技术中，使用了形成薄弱平面的硅的多孔层，例如在Proceedings of the 9th International Symposium on Silicon-on-InsulatorTech and Device，99-3，The Electrochemical Society，Seattle，1999年第117-121页中K.Sataguchi等人的文章“Eltran by Splitting Porous SiLayers”中所述的那样。
这样，获得了如在图5D中示出的结构，其与图4A的结构相似。
然后可以在层24中制造元件，尤其是功率或RF元件，并且衬底10能消除在它们的操作期间由它们产生的热量。
在图6中示出本发明的另一实施。
涉及将衬底40或层40连接到连接到具有相同特性的衬底50或层50上，所述衬底40或层40具有高粗糙度(大于0.4nm rms或0.5nm rms，例如在1nm rms至100nm rms的范围内)，或其难以抛光或具有不适合于通过分子键合进行键合的化学性质。例如，衬底40由金刚石形成，而衬底50由金刚石或AlN(氮化铝)形成。
键合层42、52直接地形成在如上所述的每个衬底上，或具有如上所述的中间层。例如，键合层中的每一层都由二氧化硅形成。然后，可以通过所述两个键合层之间的分子键合来建立键合。
就以上表示的意义来说，在两种材料中至少之一是难以抛光的且在化学性质上是惰性的时候，这种方法是有利的。
如果由粗糙的衬底-键合层组件代替硅层或半导体材料层，则在前的说明仍然是可应用的。
更普遍地，如图7所示，本发明还涉及将衬底40或层40连接到衬底60或层60上，其中所述衬底40或层40难以抛光或具有很高的粗糙度，并且在任何情况都大于0.5nm rms，例如在1nm rms至100nm rms的范围内，或具有不适合于通过分子键合进行键合的化学性质，所述衬底60或层60具有适合于通过分子键合进行键合的化学性质和粗糙度，且其粗糙度在0.5nm rms以下。
键合层42直接地形成在衬底40上，或具有如上所述的中间层。例如，键合层是二氧化硅。然后，可以通过该键合层和层或衬底60之间的分子键合来建立键合。
如果由层或衬底60代替硅层或半导体材料层，则在前的说明仍然是可应用的。
在最后的两种情况下，例如，难以抛光或具有大于0.5nm rms的粗糙度或具有不适合于通过分子键合进行键合的化学性质的每个衬底的材料都可以选自以上所提到的材料(金刚石、氮化铝AlN)。
Claims (25)
1、一种半导体结构，包括：
衬底(10、30)或基层，具有粗糙度大于0.5nm rms的表面或具有不适合于分子键合的化学性质，并且具有大于1W/cm/K的热导率；
选自半导体材料的材料层(14、24)；
称为键合层的层(12、22)，位于所述衬底或基层与所述选
自半导体材料的材料层之间。
2、根据权利要求1所述的结构，其中所述衬底或基层由金刚石或氮化铝形成。
3、根据权利要求1或权利要求2所述的结构，进一步包括所述衬底或基层与所述键合层之间的中间层(16、26)，具有在所述键合层的热导率与所述衬底或基层的热导率之间范围内的热导率，或具有比所述衬底或基层的热导率高的热导率。
4、根据权利要求3所述的结构，其中所述中间层是氮化硅。
5、根据权利要求1至4中任何一项所述的结构，其中通过分子键合来键合所述键合层(12、22)和所述半导体材料层(14、24)。
6、根据权利要求1至5中任何一项所述的结构，其中所述键合层的厚度在5nm至20nm的范围内。
7、根据权利要求1至6中任何一项所述的结构，其中所述键合层由二氧化硅(SiO2)、氮化硅(Si3N4)、氧化铪、氧化锆、氧化铝或氧化钇形成。
8、根据权利要求1至7中任何一项所述的结构，其中所述半导体材料是硅、锗、砷化镓、硅锗或半导体III-V族或II-VI族化合物。
9、根据权利要求8所述的结构，其中该结构是SOI型。
10、根据权利要求1至9中任何一项所述的结构，其中面向所述半导体材料的所述键合层的表面位于离所述衬底或基层的表面或最大突出部分或凸起至多10nm的距离处。
11、根据权利要求1至10中任何一项所述的结构，其中至少一个功率元件和/或至少一个RF元件形成在所述选自半导体材料的材料层中。
12、根据权利要求1至11中任何一项所述的结构，在所述选自半导体材料的材料层中包括至少一个IGBT或MOSFET型元件。
13、一种包括两个衬底或层(40、50、60)的结构，其中第一衬底(40)或第一层具有大于0.5nm rms的粗糙度或具有不适合于分子键合的化学性质，并且具有大于1W/cm/K的热导率，所述结构包括称为键合层的层(42、52)，该层位于所述第一衬底(40)或第一层和第二衬底(50、60)或第二层之间。
14、根据权利要求13所述的结构，所述第一衬底或第一层由金刚石或氮化铝形成。
15、根据权利要求13或权利要求14所述的结构，其中所述键合层由二氧化硅、氮化硅、氧化铪、氧化锆、氧化铝或氧化钇形成。
16、根据权利要求13至15中任何一项所述的结构，其中所述第二衬底(50)或第二层具有大于0.5nm rms的粗糙度，或具有不适合于分子键合的化学性质。
17、一种在衬底(10、30)或基层上制造半导体结构的方法，该衬底(10、30)或基层具有大于0.5nm rms的粗糙度或具有不适合于分子键合的化学性质，并且具有大于1W/cm/K的热导率，该方法包括以下步骤：
直接在所述衬底或基层上或在中间层(16、26)上形成称为键合层的层(12、22)，所述中间层(16、26)具有在所述键合层的热导率系数到所述衬底或基层的热导率系数范围内的热导率系数，或具有比所述衬底或基层的热导率系数高的热导率系数；
使所述键合层平滑；
通过分子键合将由半导体材料形成的层或衬底(14、24)键合到所述键合层上。
18、根据权利要求17所述的方法，其中所述衬底或基层由金刚石或氮化铝形成。
19、根据权利要求17或权利要求18所述的方法，其中所述中间层由氮化硅形成。
20、根据权利要求17至19中任何一项所述的方法，其中所述键合层由二氧化硅、氮化硅、氧化铪、氧化锆、氧化铝或氧化钇形成。
21、根据权利要求17至19中任何一项所述的方法，其中在平滑之前，所述键合层的厚度是所述衬底或基层的粗糙度的值的2.8倍以上。
22、根据权利要求17至21中任何一项所述的方法，进一步包括在所述半导体衬底或层中制造至少一个功率元件和/或至少一个RF元件的步骤。
23、一种结合或装配两个衬底或层(40、60)的方法，其中第一衬底(40)或第一层具有大于0.5nm rms的粗糙度或具有不适合于分子键合的化学性质，并且具有大于1W/cm/K的热导率，并且第二衬底(60)或第二层具有小于0.5nm rms的粗糙度，所述方法包括：
直接在具有大于0.5nm rms粗糙度的所述第一衬底或第一层上形成称为键合层的层(42)；
通过分子键合，将所述键合层键合到具有小于0.5nm rms粗糙度的所述第二衬底(60)或第二层上。
24、一种结合或装配两个衬底(40、50)或层的方法，所述两个衬底(40、50)或层具有大于0.5nm rms的粗糙度或具有不适合于分子键合的化学性质，所述方法包括：
直接在每个衬底上或在将要装配的每层上形成称为键合层的层(42、52)；
通过分子键合将所述键合层键合在一起。
25、根据权利要求23或权利要求24所述的方法，其中具有大于0.5nm rms粗糙度的所述衬底或层中的每一个的材料都选自金刚石或氮化铝。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR0301657A FR2851079B1 (fr) | 2003-02-12 | 2003-02-12 | Structure semi-conductrice sur substrat a forte rugosite |
| FR0301657 | 2003-02-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1751387A true CN1751387A (zh) | 2006-03-22 |
| CN100511637C CN100511637C (zh) | 2009-07-08 |
Family
ID=32731972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2004800041612A Expired - Lifetime CN100511637C (zh) | 2003-02-12 | 2004-02-11 | 极粗糙的衬底上的半导体结构及其制造方法 |
Country Status (7)
| Country | Link |
|---|---|
| EP (1) | EP1593152B1 (zh) |
| JP (1) | JP4874790B2 (zh) |
| KR (1) | KR100849241B1 (zh) |
| CN (1) | CN100511637C (zh) |
| AT (1) | ATE543209T1 (zh) |
| FR (1) | FR2851079B1 (zh) |
| WO (1) | WO2004075287A1 (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110405649A (zh) * | 2019-08-05 | 2019-11-05 | 衢州学院 | 一种添加具有耐水涂层可溶填料的溶胶凝胶抛光丸片及其制备方法 |
| CN111199962A (zh) * | 2018-11-16 | 2020-05-26 | 东泰高科装备科技有限公司 | 太阳能电池及其制备方法 |
| CN112039456A (zh) * | 2019-07-19 | 2020-12-04 | 中芯集成电路（宁波）有限公司 | 体声波谐振器的封装方法及封装结构 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2888402B1 (fr) * | 2005-07-06 | 2007-12-21 | Commissariat Energie Atomique | Procede d'assemblage de substrats par depot d'une couche mince de collage d'oxyde ou de nitrure et structure ainsi assemblee |
| JP2007227415A (ja) * | 2006-02-21 | 2007-09-06 | Shin Etsu Chem Co Ltd | 貼り合わせ基板の製造方法および貼り合わせ基板 |
| FR2910702B1 (fr) * | 2006-12-26 | 2009-04-03 | Soitec Silicon On Insulator | Procede de fabrication d'un substrat mixte |
| WO2008105101A1 (ja) * | 2007-02-28 | 2008-09-04 | Shin-Etsu Chemical Co., Ltd. | 貼り合わせ基板の製造方法および貼り合わせ基板 |
| FR2926671B1 (fr) * | 2008-01-17 | 2010-04-02 | Soitec Silicon On Insulator | Procede de traitement de defauts lors de collage de plaques |
| FR2967812B1 (fr) * | 2010-11-19 | 2016-06-10 | S O I Tec Silicon On Insulator Tech | Dispositif electronique pour applications radiofrequence ou de puissance et procede de fabrication d'un tel dispositif |
| CN116936703A (zh) * | 2016-06-24 | 2023-10-24 | 克罗米斯有限公司 | 多晶陶瓷衬底及其制造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178519A (ja) * | 1982-04-14 | 1983-10-19 | Nec Corp | 半導体ウエハ−の製造方法 |
| US5276338A (en) * | 1992-05-15 | 1994-01-04 | International Business Machines Corporation | Bonded wafer structure having a buried insulation layer |
| US5526768A (en) * | 1994-02-03 | 1996-06-18 | Harris Corporation | Method for providing a silicon and diamond substrate having a carbon to silicon transition layer and apparatus thereof |
| IT1268123B1 (it) * | 1994-10-13 | 1997-02-20 | Sgs Thomson Microelectronics | Fetta di materiale semiconduttore per la fabbricazione di dispositivi integrati e procedimento per la sua fabbricazione. |
| US5937312A (en) * | 1995-03-23 | 1999-08-10 | Sibond L.L.C. | Single-etch stop process for the manufacture of silicon-on-insulator wafers |
| US5985742A (en) * | 1997-05-12 | 1999-11-16 | Silicon Genesis Corporation | Controlled cleavage process and device for patterned films |
| FR2781082B1 (fr) * | 1998-07-10 | 2002-09-20 | Commissariat Energie Atomique | Structure semiconductrice en couche mince comportant une couche de repartition de chaleur |
| DE19936905A1 (de) * | 1999-07-30 | 2001-03-08 | Hoffmann Axel | Verfahren zur Herstellung eines Kristalls |
| JP3591710B2 (ja) * | 1999-12-08 | 2004-11-24 | ソニー株式会社 | 窒化物系ｉｉｉ−ｖ族化合物層の成長方法およびそれを用いた基板の製造方法 |
| WO2001043174A2 (en) * | 1999-12-13 | 2001-06-14 | North Carolina State University | Fabrication of gallium nitride layers on textured silicon substrates |
| JP3795771B2 (ja) * | 2001-06-13 | 2006-07-12 | 日本碍子株式会社 | Ｅｌｏ用ｉｉｉ族窒化物半導体基板 |
-
2003
- 2003-02-12 FR FR0301657A patent/FR2851079B1/fr not_active Expired - Lifetime
-
2004
- 2004-02-11 WO PCT/FR2004/000305 patent/WO2004075287A1/fr active Application Filing
- 2004-02-11 JP JP2006502141A patent/JP4874790B2/ja not_active Expired - Lifetime
- 2004-02-11 AT AT04710053T patent/ATE543209T1/de active
- 2004-02-11 CN CNB2004800041612A patent/CN100511637C/zh not_active Expired - Lifetime
- 2004-02-11 EP EP04710053A patent/EP1593152B1/fr not_active Expired - Lifetime
- 2004-02-11 KR KR1020057014849A patent/KR100849241B1/ko active IP Right Grant
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN111199962A (zh) * | 2018-11-16 | 2020-05-26 | 东泰高科装备科技有限公司 | 太阳能电池及其制备方法 |
| CN112039456A (zh) * | 2019-07-19 | 2020-12-04 | 中芯集成电路（宁波）有限公司 | 体声波谐振器的封装方法及封装结构 |
| CN110405649A (zh) * | 2019-08-05 | 2019-11-05 | 衢州学院 | 一种添加具有耐水涂层可溶填料的溶胶凝胶抛光丸片及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2851079A1 (fr) | 2004-08-13 |
| KR100849241B1 (ko) | 2008-07-29 |
| JP4874790B2 (ja) | 2012-02-15 |
| FR2851079B1 (fr) | 2005-08-26 |
| WO2004075287A1 (fr) | 2004-09-02 |
| CN100511637C (zh) | 2009-07-08 |
| ATE543209T1 (de) | 2012-02-15 |
| EP1593152A1 (fr) | 2005-11-09 |
| KR20050106006A (ko) | 2005-11-08 |
| JP2006517734A (ja) | 2006-07-27 |
| EP1593152B1 (fr) | 2012-01-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7391094B2 (en) | Semiconductor structure and method of making same | |
| CN1309077C (zh) | 使用低介电常数材料膜的半导体器件及其制造方法 | |
| US20100085713A1 (en) | Lateral graphene heat spreaders for electronic and optoelectronic devices and circuits | |
| WO2010098151A1 (ja) | 半導体装置およびその製造方法 | |
| CN100346472C (zh) | 具多厚度绝缘层上半导体的结构及其形成方法 | |
| US20080038564A1 (en) | Method of Producing a Plate-Shaped Structure, in Particular, From Silicon, Use of Said Method and Plate-Shaped Structure Thus Produced, in Particular From Silicon | |
| CN1751387A (zh) | 极粗糙的衬底上的半导体结构 | |
| US8298915B2 (en) | Method of transferring a circuit onto a ground plane | |
| KR20210129657A (ko) | Rf 반도체 디바이스 및 이를 형성하는 방법 | |
| CN1236999A (zh) | “绝缘体上的硅”半导体装置及其制造方法 | |
| WO2008011210A1 (en) | Semiconductor device with under-filled heat extractor | |
| KR20210132657A (ko) | Rf 반도체 디바이스 및 이를 형성하는 방법 | |
| CN1645627A (zh) | 集成电路元件与晶体管元件以及微电子元件及其制造方法 | |
| JP5935751B2 (ja) | 放熱基板及びその製造方法 | |
| CN1897286A (zh) | 半导体结构及其制造方法 | |
| US20120225536A1 (en) | Semiconductor structures having directly bonded diamond heat sinks and methods for making such structures | |
| CN100352036C (zh) | 半导体器件及其制造方法 | |
| US20070001289A1 (en) | Semiconductor device and method of manufacturing the same | |
| CN1202726A (zh) | 一种半导体器件的制造方法 | |
| US20160284589A1 (en) | Layer Transfer Technology for Silicon Carbide | |
| CN109830484B (zh) | 一种soi结构及其制作工艺 | |
| CN114171475B (zh) | 具有散热结构的soi晶圆及其制备方法 | |
| KR102549134B1 (ko) | 갈륨 나이트라이드 반도체 구조 및 그 제조 방법 | |
| CN210245484U (zh) | 一种高耐压高散热性能的soi结构 | |
| Di Cioccio et al. | Recent results on advanced molecular wafer bonding technology for 3D integration on silicon |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C56 | Change in the name or address of the patentee |
Owner name: SAWTEK INC. Free format text: FORMER NAME: SOITEC SILICON ON INSULATOR |
|
| CP01 | Change in the name or title of a patent holder |
Address after: French Pavilion Patentee after: SOITEC Address before: French Pavilion Patentee before: S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES |
|
| CX01 | Expiry of patent term | ||
| CX01 | Expiry of patent term |
Granted publication date: 20090708 |