KR20050096482A - 전계방출 표시장치의 제조방법 - Google Patents

Abstract

본 발명은 하부 게이트 전계방출 표시장치를 제조하는 방법에 관한 것이다. 특히, 본 발명에 따른 전계방출 표시장치의 제조방법은 포토레지스트를 대체하여 도전성 박막을 마스크로 이용해 절연층을 식각하여 절연층의 소정영역에 게이트 전극을 노출시키는 비아 홀을 형성함으로써, 고 식각율을 가지는 절연층 페이스트의 사용을 가능하게 하는 방법을 제공한다.

본 발명에 의하면, 비아 홀의 완만한 기울기의 슬로프 형성에 의한 통전 저항 개선 및 산포 감소 효과를 나타내며, 이 도전성 박막을 라인 캐소드 보조전극으로 사용가능하다는 장점이 있다.

Description

전계방출 표시장치의 제조방법{Method of manufacturing field emission display}

본 발명은 전계방출 표시소자의 제조방법에 관한 것이다. 보다 상세하게는, 하부 게이트 전계방출 표시소자의 제조공정시 포토레지스트를 대체하여 도전성 박막을 마스크로 이용해 절연층 내부에 비아 홀 식각을 수행하고 이 도전성 박막 자체를 이용하여 캐소드 보조전극을 형성하는 전계방출 표시소자의 제조방법에 관한 것이다.

일반적으로, 전계방출 표시장치(FED)는 양자 역학적인 터널링 효과(Tunneling effect)를 이용하여 캐소드 전극의 이미터(emitter)에서 전자를 방출시키고, 이 방출된 전자를 가속시켜 애노드 전극의 발광체에 충돌시킴으로써 소정의 화상을 구현하는 디스플레이 소자이다.

여기서, 터널링 효과로 설명되는 전계방출(Field Emission) 현상은 1897년에 우드(Wood)가 진공용기 내에서 두 개의 백금 전극간에 생기는 아킹(arcing)을 연구하는 과정에서 최초로 발견되었으며, 진공 내에 있는 금속 표면에 0.5V/Å이상의 전계가 인가될 경우, 금속 표면의 전위 장벽이 얇아지면서 금속 내의 전자들이 양자 역학적으로 터널링하여 진공 내로 방출되는 현상을 말한다.

한편, 캐소드, 애노드 및 게이트 전극을 구비하는 3극관 구조의 전계방출 표시장치는 캐소드 전극과 게이트 전극에 소정의 구동 전압을 인가하여 이 전극들에 인가된 전압 차이에 따라 전계를 형성함으로써 이미터에서 전자를 방출시키고, 이 방출된 전자를 애노드 쪽으로 가속시키는 구조이다.

전자방출원인 이미터를 형성하기 위해 게이트 전극과 절연층에 게이트 홀을 형성하고, 이 게이트 홀 내부에 전자방출 물질을 형성할 때 전자방출 물질이 캐소드 전극과 게이트 전극에 걸쳐 형성되어 두 전극간 단락을 유발하므로, 절연층을 사이에 두고 캐소드 전극과 이미터 아래에 게이트 전극을 배열한 하부 게이트 구조가 제안되었으며, 국내 공개특허 공개번호 2003-0083791호가 하부 게이트 구조를 갖는 전계방출 표시장치를 개시하고 있다.

이하, 공개특허 공개번호 2003-0083791호를 참조하여 종래기술의 하부 게이트 전계방출 표시장치를 간략히 설명한다. 게이트 전극을 캐소드 전극의 하부에 형성한 3극관 구조의 하부 게이트 전계방출 표시장치에서는, 배면 기판인 유리 기판 상부에 스트라이프 형태의 게이트 전극을 형성하고, 그 위에 절연층을 형성하며, 다시 그 위에 게이트 전극들과 교차하는 방향으로 스트라이프 형태의 캐소드 전극을 형성한다. 또한, 전계방출 표시장치는 내부 공간을 갖도록 소정의 간격을 두고 대향 배치되는 배면 기판과 전면 기판을 포함하며, 이 배면 기판에는 전계 형성으로 전자를 방출하는 구성이 제공되며, 전면 기판에는 상기 전자의 충돌에 의해 소정의 이미지를 구현하는 구성이 제공된다.

보다 상세히 설명하면, 전자를 방출하는 구성을 위해서 상기 배면 기판에는 게이트 전극이 스트라이프 패턴으로 정렬되고, 게이트 전극 및 배면 기판 상면에는 절연층이 형성되며, 이 절연층 위에는 다수의 캐소드 전극이 스트라이프 형태로 정렬되어 게이트 전극과 실질적으로 수직으로 교차되도록 형성된다. 캐소드 전극과 접촉하도록 전자방출원이 형성된다.

바람직하게, 상기 게이트 전극은 은(Ag) 페이스트와 같은 도전 물질을 후막 인쇄하거나, 스퍼터링(sputtering) 등과 같은 박막 공정으로 도전막을 형성한 다음, 공지의 포토리소그래피 공정으로 이 도전막을 패터닝하여 제작된다. 절연층은 글래스 페이스트를 수회 후막 인쇄하여 제작되며, 캐소드 전극은 게이트 전극과 동일하게 후막 인쇄 또는 박막 공정과 패터닝 공정을 함께 이용하여 완성될 수 있다.

또한, 상기 전자방출원은 나노튜브, 나노와이어, 그라파이트, 다이아몬드, 다이아몬드상 카본(DLC) 및 C₆₀ (훌러렌) 등을 포함하는 저 일함수 물질로 이루어진다.

이러한 전자방출원이 형성된 캐소드 전극과, 인접한 캐소드 전극의 사이에는 대향 전극이 형성된다. 대향 전극은 캐소드 전극을 따라 상하 방향으로 소정의 간격을 두고 형성된다. 대향전극은 게이트 전극과 접속되기 위해서 절연층에 홀을 형성하고, 이 홀에 채워지는 도전물질을 통해 게이트 전극과 접속되는 것이 바람직하다.

한편, 배면 기판과 마주보는 전면 기판에는 애노드 전극이 형성되고, 이 애노드 전극의 일면에는 전자방출원에서 방출된 전자의 충돌에 의해 발광하는 형광층이 형성된다. 포커싱 대향 전극은 캐소드 전극의 라인을 따라 형성되며, 대향 전극으로도 제어되지 못한 전자가 정해진 위치의 형광층에 도달되도록 제어하게 된다.

이와 같은 전계방출 표시장치 제조방법에 있어서는, 게이트 전극을 노출시키는 비아 홀을 형성하기 위해서 비아 홀이 패터닝된 포토레지스트층을 마스크로 하여 절연층을 식각하게 되는데, 이 절연층 페이스트의 내산성이 낮은 경우에는, 절연층과 포토레지스트층간의 계면에서의 치밀성 문제로 최종 위치 도달 전까지 상당한 기울기의 슬로프(slope) 형성함으로써, 대향 전극과 게이트 전극이 전기적으로 개방될 확률이 높아지게 되며, 또한 비아 홀의 크기가 확대되어 공정 적용에 문제점이 발생하기도 한다.

따라서 본 발명은 상술한 문제점을 해소하기 위한 것으로, 포토레지스트를 대체하여 도전성 박막을 마스크로 이용해 비아 홀의 식각공정을 실시하는 하부 게이트 전계방출 표시장치의 제조방법을 제공함을 목적으로 한다.

상술한 목적을 달성하기 위한 기술적 수단으로서, 본 발명은, 캐소드 기판 상에 게이트 전극을 형성하는 단계와, 캐소드 기판 및 게이트 전극 상에 절연층을 형성하는 단계와, 절연층 상에 비아 홀 패턴을 가진 제1 도전성 박막을 형성하는 단계와, 제1 도전성 박막을 마스크로 이용하여 게이트 전극을 노출시키는 비아 홀을 형성하는 단계와, 비아 홀을 통해 게이트 전극에 연결되는 대향 전극과 캐소드 전극이 제1 도전성 박막 상에 형성되도록 제1 도전성 박막 및 비아 홀 상에 제2 도전성 박막을 형성하는 단계와, 절연층의 전자방출원 형성 영역이 노출되도록 제1 도전성 박막을 패터닝하는 단계와, 전자방출원 형성 영역에 전자방출원을 형성하는 단계와, 노출된 제1 도전성 박막을 패터닝하는 단계와, 애노드 전극 및 형광체가 제공된 애노드 기판을 캐소드 기판과 일체로 밀봉시키는 단계를 포함하는 전계방출 표시장치의 제조 방법을 제공한다.

(실시예)

이하, 첨부된 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명하기로 한다. 그러나 본 발명은 여러 가지 형태로 변형되어 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

도면에서 본 발명을 명확하게 설명하기 위하여 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

이하, 도 1을 참조하여 본 발명의 일실시예에 의한 전계방출 표시장치의 구성을 설명한다.

도 1은 본 발명에 따른 하부 게이트 전계방출 표시장치의 사시도이다. 유리 기판(21), 스트라이프 형태의 게이트 전극(22) 및 절연층(23)이 적층 구조로 형성된다. 이 적층구조 위에 게이트 전극(22)과 완만한 프로파일을 가진 비아 홀(22a)을 통해서 도통되어 있는 대향전극(22b) 및 캐소드 전극(25a)과 캐소드 보조전극(24a)이 소정 거리로 이격되며, 절연층(23)의 소정 영역에 전자방출원(26a)이 형성된다.

이와 같이, 완만한 프로파일의 비아 홀 구조로 인하여 대향 전극(22b)과 게이트 전극(22)이 전기적으로 개방될 확률이 적어진다.

이하, 도면 2a 내지 2i를 참고하여 본 발명에 의한 하부 게이트 전계방출 표시장치의 제조방법에 대해 보다 상세히 설명하기로 한다.

도 2a를 참조하면, 통상의 공지된 스퍼터링 방법에 의하여 ITO 막이 증착된 유리 기판(21) 위에 스트라이프 형태의 하부 게이트 전극(22)을 형성한다. 또는, 인쇄에 적합한 점도와 고형 성분을 갖는 ITO 페이스트를 제조하고, 스크린 프린팅으로 게이트 전극(22)을 형성할 수도 있다.

도 2b를 참조하면, 절연 물질을 스크린 프린팅하여 전면 도포한 후, 건조 소성하여 후막 절연층(23)을 형성한다.

도 2c를 참조하면, 스퍼터등의 박막 장비를 이용하여, 금속 박막층을 절연층(23) 상부의 전면에 걸쳐 대략 1000 내지 2000 Å 두께로 형성시키고, 비아 홀 식각 패턴이 형성된 금속 박막층(24)을 형성한 다음에, 비아 홀 식각 패턴이 형성된 금속 박막층(24)을 마스크로 이용해 절연층(23)을 식각함으로써, 게이트 전극(22)을 노출시키는 비아 홀(22a)을 형성한다. 한편, 금속 페이스트를 스크린 프린팅으로 인쇄한 후, 열처리하여 금속 페이스트에 포함된 용매를 건조시키는 것으로 금속 박막층(24)을 형성할 수도 있다.

여기서, 포토레지스트를 대체하여 비아 홀(22a)이 패터닝된 금속 박막층(24)을 마스크로 이용해 절연층(23)을 식각하게 되므로, 고 식각율을 가진 절연층 페이스트의 사용이 가능해 진다.

이로 인해, 완만한 프로파일의 비아 홀이 형성되므로 대향 전극과 게이트 전극(22)이 전기적으로 개방될 확률이 감소하게 된다.

도 2d를 참조하면, 스퍼터등의 박막 장비를 이용하여, 금속 박막층(25)을 게이트 전극(22) 및 절연층(23) 상부의 전면에 걸쳐 형성시킨다.

도 2e를 참조하면, 포토레지스트를 금속 박막층(25) 상부에 전면 도포한 후 현상 및 소성과정을 거쳐 캐소드 전극 및 대향전극패턴으로 형성한 후 이를 마스크로 사용해 금속 박막층(25)을 식각하여 캐소드 전극(25a) 및 대향 전극(22b)을 형성한다.

도 2f를 참조하면, 게이트 전극(22) 위에 전자방출원(미도시)을 형성하기 위한 영역을 노출시키기 위해 금속 박막층(24)을 패터닝하여 전자방출원 형성영역(22c)을 형성한다.

이후, 도 2g 및 2h에 도시된 바와 같이, 금속 박막층(24) 및 캐소드 전극(25a) 상부에 스크린 프린팅으로 감광성 탄소나노튜브 페이스트(26)를 전면 도포 및 건조 후, 노광 및 현상 공정을 실시한다.

상기 금속 박막층의 물질로는 Al, Cr, Au, Ag, Pt, Ni 등의 일반적인 금속 물질이 가능하다.

한편, 전자방출부를 형성하는 저전압 전계방출 물질은 나노튜브(NT), 나노와이어, 다이아몬드, 다이아몬드상 탄소(DLC), 그라파이트 또는 이들의 조합 물질로 구성되는 저 일함수 물질로 이루어지며, 이중 탄소나노튜브는 도체와 같은 전기적 특성과 안정된 기계적 특성을 함께 갖는 것으로 알려져 있다.

본 실시예에서는 전자방출부로 감광성 탄소나노튜브 페이스트를 사용하였으나, 이에 한정되지 아니한다.

이후, 도 2i에 도시된 바와 같이, 캐소드 전극(25a)과 동일한 형태로 금속 박막층(24)을 박리하여 캐소드 보조전극(24a)을 형성한다.

여기서, 캐소드 전극(25a)은 캐소드 보조전극(24a)과 비교하여 도전성이 낮으므로 이를 효과적으로 보완하고자 금속 박막층을 캐소드 보조전극(24a)으로 사용하는 것이 바람직하다.

이후, 공지의 방법으로 애노드 전극 및 형광체가 제공된 애노드 기판을 상기 캐소드 기판과 일체로 밀봉시켜 전계방출 표시장치를 완성한다.

본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은 상기 실시예에 한정되는 것은 아니면, 본 발명의 기술적 사상의 범위내에서 당 분야에서 통상의 지식을 가진 자에 의하여 여러 가지 변형이 가능하다.

본 발명에 의하면, 도전성 박막층 자체를 마스크로 사용함으로써 적은 수의 마스크 층을 사용하여 다층막의 층간 정렬 문제를 해소하며, 고 식각율의 절연층 페이스트의 사용이 가능함으로써 비아 홀의 완만한 기울기의 슬로프 형성에 의한 통전 저항 개선 및 산포 감소 효과를 나타내는 전계방출 표시장치를 제공할 수 있다.

본 발명에 의하면, 절연층 내에 비아 홀 식각을 위해 증착한 도전성 박막을 라인 패터닝하여 캐소드 보조 전극으로 사용가능한 전계방출 표시장치를 제공할 수 있다.

도 1은 본 발명의 일실시예에 따른 하부 게이트 탄소나노튜브 전계방출 표시장치의 사시도이다.

도 2a 내지 2i는 도 1의 I-I에서 본 하부 게이트 탄소나노튜브 전계방출 표시장치의 제조공정의 각 단계를 나타내는 단면도이다.

Claims (4)

1. 캐소드 기판 상에 게이트 전극을 형성하는 단계;

   상기 캐소드 기판 및 상기 게이트 전극 상에 절연층을 형성하는 단계;

   상기 절연층 상에 비아 홀 패턴을 가진 제1 도전성 박막을 형성하는 단계;

   상기 제1 도전성 박막을 마스크로 이용하여 상기 게이트 전극을 노출시키는 비아 홀을 형성하는 단계;

   상기 비아 홀을 통해 상기 게이트 전극에 연결되는 대향 전극과 캐소드 전극이 상기 제1 도전성 박막 상에 형성되도록 상기 제1 도전성 박막 및 상기 비아 홀 상에 상기 제2 도전성 박막을 형성하는 단계;

   상기 절연층의 전자방출원 형성 영역이 노출되도록 상기 제1 도전성 박막을 패터닝하는 단계;

   상기 전자방출원 형성 영역에 전자방출원을 형성하는 단계;

   노출된 제1 도전성 박막을 패터닝하는 단계; 및

   애노드 전극 및 형광체가 제공된 애노드 기판을 상기 캐소드 기판과 일체로 밀봉시키는 단계를 포함하는 전계 방출 소자의 제조 방법.
2. 제 1 항에 있어서,

   상기 절연층을 형성하는 단계는,

   식각율이 높은 절연성 페이스트를 이용하여 절연층을 형성하는 단계를 포함하는 전계 방출 소자의 제조 방법.
3. 제 1 항에 있어서,

   상기 전자방출원을 형성하는 단계는,

   상기 기판 상의 전면에 감광성 희생층을 도포하고 상기 절연층의 전자방출원 형성 영역이 노출되도록 노광 및 현상하는 단계;

   상기 희생층 상에 감광성 전자방출원 페이스트를 도포하는 단계;

   상기 전자방출원 페이스트를 후면 노광시키는 단계; 및

   상기 희생층 및 상기 전자방출원 페이스트의 비노광부를 제거하는 단계를 포함하는 전계 방출 소자의 제조 방법.
4. 제 1 항에 있어서,

   상기 전자방출원은 나노튜브, 나노와이어, 훌러렌, 다이아몬드상 탄소, 및 그라파이트로 이루어진 그룹에서 선택된 하나의 재료 또는 이들의 조합 물질로 이루어지는 전계 방출 소자의 제조 방법.