KR20050092863A - 리얼 타임 클럭 장치 - Google Patents

리얼 타임 클럭 장치 Download PDF

Info

Publication number
KR20050092863A
KR20050092863A KR1020040017973A KR20040017973A KR20050092863A KR 20050092863 A KR20050092863 A KR 20050092863A KR 1020040017973 A KR1020040017973 A KR 1020040017973A KR 20040017973 A KR20040017973 A KR 20040017973A KR 20050092863 A KR20050092863 A KR 20050092863A
Authority
KR
South Korea
Prior art keywords
clock
register
real time
synchronization
output
Prior art date
Application number
KR1020040017973A
Other languages
English (en)
Inventor
구인재
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020040017973A priority Critical patent/KR20050092863A/ko
Publication of KR20050092863A publication Critical patent/KR20050092863A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/14—Time supervision arrangements, e.g. real time clock
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/12—Synchronisation of different clock signals provided by a plurality of clock generators
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F5/00—Methods or arrangements for data conversion without changing the order or content of the data handled
    • G06F5/06—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor
    • G06F5/08—Methods or arrangements for data conversion without changing the order or content of the data handled for changing the speed of data flow, i.e. speed regularising or timing, e.g. delay lines, FIFO buffers; over- or underrun control therefor having a sequence of storage locations, the intermediate ones not being accessible for either enqueue or dequeue operations, e.g. using a shift register

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Electric Clocks (AREA)

Abstract

본 발명은 리얼 타임 클럭(Real time clock) 장치에 관한 것으로써, 특히, 1초 단위로 카운팅을 수행하는 리얼 타임 클럭 회로에서 카운트 레지스터의 값을 리드/라이트 하는 과정에서 발생하는 오동작을 방지할 수 있도록 하는 기술을 개시한다. 이를 위해, 본 발명은 리얼 타임 클럭 카운트 레지스터에 입력되는 클럭의 하강에지에서 카운팅되는 값을 하프 넥스트 레지스터에 저장하여 글리치 발생을 제거할 수 있으며, 하프 넥스트 레지스터의 출력값을 임시 레지스터에 저장하여 출력함으로써 1초 데비에이션(Deviation) 문제를 해결할 수 있도록 한다.

Description

리얼 타임 클럭 장치{Real time clock device}
본 발명은 리얼 타임 클럭(Real time clock) 장치에 관한 것으로써, 특히, 1초 단위로 카운팅을 수행하는 리얼 타임 클럭 회로에서 카운팅 레지스터의 값을 리드/라이트 하는 과정에서 발생하는 오동작을 방지할 수 있도록 하는 기술이다.
일반적으로 리얼 타임 클럭(RTC;Real Time Clock) 회로는 외부로부터 인가되는 32㎑ 클럭을 1㎐로 분주하여 카운팅을 수행한다. 이에 따라, RTC 회로는 1초 단위로 카운팅을 수행하기 때문에 년,월,일,시,분,초,요일 등을 카운팅하는 클럭 회로에 주로 사용된다.
도 1은 이러한 종래의 RTC 장치에 관한 구성도이다.
종래의 RTC 장치는 수정 발진기(10), RTC 발생부(20) 및 시스템 인터페이스 로직(30)을 구비한다. 여기서, RTC 발생부(20)는 클럭 분할기(21), RTC 제어부(22), RTC 카운트 레지스터(23), 비교부(24) 및 알람 레지스터(25)를 구비한다.
먼저, 클럭 분할기(21)는 수정 발진기(10)로부터 인가되는 약 32㎑의 클럭 INCK을 분주하여 1㎐의 클럭 CK를 출력한다. RTC 제어부(22)는 클럭 분할기(21)로부터 인가되는 클럭 CK에 따라 RTC 카운트 레지스터(23)를 제어한다.
RTC 카운트 레지스터(23)는 초(Second) 카운터, 분(Minute) 카운터, 시(Hour) 카운터, 일(Day) 카운터, 요일(Weekday) 카운터, 월(Month) 카운터, 년도(Year) 카운터 등을 구비하고, 1초 단위로 초부터 년도까지 순차적으로 클럭 카운팅을 수행하여 레지스터에 저장한다.
알람 레지스터(25)는 초(Second) 레지스터, 분(Minute) 레지스터, 시(Hour) 레지스터, 일(Day) 레지스터, 요일(Weekday) 레지스터, 월(Month) 레지스터, 년도(Year) 레지스터 등을 구비하여 초, 분, 시, 일, 요일, 월, 년도 등에 대한 설정값을 저장한다.
비교부(24)는 RTC 카운트 레지스터(23)로부터 인가되는 값과 알람 레지스터(25)에 저장된 값을 비교하여 알람 신호 또는 인터럽트 신호를 발생한다.
시스템 인터페이스 로직(30)은 RTC 발생부(20)와 시스템 버스로 연결되며, 클럭 CLK에 동기하여 입력 데이타 DIN와 출력 데이타 DOUT를 상호 교환한다.
그런데, 이러한 구성을 갖는 종래의 RTC 장치는 시스템의 전원이 꺼진 상태에서 건전지로 동작하는 경우가 있다. 이에 따라, 시스템의 전원이 꺼지면서 RTC장치가 건전지의 전원으로 동작하는 과정에서 원하지 않는 파워 펄스가 내부에 입력되어 예기치 않은 데이터가 RTC 카운트 레지스터(23)에 인가될 수 있다.
종래의 RTC 카운트 레지스터(23)는 1㎐의 클럭 CK의 상승에지 값이 하나씩 업 카운팅되는 값을 리드하기 때문에 클럭 CK의 에지 부분에서 글리치가 발생될 수 있는 문제점이 있다.
따라서, 카운팅된 초부터 년도까지의 클럭을 순차적으로 리드할 경우 중간에 1초가 더 증가하게 되어 앞/뒤 시점의 시간이 틀려지는 1초 데비에이션(Deviation) 문제가 발생하게 되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 특히, RTC 카운트 레지스터에 입력되는 클럭의 하강에지에서 카운팅되는 값을 하프 넥스트 레지스터에 저장하여 글리치 발생을 제거하고, 하프 넥스트 레지스터의 출력값을 임시 레지스터에 저장하여 출력함으로써 데비에이션(Deviation)의 발생을 방지하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 리얼 타임 클럭 장치는, 클럭의 상승에지에 동기하여 초 단위의 클럭 카운팅을 수행하여 저장하는 리얼 타임 클럭 카운트 레지스터; 외부 클럭에 동기하여 상기 클럭을 플립플롭시켜 시스템 클럭을 발생하는 동기 제어부; 및 클럭의 하강에지에 동기하여 클럭 카운팅을 수행하여 리얼 타임 클럭 카운트 레지스터 보다 일정시간 지연된 카운팅 값을 저장하고, 시스템 클럭에 동기하여 리얼 타임 클럭 카운트 레지스터의 출력 또는 지연된 카운팅 값 중 어느 하나를 선택하여 출력하는 리얼 타임 클럭 데이타 리드 제어부를 구비함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 2는 본 발명에 따른 리얼 타임 클럭 장치의 구성도이다.
본 발명은 수정 발진기(10), RTC(Real Time Clock) 발생부(100), 라이트 제어부(200) 및 시스템 인터페이스 로직(300)을 구비한다. 여기서, RTC 발생부(100)는 클럭 분할기(110), RTC 제어부(120), RTC 카운트 레지스터(130), 비교부(140), 알람 레지스터(150) 및 RTC 데이타 리드 제어부(160)를 구비한다.
먼저, 클럭 분할기(110)는 수정 발진기(10)로부터 인가되는 약 32㎑의 클럭 INCK을 분주하여 1㎐의 구동 클럭 CK을 출력한다. RTC 제어부(120)는 라이트 제어부(200)로부터 인가되는 라이트 허가 신호 WPS와 클럭 분할기(110)로부터 인가되는 클럭 CK에 따라 RTC 카운트 레지스터(130)의 라이트 동작을 제어한다.
RTC 카운트 레지스터(130)는 초(Second) 카운터, 분(Minute) 카운터, 시(Hour) 카운터, 일(Day) 카운터, 요일(Weekday) 카운터, 월(Month) 카운터, 년도(Year) 카운터 등을 구비하고, 1초 단위로 초부터 년도까지 순차적으로 클럭 카운팅을 수행하여 레지스터에 저장한다.
알람 레지스터(150)는 초(Second) 레지스터, 분(Minute) 레지스터, 시(Hour) 레지스터, 일(Day) 레지스터, 요일(Weekday) 레지스터, 월(Month) 레지스터, 년도(Year) 레지스터 등을 구비하여 초, 분, 시, 일, 요일, 월, 년도 등에 대한 설정값을 저장한다.
비교부(140)는 동기 제어부(170)로부터 인가되는 클럭 SyncCK에 동기하여 RTC 카운트 레지스터(130)로부터 인가되는 값과 알람 레지스터(150)에 저장된 값을 비교하여 알람 신호 또는 인터럽트 신호를 발생한다. 이때, 비교부(140)는 RTC 카운트 레지스터(130)의 값과 알람 레지스터(150)에 저장된 값을 비교하여, 그 비교값이 같을 경우에 알람신호를 발생하고 비교값이 같지 않을 경우 인터럽트 신호를 발생한다.
RTC 데이타 리드 제어부(160)는 동기 제어부(170)로부터 인가되는 클럭 SyncCK에 동기하여 RTC 카운트 레지스터(130)로부터 리드된 데이타를 시스템 인터페이스 로직(300)에 출력 데이타 DOUT로써 출력한다. 시스템 인터페이스 로직(300)은 RTC 발생부(100)와 시스템 버스로 연결되며, 클럭 CLK에 동기하여 입력 데이타 DIN와 출력 데이타 DOUT를 상호 교환한다.
도 3은 도 2의 RTC 데이타 리드 제어부(160)에 관한 상세 구성도이다.
RTC 데이타 리드 제어부(160)는 하프 넥스트 레지스터(161), 멀티플렉서(162,164) 및 임시 레지스터(163)를 구비한다.
여기서, 하프 넥스트 레지스터(161)는 초(Second) 하프 레지스터, 분(Minute) 하프 레지스터, 시(Hour) 하프 레지스터, 일(Day) 하프 레지스터, 요일(Weekday) 하프 레지스터, 월(Month) 하프 레지스터, 년도(Year) 하프 레지스터 등을 구비한다.
그리고, 하프 넥스트 레지스터(161)는 1㎐의 클럭 CK의 하강 에지에서 현재 카운트되는 값을 카피하여 하프 레지스터들에 저장한다. 즉, 하프 넥스트 레지스터(161)는 RTC 카운트 레지스터(130) 보다 0.5초 지연되는 카운팅 값을 카피하여 하프 넥스트 레지스터(161)에 저장함으로써 클럭 CK의 에지 부분에서 글리치가 발생되지 않는 안정된 값을 얻을 수 있도록 한다.
또한, 멀티플렉서(162)는 리드 선택신호 RS1에 따라 RTC 카운트 레지스터(130)의 출력인 "0" 또는 하프 넥스트 레지스터(161)의 출력인 "1"을 선택하여 출력한다. 즉, 멀티플렉서(162)는 리드 선택신호 RS1가 활성화되었을 경우 하프 넥스트 레지스터(161)의 출력인 "1"을 선택하여 출력하고, 리드 선택신호 RS1가 비활성화 되었을 경우 RTC 카운트 레지스터(130)의 출력인 "0"을 선택하여 출력함으로써 글리치 발생을 방지할 수 있도록 한다.
임시 레지스터(163)는 초(Second) 레지스터, 분(Minute) 레지스터, 시(Hour) 레지스터, 일(Day) 레지스터, 요일(Weekday) 레지스터, 월(Month) 레지스터, 년도(Year) 레지스터 등을 구비하여 현재 카운트 되고 있는 멀티플렉서(162)의 출력값을 임시 저장한다. 즉, 임시 레지스터(163)는 리드 선택신호 RS1에 따라 선택된 레지스터의 값을 카피하여 해당하는 레지스터에 저장한다.
그리고, 멀티플렉서(164)는 리드 선택신호 RS2에 따라 임시 레지스터(163)에 저장된 값 또는 멀티플렉서(162)의 출력값을 선택하여 출력한다. 즉, 멀티플렉서(164)는 리드 선택신호 RS2의 활성화시 임시 레지스터(163)에 저장된 값을 순차적으로 리드하여 출력한다. 임시 레지스터(163)에 저장된 값은 리드 선택신호 RS2가 "0"이 될때까지 변하지 않기 때문에, 첫번째 카운트 레지스터부터 일곱번째 카운트 레지스터의 값을 읽는 중간에 그 값이 변하지 않게 된다.
도 4는 도 2의 RTC 데이타 리드 제어부(160) 내부에 구비된 제 1리드 선택신호 발생부(165)의 상세 구성과, 도 2의 동기 제어부(170)에 관한 상세 구성도이다.
먼저, 제 1리드 선택신호 발생부(165)는 리플 카운터(166)와 플립플롭 FF1을 구비한다. 리플 카운터(166)는 입력되는 32㎑의 클럭 INCK을 2분주씩 15회를 거쳐 1㎐ 클럭 CK로 분주한다.
플립플롭 FF1은 D플립플롭으로 이루어지며, 동기 제어부(170)로부터 인가되는 시스템 클럭 SyncCK에 동기하여 리플 카운터(166)의 출력을 리드 선택신호 RS1로써 출력한다. 즉, 리플 카운터(166)의 1HZ 클럭 CK를 제외한 출력이 모두 "1" 이 될 경우 리드 선택신호 RS1가 하이로 출력된다. 이에 따라, 클럭 INCK와 시스템 클럭 SyncCK 간에 발생될 수 있는 글리치를 방지할 수 있게 된다.
또한, 동기 제어부(170)는 복수개의 직렬 연결된 플립플롭 FF2~FF4를 구비한다. 플립플롭 FF2~FF4은 시스템 인터페이스 로직(300)으로부터 인가되는 클럭 CLK에 동기하여 입력되는 클럭 INCK를 플립플롭시켜 시스템 클럭 SyncCK를 발생한다.
여기서, 복수개의 플립플롭 FF1~FF4은 리셋노드 nR에 리셋신호의 인가시 초기화 상태가 된다.
도 5는 도 2의 RTC 데이타 리드 제어부(160) 내부에 구비된 제 2리드 선택신호 발생부(167)의 상세 구성도이다.
제 2리드 선택신호 발생부(167)는 오아게이트 OR와 플립플롭 FF5을 구비한다. 오아게이트 OR는 7개의 카운트 레지스터의 값을 리드하기 위해 외부로부터 인가되는 초 인에이블 신호 rSECen, 분 인에이블 신호 rMINen, 시 인에이블 신호 rHORen, 일 인에이블 신호 rDAYen, 월 인에이블 신호 rMONen, 년도 인에이블 신호 rYERen 및 요일 인에이블 신호 rWEKen를 오아연산한다.
플립플롭 FF5은 오아게이트 OR의 출력 클럭에 동기하여 리드 선택신호 RS2를 발생한다. 여기서, 플립플롭 FF5은 임시 레지스터(163)에 저장된 값을 모두 리드할 경우 리드 클리어 신호 RC에 의해 리드 선택신호 RS2를 초기화시킨다.
도 6은 도 2의 RTC 데이타 리드 제어부(160)에 관한 동작 타이밍도이다.
먼저, 클럭 CK은 입력되는 클럭 INCK의 하강 엣지에서 인에이블된다. RTC 카운트 레지스터(130)는 클럭 CK의 상승에지에 동기하여 카운팅을 수행한다. 하프 넥스트 레지스터(161)는 클럭 CK의 하강 에지에서 현재 카운트 되는 값을 카피하여 하프 레지스터들에 저장한다.
즉, 하프 넥스트 레지스터(161)는 RTC 카운트 레지스터(130) 보다 0.5초 지연되는 카운팅 값을 카피하여 하프 넥스트 레지스터(161)에 저장함으로써 클럭 CK의 에지 부분에서 글리치가 발생되지 않는 안정된 값을 얻을 수 있도록 한다.
이후에, 시스템 클럭 SyncCK에 동기하여 칩 선택신호 RS1이 인에이블되고, 초 인에이블 신호 rSECen, 분 인에이블 신호 rMINen, 시 인에이블 신호 rHORen, 일 인에이블 신호 rDAYen, 월 인에이블 신호 rMONen, 년도 인에이블 신호 rYERen 및 요일 인에이블 신호 rWEKen 중 어느 하나가 인에이블 된다. 이러한 경우 임시 레지스터(163)는 0.5초 지연된 하프 넥스트 레지스터(161)의 출력을 레지스터에 저장한다.
그리고, 칩 선택신호 CS2의 인에이블시 임시 레지스터(163)에 저장된 카운팅 값을 순차적으로 출력한다. 리드 클리어 신호 RC의 활성화시 리드 선택신호 RS2가 초기화 상태가 된다.
한편, 라이트 제어부(200)는 쓰기 동작 모드시 쓰기 허가신호 WPS에 따라 RTC 카운트 레지스터(130)에 필요한 데이타를 라이트 한다.
RTC 제어부(120)와 RTC 카운터 레지스터(130)가 데이타 값을 저장하기 위해서는 라이트 제어부(200)로부터 쓰기 허가 신호 WPS가 인가되었을 경우에만 라이트 동작을 수행하게 된다.
라이트 제어부(200)는 외부로부터 쓰기 인에이블 신호 EN가 인가될 경우 기설정된 특정 어드레스에 대한 데이타와 입력 어드레스에 대한 데이타(예를 들어 8비트의 데이타)를 여러 차례 비교한다.
이에 따라, 기설정된 특정 어드레스에 대한 데이타와 입력 어드레스에 대한 데이타가 일치할 경우에만 쓰기 허가 신호 WPS를 활성화시킨다. 본 발명에서 라이트 제어부(200)는 이러한 비교 과정을 4번 수행하는 것을 그 실시예로써 설명한다.
이상에서 설명한 바와 같이, 본 발명은 리얼 타임 클럭 카운트 레지스터에 입력되는 클럭의 하강에지에서 카운팅되는 값을 하프 넥스트 레지스터에 저장하여 글리치가 발생될 수 있는 클럭의 상승 에지 부분에서 안정적인 하프 넥스트 레지스터의 값을 얻기 때문에 글리치 발생을 제거할 수 있다.
그리고, 하프 넥스트 레지스터의 출력값을 임시 레지스터에 저장하여 출력함으로써 1초 데비에이션(Deviation) 문제를 해결할 수 있도록 한다.
또한, 라이트 제어부를 사용하여 시스템 전원에서 건전지 전원으로 전환될 때 발생할 수 있는 파워 펄스로 인한 원하지 않는 데이터가 입력되는 경우를 방지할 수 있다.
도 1은 종래의 리얼 타임 클럭 장치의 구성도.
도 2는 본 발명에 따른 리얼 타임 클럭 장치의 구성도.
도 3은 도 2의 RTC 카운트 레지스터와 RTC 데이타 리드 제어부에 관한 상세 구성도.
도 4는 도 2의 RTC 데이타 리드 제어부 내부에 구비된 제 1리드 선택신호 발생부의 상세 구성과 도 2의 동기 제어부에 관한 상세 구성도.
도 5는 도 2의 RTC 데이타 리드 제어부 내부에 구비된 제 2리드 선택신호 발생부의 상세 구성도.
도 6은 도 2의 RTC 데이타 리드 제어부에 관한 동작 타이밍도.

Claims (6)

  1. 클럭의 상승에지에 동기하여 초 단위의 클럭 카운팅을 수행하여 저장하는 리얼 타임 클럭 카운트 레지스터;
    외부 클럭에 동기하여 상기 클럭을 플립플롭시켜 시스템 클럭을 발생하는 동기 제어부; 및
    상기 클럭의 하강에지에 동기하여 클럭 카운팅을 수행하여 상기 리얼 타임 클럭 카운트 레지스터 보다 일정시간 지연된 카운팅 값을 저장하고, 상기 시스템 클럭에 동기하여 상기 리얼 타임 클럭 카운트 레지스터의 출력 또는 상기 지연된 카운팅 값 중 어느 하나를 선택하여 출력하는 리얼 타임 클럭 데이타 리드 제어부를 구비함을 특징으로 하는 리얼 타임 클럭 장치.
  2. 제 1항에 있어서,
    쓰기 인에이블 신호에 따라 외부로부터 입력되는 입력 어드레스에 대한 데이타를 기설정된 특정 어드레스에 대한 데이타와 비교하여, 두 데이타가 일치할 경우 라이트 허가 신호를 활성화시키는 라이트 제어부; 및
    상기 라이트 허가 신호의 활성화시 상기 리얼 타임 클럭 카운트 레지스터에 상기 입력 어드레스에 대한 데이타를 라이트하는 리얼 타임 클럭 카운트 제어부를 더 구비함을 특징으로 하는 리얼 타임 클럭 장치.
  3. 제 1항 또는 제 2항에 있어서, 상기 리얼 타임 클럭 리드 제어부는
    상기 클럭의 하강에지에 동기하여 클럭 카운팅을 수행하여 상기 리얼 타임 클럭 카운트 레지스터 보다 일정시간 지연된 카운팅 값을 저장하는 하프 넥스트 레지스터;
    제 1리드 선택신호의 상태에 따라 상기 리얼 타임 클럭 카운트 레지스터의 출력 또는 상기 하프 넥스트 레지스터의 출력 중 하나를 선택하여 출력하는 제 1멀티플렉서;
    상기 제 1멀티플렉서의 출력을 일정시간 저장하는 임시 레지스터; 및
    제 2리드 선택신호의 상태에 따라 상기 제 1멀티플렉서의 출력 또는 상기 임시 레지스터의 출력 중 하나를 선택하여 출력하는 제 2멀티플렉서를 구비함을 특징으로 하는 리얼 타임 클럭 장치.
  4. 제 3항에 있어서, 상기 리얼 타임 클럭 리드 제어부는
    상기 클럭의 상승에지 전후로 반주기 만큼씩 입력 클럭을 분주하는 리플 카운터; 및
    상기 시스템 클럭에 동기하여 상기 리플 카운터의 출력을 플립플롭시켜 상기 제 1리드 선택신호를 출력하는 제 1플립플롭을 더 구비함을 특징으로 하는 리얼 타임 클럭 장치.
  5. 제 3항에 있어서, 상기 리얼 타임 클럭 리드 제어부는
    상기 리얼 타임 클럭 카운트 레지스터의 값을 리드하기 위해 외부로부터 입력되는 복수개의 인에이블 신호를 오아연산하는 오아게이트; 및
    상기 오아게이트의 출력 클럭에 동기하여 상기 제 2리드 선택신호를 발생하는 제 2플립플롭을 더 구비함을 특징으로 하는 리얼 타임 클럭 장치.
  6. 제 1항에 있어서, 상기 동기 제어부는
    상기 외부 클럭에 동기하여 상기 클럭을 순차적으로 플립플롭시켜 상기 시스템 클럭을 발생하는 복수개의 직렬 연결된 플립플롭을 구비함을 특징으로 하는 리얼 타임 클럭 장치.
KR1020040017973A 2004-03-17 2004-03-17 리얼 타임 클럭 장치 KR20050092863A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040017973A KR20050092863A (ko) 2004-03-17 2004-03-17 리얼 타임 클럭 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040017973A KR20050092863A (ko) 2004-03-17 2004-03-17 리얼 타임 클럭 장치

Publications (1)

Publication Number Publication Date
KR20050092863A true KR20050092863A (ko) 2005-09-23

Family

ID=37274019

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040017973A KR20050092863A (ko) 2004-03-17 2004-03-17 리얼 타임 클럭 장치

Country Status (1)

Country Link
KR (1) KR20050092863A (ko)

Similar Documents

Publication Publication Date Title
KR0123239B1 (ko) 선입선출방식(fifo) 메모리
US10999050B1 (en) Methods and apparatus for data synchronization in systems having multiple clock and reset domains
US8693614B2 (en) Universal counter/timer circuit
ES2199527T3 (es) Sistema de tratamiento de datos pseudo lockstep.
JP2695535B2 (ja) タイマ入力制御回路及びカウンタ制御回路
US7061272B2 (en) Finite state machine circuit
KR100996176B1 (ko) 반도체 메모리 장치 및 그에 구비되는 지연 고정 루프의 제어 방법
KR20050092863A (ko) 리얼 타임 클럭 장치
JP3479389B2 (ja) データ処理システム及び半導体集積回路
US5224072A (en) Read-only memory with few programming signal lines
KR101221234B1 (ko) 반도체 메모리 장치의 컬럼 어드레스 회로 및 컬럼 어드레스 생성 방법
KR101147361B1 (ko) Ｒｔｃ 제어 회로
US8854917B2 (en) Column address counter circuit of semiconductor memory device
SU1481845A1 (ru) Устройство дл отображени информации на экране цифрового диспле
JP2924100B2 (ja) 状態遷移回路
SU746488A1 (ru) Устройство дл сопр жени
SU748509A1 (ru) Буферное запоминающее устройство
RU2063662C1 (ru) Устройство для синхронизации асинхронных импульсов записи и считывания информации
SU1608675A1 (ru) Устройство дл контрол выполнени программ ЭВМ
JPH0254981B2 (ko)
JPH0710042B2 (ja) タイミング信号発生装置
SU743199A1 (ru) Распределитель импульсов
SU1370754A1 (ru) Устройство дл контрол импульсов
JPH03207077A (ja) フラグ検出回路
JPH0419894A (ja) エラスティックストア回路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination