KR20050084945A - 집적 돌입 전류 리미터 회로 및 방법 - Google Patents

집적 돌입 전류 리미터 회로 및 방법 Download PDF

Info

Publication number
KR20050084945A
KR20050084945A KR1020057008003A KR20057008003A KR20050084945A KR 20050084945 A KR20050084945 A KR 20050084945A KR 1020057008003 A KR1020057008003 A KR 1020057008003A KR 20057008003 A KR20057008003 A KR 20057008003A KR 20050084945 A KR20050084945 A KR 20050084945A
Authority
KR
South Korea
Prior art keywords
transistor
source
control signal
current
sense
Prior art date
Application number
KR1020057008003A
Other languages
English (en)
Other versions
KR100979085B1 (ko
Inventor
알랜 볼
데이비드 브릭스
수잔 니
스테픈 롭
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20050084945A publication Critical patent/KR20050084945A/ko
Application granted granted Critical
Publication of KR100979085B1 publication Critical patent/KR100979085B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/001—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection limiting speed of change of electric quantities, e.g. soft switching on or off
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/02—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H1/00—Details of emergency protective circuit arrangements
    • H02H1/0007—Details of emergency protective circuit arrangements concerning the detecting means

Abstract

돌입 전류 회로(20)는 감지 전류(ISENSE)로부터 제어 신호(VDRIVE)를 생성하는 검출 회로(30)를 포함한다. 전력 트랜지스터는 제어 신호에 응답하고 공급 전압(접지)을 수신하기 위해 입력 노드(12) 및 부하 전류(ILOAD)를 보호 신호(VSW)로서 출력 노드(45)에 라우팅하는 드레인(53)에 결합된 소스(51)를 갖는다. 감지 트랜지스터는 제어 신호에 응답하고, 전력 트랜지스터의 소스에 스케일되고 부하 전류의 일부를 감지 전류로서 출력 노드에 라우팅하는 입력 노드에 결합된 소스를 갖는다.

Description

집적 돌입 전류 리미터 회로 및 방법{Integrated inrush current limiter circuit and method}
일반적으로 본 발명은 반도체 장치에 관한 것으로, 특히 전력 공급 버스 상의 전류 서지(current surge)들을 제한하는 고 전류 반도체 장치들에 관한 것이다.
통신들, 네트워크 및 컴퓨터 애플리케이션들은, 종종 "핫 스와핑(hot swapping)"이라고 하는, 전체 시스템을 파워 다운(power down)하지 않고 시스템들로부터 회로 카드들을 삽입하고 제거하는 능력을 때때로 요구한다. 분배된 전력 시스템으로 구성된 네트워크 장비에서, 회로 카드들은 모선(power rail) 또는 버스 상의 잡음을 감소하는 대용량 필터 캐퍼시터를 종종 포함한다. 핫 스와핑 동안 캐퍼시터들은, 제한되지 않는다면 회로 카드 또는 커낵터를 손상시킬 수 있는 수백 암페어의 피크 진폭에 도달할 수 있는 돌입 전류 스파이크를 생성할 수 있다. 더욱이, 그와 같은 큰 돌입 전류는 시스템에 플러그된 다른 회로 카드들을 손상시키거나 데이터 손실 또는 다른 시스템 고장을 발생하는 전력 교란을 야기할 수 있다. 그와 같은 유해한 결과들을 방지하기 위해, 통상적으로 핫 스와핑가능 회로카드들은 공급 전류를 라우팅하는 통해 전력 MOSFET 스위치를 제어하는 돌입 전류 제한 회로들로 형성된다.
기존의 돌입 전류 리미터들은, 돌입 전류를 특정 레벨로 제한하는 방식으로 전력 MOSFET 스위치를 제어하기 위해 필요한 다수의 구성요소들 때문에 많은 비용이 든다. 대부분의 돌입 전류 리미터들은 공급 전류의 피크 값을 제한하기 위해 전력 MOSFET 스위치와 직렬로 결합된 저 값 감지 저항기(low value sense resistor) 사용한다. 하지만, 많은 전류는 스위치를 통해 흐르고 감지 저항기는 신뢰성에 악영향을 미칠 수 있는 높은 전력 소비를 발생한다.
도 1은 핫 스와핑 카드(hot swap card)를 포함하는 전자 시스템의 개략도.
도 2는 돌입 전류 리미터 회로(inrush current limiter circuit)의 단면도.
도 3은 병렬 레귤레이터 및 열 감지를 포함하는 돌입 전류 리미터 및 셧 다운 회로의 상세도.
도 4는 돌입 전류 리미터 회로의 과전압 셧다운 회로의 개략도.
따라서, 전력 소비를 감소하여 높은 신뢰성을 달성하면서 제조 비용을 감소하기 위해 구성요소의 수를 감소하는 돌입 전류 리미터가 필요하다.
도면들에서, 동일 참조 번호를 갖는 요소들은 유사한 기능을 갖는다.
도 1은 전력이 전력 공급 전압 VSUPP = 48.0 볼트들에서 동작하는 분배된 전력 버스(11)와 그라운드 노드(12)간에 적용될 때, 전기 시스템으로 플러그 및/또는 언플러그하는 핫 스와핑가능 회로 카드(hot swappable circuit card; 10)의 간략화된 개략도이다. 파워 버스(11) 및 그라운드 노드(12)는 전자 시스템의 다른 성분들(도시 되지 않음)에 전력을 동시에 공급할 수 있다.
대용량 필터 캐퍼시터(13)는 안정적인 바이어싱을 제공하기 위해 전력 버스(11) 상에 잡음 스파이크들을 평활화한다. 회로 카드(10)의 기능을 수행하는 회로는, 돌입 전류 리미터 회로(20)를 통해 전력 버스(11)로부터 부하 전류 ILOAD를 끌어내는 부하(15)로서 도시된다. 일 실시예에서, 부하(15)는 캐퍼시티(13) 및 부하(15)를 통해 피크 값으로서 부하 전류 ILOAD = 10.0 암페어를 끌어내는 전압 레귤레이터를 포함한다. ILOAD의 통상적인 평균값은 약 4 암페어이다. 일 실시예에서, 캐퍼시터(13)는 약 1000 마이크로패럿의 값을 갖는다. 회로 카드가 핫 스와핑될 때, 전류 ILOAD가 캐퍼시터(13)로 흘러 상기 커패시터를 VSUPP의 값으로 회로 카드를 충전한다. 돌입 전류 리미터 회로(20)는 ILOAD의 피크 값을 약 10 암페어의 값으로 제한하는데, 그러한 제한이 없다면 약 100 암페어 이상까지 도달할 수 있다.
돌입 전류 리미터(20)는 미러된 전력 트랜지스터(50)을 제어하는 검출 회로(30)를 포함하며, 이를 통해 부하 전류 ILOAD가 캐퍼시터(13) 및 부하(15)에 루틴된다. 일 실시예에서, 돌입 전류 리미터(20)는 5개의 외부 리드들(41 내지 45)을 포함하는 집적 회로로서 반도체 기판상에 형성된다.
미러된 트랜지스터(50)는 전력 소스(51), 센싱 소스(52), 공통 드레인(53) 및 공통 게이트(54)를 갖는 수직 전력 MOSFET 트랜지스터로서 형성된다. 전력 소스(51) 및 감지 소스(52)는 ILOAD의 비례하는 성분들 ISW 및 ISENSE을 각각 도통시키도록 미러되거나 스케일된다. 일 실시예에서, 트랜지스터(50)는 약 1 볼트의 도전 임계치(conduction threshold)를 소싱(source)하기 위한 게이트를 갖는다. 일 실시예에서, 전력 소스(51) 및 감지 소스(52)의 효율적인 크기는 1000:1의 비율로 스케일링되어, ILOAD = 10.0 암페어일 때, 전류의 피크 값들은 대략 ISW = 9.990 암페어 및 ISENSE = 10.0 밀리암페어이다.
집적 감지 저항기(55)는 노드(56)에서 센싱 전류 ISENSE를 갖는 센싱 전압 VSENSE을 전개하기 위해 센싱 소스(52)와 직렬로 결합된다. 일 실시예에서, 저항기(55)는 약 10 ohms의 저항을 갖고, 따라서 ISENSE = 10.0 밀리암페어일 때, VSENSE는 약 100 밀리볼트의 값 및 대응하는 약 1 밀리와트의 전력 손실을 갖는다.
검출 회로(30)는 전류 센서(61), 전압 레귤레이터(62), 열 셧다운 회로(63), 저전압 로크아웃(UVLO) 회로(64), 과전압 셧다운(OVSD) 회로(65) 및 블랭킹 회로(blanking circuit; 66)를 포함한다.
전압 레귤레이터(62)는 검출 회로(30)를 바이어스하는 내부 공급 전압 VREG을 공급하기 위해 접지 리드(41)와 전력 공급 리드(44)간에 연결된 표준 션트 레귤레이터로서 구성된다.
전류 센서(61)는, 피드백 신호로서 VSENSE을 수신하고 게이트(54)에서 전형적인 드라이브 제어 신호 VDRIVE를 생성하는 에러 증폭기로 ILOAD를 간접적으로 감지한다. 실제로, 전류 센서(61)는 ISENSE로서 센싱 소스(52)를 통해 ILOAD의 스케일링된 부분을 루틴함으로써 동작하고 부하 전류 ILOAD의 크기를 예컨대, 10 암페어의 미리 결정된 최대 값으로 제한하기 위해 VDRIVE를 조정한다.
돌입 전류 리미터(20)의 동작은 다음처럼 진행된다. 회로 카드(10)의 핫 스와핑 삽입 동안, 캐퍼시터(13)는 실질적으로 방전되고, 출력 전압 VSW는 거의 VSUPP의 레벨에서 드레인(53) 상에서 생성된다. 캐퍼시터(13)는, 예컨대, 캐퍼시터(13)를 충전하기 위해 10 암페어의 최대 미리 결정된 값인 ILOAD를 응답적으로 제공하는 돌입 전류 리미터(20)에 저 임피던스 부하를 제공한다. 실제로, 포인트 VDRIVE가 VREG 레벨로 증가되고 미러된 트랜지스터(50)가 완전히 도통된 상태에 있게되는 VSUPP로 캐퍼시터(13)가 충전될 때까지, 트랜지스터(50)는 정전류 소스로서 동작한다. 전류 제한 특성들 때문에, 공급 전압 VSUPP의 초과 부하는 회피되고, 따라서 출력 전압 VSW는 보호 신호로서 참조된다.
돌입 전류를 트랜지스터(50)에 최대 특정 값으로 제한함으로써, 돌입 전류 리미터는 시스템 고장을 초래할 수 있는 전력 버스(11) 상의 과부하 조건을 방지한다. ILOAD는 직접 감지되기보다 낮은 값을 갖는 감지 전류 ISENSE으로 샘플링되기 때문에, 작은 양의 전력만이 감지 저항기(55)를 통해 소모되고, 그 결과 높은 효율을 제공한다. 더욱이, 외부 성분의 수는 감소하는데, 저항기(55)가 회로 카드(10)의 전체 비용을 감소시키는 돌입 전류 리미터(20)의 다른 성분들로서 동일 다이 상에 쉽게 집적되기 때문이다.
UVLO 회로(64)는 공급 전압 VSUPP의 크기를 감지하는 임계치 비교기를 포함하고 VSUPP가 미리 결정된 레벨을 초과할 때까지 트랜지스터(50)를 오프 상태로 둔다. 미리 결정된 로크아웃 레벨은 하나 이상의 외부 저항기들로 조정될 수 있는 분할된 전압 VUVLO를 제공하기 위해 리드(42)에 결합된 내부 전압 분할기로 설정된다. 게이트(54)에 결합된 출력은, 저전압 조건이 검출될 때, 대략적으로 접지 전위로 게이트(54)를 끌어내리는 개방 드레인 배열로 구성된다. 일단 저전압 상태가 감지되면, VSUPP가 제 2 미리 결정된 셧다운 레벨을 초과할 때까지 히스테리시스 회로는 트랜지스터(50)를 오프 상태로 유지하여, 빠른 사이클링 및/또는 발진들을 방지한다. 일 실시예에서, VSUPP가 48볼트에서 동작하고, 상기 미리 결정된 로크아웃 레벨은 약 32 볼트의 값으로 설정된다.
OVSD 회로(64)는 ULVO 회로(63)와 유사한 형식으로 동작하는데, VSUPP가 하나 이상의 저항기들로의 조정을 허용하기 위해 리드(43)에 분할된 전압 VOVSD를 제공하는 내부 전압 분할기로 설정된 제 1 미리 결정된 셧 다운 레벨을 초과한다면, 임계치 비교기는 VSUPP의 크기를 감지하고 검출 회로(30) 및 트랜지스터(50)를 디스에이블하는 것은 제외한다. 게이트(54)에 결합된 출력은, 과전압 조건이 검출될 때, 대략적으로 접지 전위로 게이트(54)를 끌어내리는 개방 드레인 배열로 구성된다. 일단 과전압 상태가 감지되면, VSUPP가 제 2 미리 결정된 셧다운 레벨 아래로 떨어질 때까지 히스테리시스 회로는 트랜지스터(50)를 오프 상태로 유지하여, 빠른 사이클링 및/또는 발진들을 방지한다. 일 실시예에서, VSUPP가 48볼트에서 동작하고, VOVSD의 제 1 미리 결정된 로크아웃 레벨은 약 95 볼트의 값으로 설정되고 제 2 미리 결정된 셧 다운 레벨은 약 90 볼트의 값으로 설정된다.
열 셧다운 회로(63)는 검출 회로(30) 및 미러된 트랜지스터(50)로서 동일한 반도체 기판상에 형성된 온도 센서를 포함한다. 바람직하게, 온도 센서 회로는 전력 소스(51)에 근접하여 배치되거나 트랜지스터(50)의 레이아웃 내에 삽입 되도록 즉, 돌입 전류 리미터(20)의 가장 뜨거운 부분의 기온을 감지하기 위해 대부분의 열이 발생되는 곳에 가깝게 위치된다. 개방 드레인 출력은, 상기 기온이 상위 임계 온도를 넘어설 때, 거의 그라운드 접지로 게이트(54)를 떨어뜨린다. 일단 과열 상태가 감지되면, 기온 히스테리시스 회로는, 기온이 하위 임계 온도 아래로 떨어질 때까지, 미러된 트랜지스터(50)가 턴 오프되도록 보장한다. 일 실시예에서, 상위 임계 온도는 약 180 ℃이고 하위 임계 온도는 약 170 ℃이다.
블랭킹 회로(66)는, 핫 스와핑 카드의 삽입 후 지연 기간 동안 오프 상태로 돌일 전류 리미터(20) 및 트랜지스터(50)을 유지하는 시 상수를 설정하도록 저항기-캐퍼시터를 포함한다. 이러한 시동 지연(startup delay)은, 회로 카드(10)가 돌입 전류 리미터(20)를 통해 전력을 수신하기 전에 내부 노드들을 안정화함으로써 시동 고장을 회피한다. 출력은 시동 지연 동안 접지 전위로 게이트(54)를 전환하는 개방 드레인 구성을 가진다. 일 실시예에서, 지연 기간은 약 2 밀리초이다.
도 2는 트랜지스터(50), 저항기(55) 및 검출 회로(30)를 포함하는 집적회로로서 반도체 기판(120)에 형성된 돌입 전류 리미터(20)의 간략화된 측면도이다.
트랜지스터(50)은 작은 다이 영역을 취득하기 위해 수직 장치로서 실시된다. 따라서, 소스들(51 내지 52)은 기판(120)의 상위 표면(67) 상의 p-형 웰 영역들(69) 내의 n-형 도핑된 영역들로서 형성된다. 공통 게이트(54)는 밑에 있는 전력 채널(51A)의 조건을 제어하고 접지 전위에서 동작하는 웰 영역들(69) 내의 상위 표면을 따라 채널(51B)을 감지하기 위해 게이트 산화 계층(71) 위에 형성되고 도 2의 투시도의 외부에 함께 결합된다. 소스들(51 및 52)은 도면에서 작은 크기를 갖는 것으로 도시되지만, 통상적으로 소스(52)는 소스(51)보다 훨씬 더 작은 효율적인 크기로 스케일된다. 드레인(53)은, 전류 ISW 및 ISENSE가 각각 채널들(51A 및 52A)을 통해 표면(67)로부터 도시된 제 2 표면(68)에서 기판(120)을 통해 도시된 제 2 표면(68)에서 드레인(68)으로 흐르도록 기판(120)의 제 2 표면(68) 상에 형성된다. 트랜지스터(50)의 수직 구조는 높은 성능과 낮은 제조 비용을 초래하는 낮은 온-저항 및 작은 다이 크기를 제공한다.
저항기(55)는 표면(67) 상에 형성된다. 일 실시예에서, 저항기(55)는 도시된 것처럼 유전체 계층(72) 위에 폴리실리콘 계층을 침전하고 패턴닝함으로써 형성된다.
또한, 검출 회로(30) 성분들은 표면상에 형성되고 저항기(55) 밑에 있을 수도 없을 수도 있다. 트랜지스터들은 웰 영역들(69)로부터 구별될 수 있는 하나 이상의 웰 영역들에서 형성된다. 열 셧다운 회로(63) 내의 온도 센서는 높은 수준의 정확도로 기판(120)의 온도를 감지하는 열에 관한 트랜지스터(50)에 매우 근접하여 형성된다.
도 3은 트랜지스터들(71 내지 75), 제너 다이오드(76), 다이오드 스트링(77) 및 저항기들(79 내지 86)을 포함한 열 셧다운 회로(63) 및 전압 레귤레이터(62)를 도시한 개략도이다.
전압 레귤레이터(62)는 제너 다이오드(76)에 걸친 대략적으로, 내부 레귤레이터된 전압 VREG = 12.0 볼트로 전개하는 션트 레귤레이터로서 동작한다. 제너 다이오드(76)는 전압의 정 온도 계수(positive temperature coefficient)를 가진다.
트랜지스터(71) 및 저항기들(79 내지 80)은 전압의 부(negative) 온도 계수를 갖는 노드(87)에서 전압 V87을 설정하는 션트 레귤레이터로서 동작한다. 일 실시예에서, 기판(120)의 온도가 25 ℃일 때, V87 = 2.7 볼트이다. 다이오드 스트링(77)에 걸친 전압은 온도에 따라 감소하여, 트랜지스터(72)의 게이트에서의 전압은 온도에 따라 증가한다.
트랜지스터들(72 내지 74)은, 온도가 상위 임계치 레벨에 도달할 때, 트랜지스터(50)를 턴 오프하도록 접지 전위로 게이트를 전환하는 3 상태 증폭기로서 동작하기 위해 저항기들(82 내지 84)과 결합한다. 하나의 실시예에서, 열 셧다운 온도는 약 180 ℃로 설정된다. 트랜지스터(75) 및 저항기들(85 내지 86)은 열 발진들을 방지하기 위해 약 10 ℃의 열 히스테리시스를 제공한다.
도 4는 과전압 셧다운 회로(64)를 더 자세하게 도시하는 개략도이다. 저항기들(93 내지 94)은 리드(43)에 분할된 전압 VOVSD를 제공하기 위해 공급 전압 VSUPP를 분할하는 전압 분할기로서 동작한다. 제너 다이오드(92) 레벨은 트랜지스터(90)의 게이트에 과전압 검출 신호 VOV를 제공하기 위해 VOVSD를 쉬프트한다. VSUPP가 미리결정된 전압을 초과할 때, VOV는 트랜지스터(50)를 턴 오프하고 돌입 전류 리미터(20)를 디스에이블하도록 게이트(54)를 접지 전위로 전환하기 위해 트랜지스터(90)를 턴 온하는 트랜지스터(90)의 전도 임계치를 초과한다. 일단 트랜지스터(50)가 턴 오프되면, 트랜지스터(91)는 VSUPP 잡음 때문에 게이트 상의 발진들 및 잘못된 트리거를 회피하는 전압 히스테리시스를 제공하기 위해 저항기(94)와 병렬인 저항기(96)을 전환한다. 일 실시예에서, 트랜지스터(50)는, VSUPP가 약 95 볼트의 미리결정된 레벨에 약 5 볼트의 히스테리시스를 갖고 도달할 때, 턴 오프된다. 리드(43)는, 사용자가 미리결정된 과전압 레벨을 조정하기 위해 외부 저항기를 부가하도록 외부 접속을 제공한다.
저전압 로크아웃 회로(64)는, VSUPP가 미리결정된 저전압 레벨보다 낮을 때, 게이트(54)가 접지 전위로 전환되도록 내부 로직이 구성되는 경우를 제외하곤 과전압 셧다운 회로(64)로서 유사한 형식으로 동작하고 유사한 구조를 갖는다. 일 실시예에서, 미리결정된 전압 레벨은 약 32 볼트로 설정된다.
요약하면, 본 발명은 높은 신뢰도 및 저렴한 비용을 갖는 돌입 전류 집적 회고를 제공한다. 검출 회로는 감지 전류에 응답하는 제어 신호를 생성한다. 전력 트랜지스터는 전류 신호에 응답하여 동작하고, 공급 전압의 부하 전류를 보호된 신호로서 출력 노드에 라우팅하는 드레인 및 공급 전압을 수신하는 소스를 갖는다. 감지 트랜지스터는 제어 신호에 응답하여 동작하고, 부하 전류의 일부를 감지 전류로서 출력 노드에 라우팅하는 입력 노드에 연결되고 제 1 소스에 스케일된 소스를 갖는다.
전력 트랜지스터 및 감지 트랜지스터는 각각의 소스들을 갖는 반도체 기판상에 형성되고 공통 제어 전극은 검출 회로를 따라 반도체 기판의 상위 표면상에 형성된다. 상기 드레인은 전력 및 감지 트랜지스터들의 공통 드레인으로서 형성되고, 부하 전류가 기판을 통해 수직적으로 즉, 상위 표면에서 하위 표면으로 흐르도록 반도체 기판의 하위 표면에 형성된다. 수직 배열은, 10 암페어 이상의 전류를 전환하는 능력을 제공하는 동안 작은 다이 영역 및 저렴한 제조 비용을 제공한다. 검출 회로는 과전압 및 저전압 검출 및 셧다운과 함께 온도 센서 및 셧다운 회로를 포함한다. 결과로서, 본 발명은 높은 수준의 신뢰성을 제공한다.

Claims (19)

  1. 돌입 전류 리미터 회로(inrush current limiter circuit)에 있어서,
    감지 전류(sense current)에 응답하여 제어 신호를 생성하는 검출 회로;
    상기 제어 신호에 응답하여 동작하는 제 1 트랜지스터로서, 공급 전압을 수신하기 위해 입력 노드에 결합된 제 1 소스 및 상기 공급 전압의 부하 전류를 보호 신호로서 출력 노드에 라우팅(routing)하는 드레인을 갖는, 상기 제 1 트랜지스터; 및
    상기 제어 신호에 응답하여 동작하는 제 2 트랜지스터로서, 상기 제 1 소스에 스케일되고, 상기 부하 전류의 일부를 상기 감지 전류로서 상기 출력 노드에 라우팅하기 위해 상기 입력 로드에 결합되는 제 2 소스를 갖는, 상기 제 2 트랜지스터를 포함하는, 돌입 전류 리미터 회로.
  2. 제 1 항에 있어서,
    상기 검출 회로를 형성하는 제 1 표면 및 상기 제 1 트랜지스터의 드레인을 형성하는 제 2 표면을 갖는 반도체 기판을 더 포함하는, 돌입 전류 리미터 회로.
  3. 제 2 항에 있어서,
    상기 제 1 트랜지스터의 드레인 및 상기 제 2 트랜지스터의 드레인은 상기 반도체 기판의 공통 영역에 형성되는, 돌입 전류 리미터 회로.
  4. 제 2 항에 있어서,
    상기 제 1 트랜지스터 및 제 2 트랜지스터는 상기 제어 신호를 수신하는 상기 검출 회로의 출력에 결합된 공통 게이트를 갖는, 돌입 전류 리미터 회로.
  5. 제 2 항에 있어서,
    상기 검출 회로는 상기 제 1 트랜지스터의 온도를 모니터하기 위해 상기 반도체 기판상에 형성된 열 센서를 포함하는, 돌입 전류 리미터 회로.
  6. 제 5 항에 있어서,
    상기 제 1 트랜지스터의 온도가 미리결정된 값에 도달할 때, 상기 열 센서는 상기 제어 신호로 상기 제 1 트랜지스터 및 제 2 트랜지스터를 턴 오프하는, 돌입 전류 리미터 회로.
  7. 제 2 항에 있어서,
    상기 검출 회로의 입력에 검출 신호를 전개(develop)하기 위해 상기 감지 전류를 라우팅하기 위해 상기 제 2 소스에 결합된 저항기를 더 포함하는, 돌입 전류 리미터 회로.
  8. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 상기 제 2 트랜지스터의 유효 크기보다 적어도 500 배의 유효 크기를 갖는, 돌입 전류 리미터 회로.
  9. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 적어도 10 암페어의 부하 전류를 공급하는, 돌입 전류 리미터 회로.
  10. 제 1 항에 있어서,
    상기 검출 신호는 상기 부하 전류를 미리결정된 값으로 제한하기 위해 상기 제어 신호의 크기를 조정하는, 돌입 전류 리미터 회로.
  11. 제 1 노드 및 제 2 노드를 결합하는 돌입 전류 리미터에 있어서,
    제 1 표면 및 제 2 표면을 갖는 반도체 기판;
    감지 신호에 응답하여 제어 신호를 제공하기 위해 상기 제 1 표면상에 형성된 검출 회로; 및
    상기 제어 신호를 수신하기 위한 제어 전극, 상기 제 1 표면에 형성되고 상기 제 1 노드에 결합된 제 1 소스 및 제 2 소스, 및 전류를 상기 제 2 노드에 라우팅하기 위해 상기 제 2 표면상에 형성된 드레인을 갖는 미러된 트랜지스터(mirrored transistor)를 포함하고,
    상기 감지 신호는 상기 제 2 소스를 통해 흐르는 전류의 일부분으로 전개되는, 돌입 전류 리미터.
  12. 제 11 항에 있어서,
    상기 제 2 소스와 상기 제 1 노드간에 결합된 저항기를 더 포함하는, 돌입 전류 리미터.
  13. 제 12 항에 있어서,
    상기 제 2 소스는 상기 검출 회로의 입력에 결합된, 돌입 전류 리미터.
  14. 제 13 항에 있어서,
    상기 제 2 소스를 통해 흐르는 전류의 일부는 상기 저항기를 양단에 상기 감지 신호를 전개하는, 돌입 전류 리미터.
  15. 제 11 항에 있어서,
    전력이 인가된 후, 일정 시간 기간 동안 상기 미러 트랜지스터를 디스에이블하는 블랭킹 회로(blanking circuit)를 더 포함하는, 돌입 전류 리미터.
  16. 돌입 전류를 제한하는 방법에 있어서,
    감지 신호에 응답하여 검출 회로로 제어 신호를 발생하는 단계;
    상기 제어 신호에 따라 제 1 트랜지스터를 통해 공급 전압의 부하 전류를 출력 노드에 라우팅하는 단계; 및
    상기 감지 신호를 생성하기 위해 상기 부하 전류를 미러 트랜지스터의 제 2 소스로 샘플링하는 단계로서, 상기 제 2 소스는 상기 제 1 소스로 스케일되는, 상기 샘플링 단계를 포함하는, 돌입 전류 제한 방법.
  17. 제 16 항에 있어서,
    상기 발생 단계는 반도체 기판의 제 1 표면상에 상기 제어 신호를 발생하는 단계를 포함하는, 돌입 전류 제한 방법.
  18. 제 17 항에 있어서,
    상기 라우팅하는 단계는 상기 부하 전류를 상기 제 1 표면으로부터 상기 반도체 기판의 제 2 표면으로 라우팅하는 단계를 포함하는, 돌입 전류 제한 방법.
  19. 제 16 항에 있어서,
    상기 전류를 최대 값으로 제한하기 위해 상기 제어 신호를 검출 회로로 조정하는 단계를 더 포함하는, 돌입 전류 제한 방법.
KR1020057008003A 2002-11-05 2003-09-29 집적 돌입 전류 제한기 회로 및 방법 KR100979085B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/287,831 US7099135B2 (en) 2002-11-05 2002-11-05 Integrated inrush current limiter circuit and method
US10/287,831 2002-11-05

Publications (2)

Publication Number Publication Date
KR20050084945A true KR20050084945A (ko) 2005-08-29
KR100979085B1 KR100979085B1 (ko) 2010-08-31

Family

ID=32175766

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057008003A KR100979085B1 (ko) 2002-11-05 2003-09-29 집적 돌입 전류 제한기 회로 및 방법

Country Status (7)

Country Link
US (1) US7099135B2 (ko)
JP (1) JP4188321B2 (ko)
KR (1) KR100979085B1 (ko)
CN (1) CN100470989C (ko)
AU (1) AU2003277056A1 (ko)
HK (1) HK1078993A1 (ko)
WO (1) WO2004045037A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863668B1 (ko) * 2007-04-17 2008-10-15 이우헌 서지 프로텍터

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050226016A1 (en) * 2004-04-09 2005-10-13 Visteon Global Technologies, Inc. Precharge circuit that adjusts current with temperature
WO2006083334A1 (en) 2005-01-31 2006-08-10 Georgia Tech Research Corporation Active current surge limiters
WO2007050275A2 (en) 2005-10-24 2007-05-03 Georgia Tech Research Corporation Reduction of inrush current due to voltage sags
DE102005014725B3 (de) * 2005-03-31 2006-08-17 Infineon Technologies Ag Schutzanordnung für Leistungshalbleiterbauelement gegen Überstrom und Übertemperatur
US7592793B2 (en) * 2006-06-30 2009-09-22 System General Corp. Voltage regulator providing power from AC power source
JP4247640B2 (ja) * 2006-09-19 2009-04-02 船井電機株式会社 プラズマテレビジョンおよび電源回路
US8547675B2 (en) * 2006-11-07 2013-10-01 Hamilton Sundstrand Corporation Solid state power controller with lightning protection
US8212392B2 (en) * 2007-02-12 2012-07-03 Broadcom Corporation Method and system for supplying power to multiple voltage islands using a single supply source (SSS)
JP5432121B2 (ja) * 2007-04-05 2014-03-05 ジョージア テック リサーチ コーポレーション 電圧サージ及び過電圧の保護
US7642677B2 (en) * 2007-08-02 2010-01-05 Motorola, Inc. Controlling inrush current from a power supply to a load
US8847438B2 (en) * 2008-07-14 2014-09-30 Texas Instruments Incorporated Minimum loss and wiring circuit and method for paralleling hot swap controllers
US7940505B1 (en) * 2009-12-01 2011-05-10 Texas Instruments Incorporated Low power load switch with protection circuitry
WO2012092606A2 (en) 2010-12-30 2012-07-05 Innovolt, Inc. Line cord a ride-through functionality for momentary disturbances
WO2012145383A2 (en) 2011-04-18 2012-10-26 Innovolt, Inc. Voltage sag corrector using a variable duty cycle boost converter
US8680893B2 (en) 2011-10-05 2014-03-25 Analog Devices, Inc. Circuits and techniques for load current control
US9112345B2 (en) * 2012-06-06 2015-08-18 Honeywell International Inc. In-rush current limiter and method for stowable and carry-on devices
WO2014153151A2 (en) * 2013-03-14 2014-09-25 Innovolt, Inc. Systems and methods for detecting and determiniing sources of power disturbances in connection with effective remediation
EP2779346B1 (en) * 2013-03-15 2020-05-27 Fairchild Semiconductor Corporation Methods and apparatus including a current limiter
US9696736B2 (en) 2013-03-15 2017-07-04 Fairchild Semiconductor Corporation Two-terminal current limiter and apparatus thereof
CN104104070A (zh) * 2013-04-07 2014-10-15 鸿富锦精密电子(天津)有限公司 浪涌电流调节电路
US9679890B2 (en) 2013-08-09 2017-06-13 Fairchild Semiconductor Corporation Junction-less insulated gate current limiter device
US9735147B2 (en) * 2014-09-15 2017-08-15 Fairchild Semiconductor Corporation Fast and stable ultra low drop-out (LDO) voltage clamp device
ITMI20150543A1 (it) * 2015-04-15 2016-10-15 Costr Elettromeccaniche P Torresan S R L Regolatore di tensione in derivazione di protezione di un carico elettrico da sovratensioni e transitori di tensione
JP6412092B2 (ja) 2016-12-19 2018-10-24 ファナック株式会社 突入電流防止回路、突入電流防止方法、及び突入電流防止用プログラム
US11013929B2 (en) 2017-02-28 2021-05-25 Medtronic, Inc. Power management for an implantable device
US10679938B2 (en) * 2018-07-31 2020-06-09 Texas Instruments Incorporated Power transistor coupled to multiple sense transistors
CN113162008B (zh) * 2020-01-07 2024-04-02 台达电子工业股份有限公司 突波电流抑制电路
KR102555498B1 (ko) * 2020-05-28 2023-07-12 삼성에스디아이 주식회사 돌입 전류 제한 장치 및 이를 포함하는 시스템
CN112068633B (zh) * 2020-09-02 2022-02-01 北京市科通电子继电器总厂有限公司 浪涌电流保护电路和固态继电器
CN116324666A (zh) * 2020-09-29 2023-06-23 瑞典爱立信有限公司 电流限制器及其操作方法、以及热插拔模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0666472B2 (ja) * 1987-06-22 1994-08-24 日産自動車株式会社 過電流保護機能を備えたｍｏｓｆｅｔ
JPH0369159A (ja) * 1989-08-08 1991-03-25 Nec Corp 半導体装置
JP3063167B2 (ja) * 1989-12-29 2000-07-12 日本電気株式会社 電流検出端子付ｍｏｓ ｆｅｔおよびその製造方法
JP2856853B2 (ja) * 1990-07-03 1999-02-10 株式会社東芝 半導体装置
SE469731B (sv) * 1991-04-02 1993-08-30 Asea Brown Boveri Digital anpassningsenhet
JP3377803B2 (ja) * 1991-07-08 2003-02-17 テキサス インスツルメンツ インコーポレイテツド 温度依存限流回路および限流方法
JPH06276673A (ja) * 1993-03-15 1994-09-30 Sumitomo Electric Ind Ltd 突入電流制限回路
JP3095102B2 (ja) * 1993-06-18 2000-10-03 エヌイーシーワイヤレスネットワークス株式会社 突入電流防止回路
US5488533A (en) * 1994-02-07 1996-01-30 International Business Machines Corporation Methods and apparatus for isolating a power network from a load during an overcurrent condition
JP3119124B2 (ja) * 1995-06-29 2000-12-18 株式会社村田製作所 通信回線保護用電子部品
JP3627385B2 (ja) * 1996-06-28 2005-03-09 株式会社デンソー 電流検出機能を有する負荷電流供給回路
JP3684866B2 (ja) * 1998-10-16 2005-08-17 株式会社日立製作所 導通，遮断制御装置
US6108182A (en) * 1998-10-30 2000-08-22 Intersil Corporation Overcurrent sensing circuit and self adjusting blanking
CN2511032Y (zh) * 2001-10-15 2002-09-11 海信集团有限公司 一种主要防止感应雷的家电防雷击装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863668B1 (ko) * 2007-04-17 2008-10-15 이우헌 서지 프로텍터

Also Published As

Publication number Publication date
CN100470989C (zh) 2009-03-18
WO2004045037A1 (en) 2004-05-27
US7099135B2 (en) 2006-08-29
JP4188321B2 (ja) 2008-11-26
CN1689207A (zh) 2005-10-26
AU2003277056A1 (en) 2004-06-03
JP2006506038A (ja) 2006-02-16
HK1078993A1 (en) 2006-03-24
US20040085698A1 (en) 2004-05-06
KR100979085B1 (ko) 2010-08-31

Similar Documents

Publication Publication Date Title
KR100979085B1 (ko) 집적 돌입 전류 제한기 회로 및 방법
KR100979086B1 (ko) 집적 돌입 전류 제한기 회로 및 방법
EP1671408B1 (en) Power switch structure and method
US6674657B2 (en) Overvoltage-protective device for power system, AC/DC converter and DC/DC converter constituting the power system
US5187653A (en) Current limiting device
US7456522B2 (en) Line powering of auxiliary equipment
JP2003009385A (ja) 能動制御される回路素子を含むコンポーネント
KR102614993B1 (ko) 충전 회로 및 전자 장치
WO2003052896A1 (en) A polarity protection implemented with a mosfet
CN1663091B (zh) 受保护的双电压微电路电源设备
US5991175A (en) Control circuit for an in-rush current control element, and a protection circuit and power supply employing the same
US8582267B2 (en) System and method to limit in-rush current
US7436643B2 (en) Protection circuit
SU335767A1 (ru) Устройство защиты стабилизатора напряжения
JPH0549161A (ja) 電源装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130729

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160629

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170811

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190801

Year of fee payment: 10