KR20050083654A - 적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스 - Google Patents

적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스 Download PDF

Info

Publication number
KR20050083654A
KR20050083654A KR1020057003103A KR20057003103A KR20050083654A KR 20050083654 A KR20050083654 A KR 20050083654A KR 1020057003103 A KR1020057003103 A KR 1020057003103A KR 20057003103 A KR20057003103 A KR 20057003103A KR 20050083654 A KR20050083654 A KR 20050083654A
Authority
KR
South Korea
Prior art keywords
image sensor
output
image
charge
differential amplifier
Prior art date
Application number
KR1020057003103A
Other languages
English (en)
Other versions
KR100681097B1 (ko
Inventor
이사오 타카야나기
쥰이치 나카무라
Original Assignee
마이크론 테크놀로지, 인크
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크 filed Critical 마이크론 테크놀로지, 인크
Publication of KR20050083654A publication Critical patent/KR20050083654A/ko
Application granted granted Critical
Publication of KR100681097B1 publication Critical patent/KR100681097B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/573—Control of the dynamic range involving a non-linear response the logarithmic type
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/62—Detection or reduction of noise due to excess charges produced by the exposure, e.g. smear, blooming, ghost image, crosstalk or leakage between pixels
    • H04N25/626—Reduction of noise due to residual charges remaining after image readout, e.g. to remove ghost images or afterimages
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/14—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices
    • H04N3/15—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by means of electrically scanned solid-state devices for picture signal generation
    • H04N3/155—Control of the image-sensor operation, e.g. image processing within the image-sensor
    • H04N3/1568—Control of the image-sensor operation, e.g. image processing within the image-sensor for disturbance correction or prevention within the image-sensor, e.g. biasing, blooming, smearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements

Abstract

전하 증폭 광변환 소자를 사용하는 이미지 센서에서, 제1 발명 특징은 상기 광변환 소자와, 상기 광변환 소자에 의해 생성된 전하가 축적되는 화소 내의 저장 소자 사이에 보호 회로를 연결함으로써 화소 회로를 상기 광변환 소자의 과전압으로 인한 브레이크다운(breakdown)으로부터 보호한다. 상기 광변환 소자의 반응도는 상기 이미지 센서에 검출된 광의 세기에 반비례하는데, 이는 상기 광변환 소자에 의해 출력된 신호 전압을, 상기 검출된 광의 세기가 증가함에 따라 감소시킨다. 제2 발명 특징은 상기 광변환 소자의 양단에 일정한 전위를 유지하기 위해, 상기 광변환 소자의 출력단의 전압 레벨을 고정하는 출력 제어 회로를 상기 화소 회로에 포함시킴으로써 상기 반비례 관계를 제거한다.

Description

적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스{A CMOS APS WITH STACKED AVALANCHE MULTIPLICATION LAYER AND LOW VOLTAGE READOUT ELECTRONICS}
본 발명은 화소 회로에 의해 포획된 광의 세기를 증폭하기 위해 적층형 아발란치 증폭층(stacked avalanche multiplication layer)을 사용하는 이미지 센서에 관한 것이다.
디지털 카메라와 같은 디지털 이미지 장치의 인기가 높아지는 가운데, 그와 같은 장치들은 점차 더 높은 해상도와 점차 소형의(compact) 디자인이 요구되고 있다. 상기 소형 디자인의 하우징(housing) 에서는 내부 공간의 제약 때문에, 상기 이미지 센서를 포함하는, 상기 장치 내의 전자 회로의 크기를 축소하는 것이 필요하다. 하지만, 상기 이미지 센서의 크기를 축소시키는 경우에는, 해상도와, 상기 이미지 센서로부터 출력되는 신호 레벨 간에 트레이드 오프(tradeoff)를 하여야만 한다. 상기 이미지 센서의 크기를 축소할 때 상기 해상도가 동일하게 유지되려면, 각 화소의 크기는 비례하여 축소되어야만 한다. 더 작은 화소는 이미지 노출 동안에 각 화소에 의해 수집될 수 있는 전하의 양을 감소시키는데, 이는 곧 이미지 센서의 감도를 저하시킨다. 집적(노출) 시간을 증가시킴으로써 상기 저하된 감도 효과를 보충(offset)할 수 있더라도, 이는, 노출 동안에 이미지 피사체(subject) 또는 상기 장치에 의한 어떠한 흔들림이 있다면, 집적 시간의 증가 또한 흐릿한 이미지를 얻을 가능성을 높이기 때문에 바람직하지 못한 해결 방안이다. 반면에, 집적 시간을 증가시킬 필요 없이 동일한 감도를 유지하기 위해, 상기 화소는 더 확대되어야만 하는데, 이는 해상도를 제한한다.
더 작은 사이즈와 높은 이미지 품질 모두를 달성하기 위한 한가지 해결 방안이 1999 IEEE Workshop on Charge-Coupled Devices and Advanced Image Sensors의 프로그램, pp.211-214에 "CMOS Image Sensor Overlaid with HARP Photoconversion Layer"라는 제목으로 발표된 T. Watabe 등의 논문에 개시되어 있다. 도 1a 및 도 1b에 도시된 이미지 센서에서, 화소 회로(902)는 각 화소에 의해 만들어지는 광(light) 신호를 증폭하기 위한, 고 이득 아발란치 러싱 비정질 광도전체(high-gain avalanche rushing amorphous photoconductor: HARP) 광변환층(904)과 같은 적층형 전하 증폭 광변환층으로 덮여진다.
광자(photon)(906)가 상기 HARP층(904)의 상부면을 때릴 때, 정공(hole) 형태의 전하(910)가 생성되어 상기 HARP층(904)을 거쳐 하부면(912)으로 이동되면서 원래 레벨의 수 배로 증폭된다. 상기 화소 회로(902)가 상기 HARP층(904)의 하부면(912)에 전기적으로 연결되어 있어 상기 증폭된 광 신호(910)는 상기 HARP층(904)의 하부면(912)에 도달하자마자 상기 화소 회로(902)에 전하로서 전달된다. 상기 전하는, 로우 선택(row select) 스위치(916)의 게이트를 활성화시킴으로써 화소 데이터가 독출될 때까지 상기 화소의 저장 노드(914)에 축적된다. 상기 검출된 광(906)의 세기에 비례하는, 상기 노드(914)에 축적된 전하의 양이 독출된다. 이러한 방식으로, 도 1a 및 도 1b의 이미지 센서는, 각 화소로 하여금, 아발란치 증폭 능력을 갖지 못한 상당히 더 큰 화소가 획득할 수 있는 이미지 데이터와 동일한 세기 및 감도를 가진 이미지 데이터를 포획할 수 있게 해준다. 따라서, HARP층의 사용은 상기 이미지 센서 어레이의 크기를 증가시킬 필요 없이 이미지 품질이 개선될 수 있게 한다.
상기 HARP층에서 아발란치 증폭을 얻기 위해, 약 106 V/cm의 전기장이 필요한데, 이는 50-100V 사이의 동작 전압을 상기 HARP층에 인가함으로써 달성된다. 전형적인 HARP 이미지 센서에서, 상기 HARP층 아래에 연결되는 화소 회로에 약 8V 보다 낮은 전압이 사용되며, 상기 화소 회로는 일반적으로 약 20V의 브레이크다운(breakdown) 전압을 갖는다. 상기 이미지 센서의 입사광의 세기가 상기 전하 증폭 광변환층의 검출 범위의 상한에 있을 때, 상기 HARP층 아래의 저장 다이오드에 축적되는 전압 레벨은 상기 HARP층에 인가되는 동작 전압의 레벨에 접근한다. 그러므로, 상기 이미지 센서가 강력한(strong) 광에 노출될 때, 50-100V의 전압이 상기 저장 다이오드에 인가될 수 있고, 이는 결과적으로 상기 화소 회로의 독출 소자의 브레이크다운을 야기시킨다.
이러한 문제점을 처리하기 위해, 더 높은 브레이크다운 허용치(tolerance)를 갖는 화소 회로를 만들려고 시도하여 왔다. 이러한 높은 허용치를 갖는 화소 회로의 일 예가, 상기한 T. Watabe 등의 논문에 개시되어 있고, 상기 화소 회로는 이중 드레인 구조를 구비한 모스(MOS) 트랜지스터로서 구성된다. 상기 구조는 도 2에 도시되어 있고, 여기서, p형 도핑된 실리콘층(922)에 형성된 n형 도핑된 드레인은 통상적인 고 농도형 n+ 영역(926)을 둘러싸는 저 농도형 n- 영역(924)을 포함한다. 내성 전압(endurance voltage)의 상승을 60V 바로 밑까지 달성하기 위해 이중 드레인 MOS 트랜지스터 구조가 도시되어 있다. 하지만, 상기 이중 드레인 MOS 트랜지스터를 형성하기 위해서는 특수 MOS 제조 공정이 필요하고, 상기 MOS 트랜지스터의 크기는 고 해상도 이미지 센서를 위한 작은 화소 크기를 얻는 것을 곤란하게 만든다.
상기 저장 노드의 전압 레벨이 높아질 때 전형적인 HARP 이미지 센서에서 직면하는 또 다른 문제점은, 상기 광변환층 양단에 인가된 유효 전압이 감소하는 것인데, 이는 상기 광변환층의 전하 증폭 기능에 영향을 미친다. 예를 들면, 도 1a 및 도 1b에 도시된 구조에서는, 검출된 광을 나타내는 전하가 상기 HARP층(904)으로부터 흘러 상기 저장 다이오드의 노드(914)에 축적됨에 따라, 상기 노드(914)의 전압이 증가하여 상기 HARP층(904)과 저장 노드(914)에 인가된 동작 전압(Vtarget)간의 전위차를 감소시킨다. 그 결과로서, 상기 이미지 장치에 의해 기록된 신호 레벨이 상기 화소 출력에 정확하게 나타나지 않는 화소 신호 포화와 비선형 반응이 나타난다.
이러한 문제점을 처리하기 위해, 상기 전하 증폭 광변환층 양단의 유효 동작전압의 손실을 보충하거나, 또는 밝은 광 상태에서의 증폭 감소에 대처함으로써, 밝은 광 상태에서도 낮은 광 상태와 동일한 양만큼 광 신호의 세기를 증폭하는 방법을 찾아내는 것이 필요하다.
도 1a는 종래의 전하 증폭 광변환층을 가진 이미지 센서의 화소를 나타낸 단면도.
도 1b는 도 1a에 도시된 화소 구조를 나타낸 회로도.
도 2는 종래의 이중 드레인 MOS 트랜지스터를 나타낸 단면도.
도 3은 본 발명에서 사용할 수 있는 대체 광변환 소자의 예시도.
도 4는 본 발명에 따른 바람직한 제1 실시예의 회로도.
도 5는 본 발명에 따른 바람직한 제2 실시예의 회로도.
도 6은 본 발명에 따른 바람직한 제3 실시예의 회로도.
도 7은 본 발명에 따른 바람직한 제4 실시예의 회로도.
도 8은 본 발명에 따른 제5 실시예의 회로도.
도 9는 본 발명에 따른 제6 실시예의 회로도.
도 10은 본 발명에 따른 제7 실시예의 회로도.
도 11은 도 10에 도시된 실시예에 의해 얻어진 변환 특성을 나타낸 그래프.
도 12는 본 발명에 따른 제8 실시예의 회로도.
도 13은 본 발명의 제9 실시예에 따른 회로도.
도 14는 본 발명을 포함하는 이미지 장치의 예시도.
도 15는 본 발명의 이미지 장치와 통신하는 프로세싱 시스템의 예시도.
본 발명의 제1 특징은, HARP층에 연결된 화소 회로에 보호 회로를 포함시킴으로써 밝은 광 조건에서 HARP층에 의해 생성될 수 있는, 고전압에 관련된 문제점을 해소한다. 상기 보호 회로는, 강력한 광에 이미지 센서가 노출됨에 따라 상기 화소 회로의 전압이 전하 증폭 광변환층에 인가된 동작 전압에 도달할 때 상기 화소 회로가 브레이크다운되는 것을 방지한다. 특히, 본 발명의 보호 회로는, 소정의 쓰레스홀드(threshold) 전압 레벨을 초과하여 상기 전하 증폭 광변환층으로부터 상기 화소 회로에 입력되는 추가 전압이 저장 노드와 그 후단의 다른 저전압 소자에 도달하기 전에 방출되는 여러 개의 구성들 중 어떠한 것으로든지 설계될 수 있다.
본 발명의 제2 특징은 전하 증폭 광변환층에 연결된 화소 회로에 출력 제어 회로를 포함시킴으로써 상기 전하 증폭 광변환층으로부터 출력된 이미지 신호의 화소 포화 및 비선형 증폭의 문제점을 처리한다. 바람직하게는, 상기 출력 제어 회로는 적어도 연산 증폭기를 포함하는 CTIA(charge trans-impedance amplifier) 회로로서 구성된다. 여기서, 상기 CTIA는 상기 저장 노드의 전압 레벨을 고정함으로써 상기 전하 증폭 광변환층 양단의 일정한 유효 동작 전위를 유지하는 역할을 한다.
본 발명에 따른 출력 제어 회로의 바람직한 일 실시예에서, 상기 광변환 소자의 전체 동작 범위에 걸쳐 선형 출력을 제공하기 위해 상기 광변환 소자 양단의 유효 전압이 일정한 레벨로 유지된다. 본 발명에 따른 출력 제어 회로의 다른 바람직한 실시예는 또한 상기 광변환 소자 양단의 전압을 고정하고, 더욱이 상기 광변환 소자로부터 얻어진 이미지 신호를 대수적으로 압축한다. 상기 출력 제어 회로의 바람직한 제3 실시예는 상기 광변환 소자의 전류가 소정의 쓰레스홀드 값에 도달할 때까지 낮은 광 조건에서 선형 출력 신호를 제공하고, 상기 출력 제어 회로는 그 다음에 밝은 광 조건에서 상기 출력을 대수적 신호로 전환시킨다. 선택적으로, 상기 마지막 실시예의 출력 제어 회로는, 상기 선형 출력 특성과 대수적 출력 특성 사이의 쓰레스홀드 값이 조절될 수 있도록 구성될 수 있다.
본 발명의 상기 특징 및 이점과 기타 특징 및 이점은 첨부된 도면을 참조하여 제공되는 이하의 상세한 설명으로부터 더욱 명확해질 것이다.
본 발명의 제1 특징은 HARP층에 연결된 화소 회로를, 밝은 광 조건에서 HARP층으로부터 화소 회로에 전송되는 고전압에 의해 야기되는 브레이크다운으로부터 보호한다. 상기 화소 회로는 자신의 내부에, 소정의 쓰레스홀드 전압을 초과하는 과전압이 상기 보호 회로 후단의 화소 회로의 소자들에 도달하는 것을 방지하는 보호 회로를 포함시킴으로써 브레이크다운으로부터 보호된다. 이하, 본 발명의 상기 특징에 따른 화소 구조를, 상기한 성능을 제공하는 보호 회로의 바람직한 4개 실시예를 나타내는 도 4 내지 도 7을 참조하여 설명한다.
본 발명의 바람직한 제1 실시예는 도 4에 도시되어 있고, 자신의 상판에서 전압(Vtarget)에 연결되며 자신의 하판에서 저장 소자(510)의 저장 노드(104)에 연결되는 전하(정공) 증폭 광변환층(102)을 포함하는 점에서, 도 1b에 도시된 화소 구조와 유사하다. 본 실시예에서, 상기 저장 소자(510)는 저장 다이오드(106)로서 제공된다. 상기 전하 증폭 광변환층은, 바람직하게는, 고 이득 아발란치 러싱 비정질 광도전체(high-gain avalanche rushing amorphous photoconductor: HARP) 광변환층이다. 하지만, 광 신호를 검출하여 광변환을 실시하고, 뒤이어 또는 동시에 그 결과로서의 전하를 증폭시키는 다른 구조형태도 사용될 수 있다. 저장 노드(104)는, 이미지 센서 집적 시간 동안에 수집되는 이미지 데이터에 해당하는 전하를 축적하기 위한, 저장 다이오드(106)의 캐소드이다. 저장 노드(106)에 축적된 전하를 독출하기 위한 출력회로(500)는, 노드(104)의 후단에 연결되어 위치한다. 도 4에 도시된 바와 같이, 출력회로(500)는 간단하게는, 로우 선택(row select) 트랜지스터(108)로서 구성될 수 있다.
저장 다이오드(106)의 애노드는, 노드(104)의 전압이 접지 연결보다 더 높은 레벨일 때, 다이오드(106)의 전류 흐름을 차단하도록 접지에 연결된다. 이러한 현상은, 상기 전하 증폭 광변환층(102)으로부터 이미지 신호가 수신될 때 항상 발생하는데, 이는 상기 신호 전하가 정공(hole)이기 때문이다. 그러므로, 저장 다이오드(106)에 대해, 로우 선택 트랜지스터(108)가 오픈(open)되어 있는 한, 광 검출의 결과로서, 전하 증폭 광변환층(102)으로부터 흐르는 전하가 노드(104)에 축적될 것이다.
출력 회로(500)의 로우 선택 트랜지스터(108)는 컬럼(column) 독출 라인(110)에 연결되어, 상기 로우 선택 트랜지스터(108)의 게이트가 클로즈(close)되어 있을 때 저장 노드(104)의 전하가 컬럼 독출 라인(110)으로 전송된다. 해당 화소를 포함한 컬럼라인이 활성화될 때, 상기 화소의 이미지 데이터는 상기 화소 회로(100)로부터 이미지 프로세서로 전송된다. 상기 이미지 프로세서에서, 전하는 이미지 센서 어레이의 다른 화소들로부터 독출된 데이터와 함께 이미지 데이터로 해석됨으로써 출력 이미지를 구성한다.
노드(104)에서 축적되는 전하가 저장 다이오드(106) 또는 로우 선택 트랜지스터(108)의 브레이크다운 지점에 도달하는 것을 방지하기 위해, 보호 회로(520)는 보호 다이오드(112)를 포함하고, 상기 보호 다이오드(112)의 애노드가 저장 다이오드(106)의 노드(104)에 연결된다. 보호 다이오드(112)의 캐소드는 전압(Vdd)에 연결되므로, 저장 노드(104)의 전압 레벨이 Vdd의 레벨에 도달할 때, 상기 전하 증폭 광변환층(102)으로부터 도달하는 어떠한 추가 전압이든지 노드(104)로부터 전압원(Vdd)을 향해 방출된다. 이러한 방식으로, 보호 다이오드(112)는 노드(104)의 전압을 Vdd로 제한하는 역할을 한다.
일단, 전압이 노드(104)로부터 보호 다이오드(112)를 거쳐 방출되면, 전하 증폭 광변환층(102)의 성능 범위의 상한에서 검출되는 광 세기를 나타내는 이미지 데이터는 소실되어질 것이다. 그러므로, 전압원(Vdd)의 전압 레벨은, 상기 층(102)의 검출 범위의 상한에서 얻어진 이미지 데이터를 소실할 가능성을 최소화시키는 것과, 저장 다이오드(106)와 로우 선택 트랜지스터(108)의 브레이크다운 위험을 방지하기 위해 노드(104)의 전압을 적정 레벨로 제한시키는 것 사이에서 균형을 맞추도록 설정되어져야만 한다.
본 발명의 바람직한 제2 실시예는 도 5에 도시되어 있고, 저장 소자(510)가 저장 다이오드 대신에 저장 커패시터로서 구현된 것을 제외하면 제1 실시예의 화소 회로와 동일하다. 바람직하게는, 저장 커패시터(202)는 단위 면적당 큰 커패시턴스 값을 갖고, 더욱 바람직하게는 2-5fF/μ2c 범위의 커패시턴스 값을 갖는다. 이러한 커패시터는 저장 다이오드의 사용에 비하여, 더 높은 커패시턴스 값을 제공하는 반면에 전하 저장 영역에 필요한 공간을 축소시킨다.
본 실시예에서, 상기 전하 증폭 광변환층(204)의 전하는, 상기 커패시터(206)의 전압이 Vdd에 도달할 때까지 상기 커패시터(202)에 저장된다. 상기 전하 증폭 광변환층(204)으로부터 노드(206)에 흐르는 추가 전압은, 그 후 곧바로 보호 회로(520)의 보호 다이오드(208)를 거쳐 흐르게 되어 상기 커패시터(202)에 저장된 전하가 약 Vdd의 전압을 유지할 수 있도록 한다.
본 발명의 바람직한 제3 실시예는 도 6에 도시되어 있고, 상기 보호 회로(520)의 보호 다이오드가 n-MOS 트랜지스터(302)로 대체된 것을 제외하면 제1 실시예의 화소 회로와 동일하다. 상기 트랜지스터(302)의 드레인과 게이트 모두가 저장 소자(510)의 저장 다이오드(308)에 연결되고, 상기 트랜지스터(302)의 소스가 Vdd의 전압 전위에 연결된다.
앞서 설명한 바와 같이, 상기 이미지 신호로부터의 전하는, 상기 저장 노드(304)의 전압이 Vdd에 도달하여 초과할 때까지 상기 저장 노드(304)에 축적된다. 일단 이러한 현상이 생기면, 상기 트랜지스터 드레인의 더 높은 전압은 과전압을 상기 트랜지스터를 거쳐 흐르게 하고, 그 결과 상기 저장 노드(304)의 전압은 약 Vdd로 유지된다.
본 실시예의 변형에서, 저장 소자(510)의 저장 다이오드(308)는, 도 5의 실시예를 참조하여 상술한 바와 같이, 고 성능(capacity) 커패시터로 대체될 수 있다.
도 7은 본 발명의 바람직한 제4 실시예를 도시하고 있고, 이는 보호 회로(520)가 상기 전하 증폭 광변환층(404)의 하판(406)과 저장 소자(510)의 저장 다이오드(408) 사이에 배치된 저항(402)을 더 포함하는 것을 제외하면, 도 4의 실시예와 동일하다. 바람직하게는, 상기 저항은, 상기 전하 증폭 광변환층(404)과 노드(410)의 저장 다이오드(408)로부터 상기 화소 회로(400)를 거쳐 흐르는 전압을 감소시키는 고 저항 값을 갖는다.
여기서, 보호 다이오드(412)로서 구현된 보호 회로(510)의 존재는, 상기 화소 회로(400)에 추가적인 보호를 제공하고, 그 결과 상기 전하 증폭 광변환층(404)으로부터 흐르는 신호 전압이 Vdd보다 상당히 클 경우, 즉 저항(402)을 거쳐 흐를 때 노드(410)의 전압이 여전히 너무 높을 경우, 과전압은 상기 저장 다이오드(408) 및 로우 선택 트랜지스터(414)로부터 상기 보호 다이오드(412)를 거쳐 직접 빠져 나갈 것이다.
도 7 실시예의 제1 변형은, 저장 소자(510)의 저장 다이오드(408)를 도 4의 실시예에서 상술한 커패시터로 대체함으로써 제공될 수 있다. 마찬가지로, 본 발명은, 상기 보호 다이오드(412)가 도 5의 실시예에서 상술한 바와 같이, 상기 보호 다이오드(412)를 n-MOS 트랜지스터로 대체함으로써, 본 실시예의 제2 변형을 또한 포함할 수 있다. 도 7 실시예의 제3 변형에서, 저장 소자(510)의 저장 다이오드(408)와 보호 다이오드(412) 모두가 도 5의 커패시터와 도 6의 n-MOS 트랜지스터로 각각 대체된다.
전하 증폭 광변환층을 사용한 이미지 센서에서, 저장 노드의 전압 레벨이 상승함에 따라 상기 광변환층에 인가되는 유효 전압은 감소하는데, 이는 상기 광변환층의 전하 증폭 기능에 영향을 미친다. 예컨대, 상기 전하 증폭 광변환층에 인가된 전압(Vtarget)이 감소되면, 상기 광변환층에 의해 구현된 증폭도가 또한 감소된다. 그러므로, 상기 로우 선택 스위치가 활성화되자마자 신호 레벨을 독출한 때, 상기 이미지 소자에 의해 기록된 신호 레벨은 실제로 검출된 신호 레벨보다 낮아질 것이다.
본 발명의 제2 특징은 상기 광변환층 양단의 유효 전압이 상기 화소에서의 광 집적 동안에 감소하는 것을 방지하는 출력 제어 회로를 각각의 화소 회로에 포함시킴으로써 상기 문제를 처리한다. 더욱 상세하게는, 본 발명의 상기 특징에 따른 출력 제어 회로는, 상기 전하 증폭 광변환층 양단의 일정한 유효 동작 전압을 유지하기 위해, 상기 저장 노드의 전압 레벨을 고정하는 역할을 한다. 이하, 본 발명에 개시된 화소 구조를, 본 발명의 상기 특징에 따른 출력 회로의 바람직한 5개 실시예를 나타내는 도 8 내지 도 13을 참조하여 설명한다.
도 8에 도시된 본 발명의 제5 실시예에 따르면, 화소 구조는 자신의 상판에서 전압(Vtarget)에 연결된 전하 증폭 광변환층(502)을 포함한다. 상기 전하 증폭 광변환층(502)의 하판은, 신호 발생 회로(600)와 로우 선택 트랜지스터(130)를 포함하는 출력회로(500)에 연결된다. 상기 신호 발생 회로(600)는 상기 전하 증폭 광변환층(502)으로부터 입력된 전하의 특성을 제어한다. 상기 로우 선택 트랜지스터(130)는, 신호 발생 회로(600)의 출력단에 연결되어, 상기 전하 증폭 광변환층(502)으로부터 얻어진 이미지 신호를 나타내는 축적된 전하를 독출한다. 바람직하게는, 상기 로우 선택 스위치(130)는 MOS 트랜지스터로서 형성되며, 도 14에 도시된 콘트롤러(824)와 같은, 콘트롤러에 의해 전달된 게이트 신호에 의해 동작된다.
상기 로우 선택 스위치(130)는 컬럼 독출 라인(110)에 연결되고, 그 결과 상기 스위치(130)가 클로즈될 때(예를 들어, 상기 로우 선택 스위치가 트랜지스터인 경우, 콘트롤러로부터 게이트 신호를 수신할 때), 상기 신호 발생 회로(600)의 출력 전압은, 컬럼 독출 라인(110)에 전송되고, 상기 열 독출 라인(110)으로부터 다시 샘플 및 홀드 회로에 전송된다 (예를 들어, 도 14의 소자(814)를 참조). 상기 화소의 이미지 데이터는 상기 샘플 및 홀더 회로로부터 디지타이저(digitizer)에 전송되고 그 다음에 이미지 프로세서에 전송된다. 상기 이미지 프로세서에서 상기 전하(charge)는, 이미지 센서 어레이의 다른 화소들로부터 독출된 데이터와 함께 이미지 데이터로 변환(translate)됨으로써 출력 이미지를 구성한다.
도 8에 도시된 바와 같이, 본 실시예에 따른 신호 발생 회로(600)는, 자신의 양(+) 입력단(114)의 일정한 전압 장치(VREF)에 연결된 차동 증폭기(128)를 포함하는 CTIA(charge trans-impedance amplifier) 회로이다. VREF는 충분한 출력 전압 스윙(swing)을 얻기 위해 상기 차동 증폭기의 동작 전압보다 약간 낮은 값으로 설정된다. 피드백 루프(120)는 상기 차동 증폭기(128)의 출력 노드(116)와 음(-) 입력 노드(122) 사이에 형성되고, 커패시터(118)는 상기 피드백 루프(120)에 연결된다. 각 집적 시간보다 앞서는 초기화 기간에서 상기 커패시터(118)를 단락(short out)시키기 위한 리셋 스위치(126)는, 상기 차동 증폭기(128)의 음 입력 노드(122)와 출력 노드(116) 사이에 형성된 제2 루프(124)에 연결되며, 상기 피드백 루프(120)에 평행한다. 상기 로우 선택 스위치(130)는 상기 피드백 루프(120)와 제2 루프(124) 후단의 차동 증폭기(128)의 출력 노드(116)에 또한 연결된다.
상기 차동 증폭기(128)는 상기 음 입력 노드(122)의 전압이 VREF로 고정되도록 하는데, 이는 이어 상기 전하 증폭 광변환층(502) 양단의 유효 동작 전위(Vtarget)를 일정한 레벨, 즉 Vtarget－VREF로 유지한다. 상기 광변환층(502) 내에서 이미지 신호가 증폭되는 증폭율(multiplication factor)은 상기 광변환층에 인가된 바이어스의 함수이기 때문에, 상기 차동 증폭기(128)의 음 입력 노드(122)와 동일한 전위인, 상기 광변환층(502)의 출력단의 전위를 고정시키는 것은, 상기 전하 증폭 광변환층(502)에 의해 검출되는 이미지 신호의 일정한 증폭율을 만들어낸다.
상기 화소 회로의 집적시간 동안에, 상기 광변환층(502)의 전류는 상기 커패시터(118)에 집적된다. 상기 로우 선택 스위치(130)가 클로즈될 때, 상기 차동 증폭기(128)의 출력 전압은 상기 컬럼 독출 라인(110)으로 전송된다. 이러한 방식으로 구성된 경우, 상기 차동 증폭기(128)의 출력 전압은 상기 광변환층(502)의 검출된 입사광의 세기를 나타내고, 다음의 수학식 1에 의해 주어진다.
여기서, IHARP와 tINT는 상기 전하 증폭 광변환층(502)의 전류와 집적시간을 각각 나타내고, Cfb는 상기 커패시터(118)의 커패시턴스를 나타낸다.
도 8에 도시된 바와 같은 CITA를 이용하면, 상기 신호 발생 회로(600)는 전하 증폭 광변환층(502)의 전체 동작 범위를 따라 선형 출력을 제공한다.
도 9는 본 발명의 제2 실시예에 따른 화소 회로를 도시하고 있다. 제6 실시예의 화소 회로는 도 8의 신호 발생 회로(600)가 도 9에 도시된 실시예의 신호 발생 회로(610)에 의해 대체된 것을 제외하면, 도 8을 참조하여 상술한 화소 회로와 대체적으로 동일하다. 도 8에 도시된 것과 동일한 본 실시예의 소자들은 도 9에서 동일한 참조 부호가 부여되고, 상기 소자들의 설명은 이하의 설명에서 생략되어질 것이다.
신호 발생 회로(600)와 마찬가지로, 신호 발생 회로(610)는 전하 증폭 광변환층(502) 양단의 일정한 유효 입력 노드 전압이 Vtarget－VREF되도록 유지하기 위해, 상기 전하 증폭 광변환층(502)의 출력단과 상기 차동 증폭기(128)의 음 입력 노드(122)의 전위를 또한 고정한다. 피드백 루프에 연결된 커패시터 대신에, 신호 발생 회로(610)의 CTIA 회로는, 상기 차동 증폭기(128)의 출력 노드(116)와 음 입력 노드(122) 사이의 피드백 루프(220)에 연결된 피드백 다이오드(218)를 포함한다. 상기 피드백 다이오드(218)의 애노드는 상기 차동 증폭기(128)의 음 입력 노드(122)에 연결되는 한편, 상기 피드백 다이오드(218)의 캐소드는 상기 차동 증폭기의 출력 노드(116)에 연결된다. 상기 피드백 다이오드(218) 양단을 거쳐 흐르는 전류는 다음의 수학식 2에 따라 결정된다.
여기서, I0은 상기 피드백 다이오드(218)의 포화 전류이고, q는 전자의 전하(=1.6ㆍ10-19 쿨롬(C)), k는 볼츠만(Boltzmann) 상수(=1.38ㆍ10-23 J/°K), T는 °K로 측정된 다이오드의 온도를 나타내고, Vout는 상기 차동 증폭기(128)의 출력 전압이고, IHARP는 상기 전하 증폭 광변환층(502)의 전류를 나타낸다
상기 수학식 2를 사용하면, 상기 차동 증폭기(128)의 출력 전압은 다음의 수학식 3으로 표시된 바와 같이 결정될 수 있다.
수학식 3에서 알 수 있는 바와 같이, 상기 신호 발생 회로(610)의 피드백 루프에 피드백 다이오드(218)의 존재는, 상기 전하 증폭 광변환층(502)으로부터 상기 차동 증폭기(128)를 거쳐 흐르는 전류(IHARP)를 대수적으로 압축하도록 동작시킨다. 상기 검출된 광 레벨이 증가함에 따라 상기 광변환층 양단의 유효 전압을 저하시키기 때문에, 도 1a 및 도 1b에 도시된 화소 회로에서 얻어진 이미지 신호가 압축되더라도, 상기 신호 발생 회로(610)의 CTIA 회로로 상기 이미지 신호를 대수적으로 압축하는 것은 상기 화소 독출 신호가, 상기 광변환층에서 실제로 검출된 광의 세기와 훨씬 더 예측적으로 상관관계를 나타낼 수 있게 한다.
본 발명의 제7 실시예는 도 10에 도시되어 있고, 상술한 제5, 제6 실시예의 출력 제어 회로(10),(20) 대신에 신호 발생 회로(620)를 포함한다. 도 10에 도시된 소자들은, 도 8과 도 9에 도시된 소자와 동일한 것으로서, 동일한 참조부호가 부여되고, 상기 소자의 설명은 이하, 본 실시예의 설명에서 생략되어질 것이다. 상기 신호 발생 회로(620)는 차동 증폭기(128)의 출력 노드(116)와 음 입력 노드(122) 사이에 모두 연결된 제1 피드백 루프(120)와 제2 피드백 루프(320)를 포함하는 CTIA로서 구성된다.
피드백 루프(120)는, 도 8의 실시예와 유사하게, 상기 차동 증폭기(128)의 선형 출력을 제공하는 커패시터를 포함한다. 피드백 루프(320)는 피드백 루프(120)에 병렬로 배열되며, 피드백 다이오드(218)와, 상기 피드백 다이오드(218)의 캐소드에 전압(Voff)을 인가하는 오프셋 전압원(328)을 포함한다. 오프셋 전압원(328)은 차동 증폭기(128)의 출력 노드(116)와 피드백 다이오드(218)의 캐소드에 연결되는 한편, 상기 피드백 다이오드의 애노드는 상기 차동 증폭기(128)의 음 입력 노드(122)에 연결된다. 제3 루프(124)는 리셋 스위치(126)를 포함하고, 또한 피드백 루프(120),(320)에 병렬로, 차동 증폭기(128)의 출력 노드(116)와 음 입력 노드(122) 사이에 연결된다.
상기 광변환층(502)의 전류(IHARP)는, 다음과 같이 수학식 4에 따라 신호 발생 회로(620)의 CTIA를 거쳐 흐른다.
제1항은 상기 피드백 다이오드(218)를 흐르는 전류를 나타내고, 제2항은 상기 피드백 커패시터(118)로 흐르는 전류를 나타낸다. VREF－Vout－Voff ＜ 0, 즉 VREF－Voff ＜ Vout ＜ VREF 일 때, 수학식 4의 제2항이 지배적이다. 이러한 상태에서, 전류는 상기 피드백 다이오드(218)를 거쳐 흐르지 않고, 상기 신호 발생 회로(620)의 출력 전압(Vout)은 상기한 수학식 1에 따라 결정된다.
반면에, VREF－Vout－Voff ＞ 0, 즉 Vout ＜ VREF－Voff 일 때, 전류는 상기 피드백 다이오드(218)를 거쳐 흐르고, 수학식 4의 제1항에 의해 표시된 바와 같이, 대수적으로 압축되어진다. IHARP가 충분히 클 때, 상기 제2항은 무시해도 좋은데, 이는 다음의 수학식 5에 따라 상기 차동 증폭기(128)의 출력 전압을 만들어낸다.
시간의 경과에 따라, Vout에 의해 표시되는 최종 변환 특성은 도 11에 도시되어 있고, 여기서, Vout ＞ VREF－Voff 일 때, 선형 변환 특성이 얻어지고, Vout ＜ VREF－Voff 일 때, 대수적 변환 특성이 얻어지는 것을 명확하게 알 수 있다. 그러므로, 도 10에 도시된 화소 회로에서 얻어진 독출 신호는, 낮은 광 조건에서 전하 증폭 광변환층(502)으로부터 출력되는 신호에 따라 선형적으로 변화하고, 밝은 광 조건에서 전하 증폭 광변환층(502)으로부터 출력되는 신호에 따라 대수적으로 변화한다.
선택적으로, 상기 신호 발생 회로(620)가 선형 변환 모드에서 대수적 변환 모드로 전환하는 천이점(transition point)은, 사용자가 상기 피드백 다이오드(218)에 가변적인 역방향 바이어스 전위를 인가할 수 있도록 함으로써 조절될 수 있게 된다. 도 10의 화소 회로의 변형은 도 12에 도시되어 있고, 이하, 본 발명의 제8 실시예로서 설명된다.
도 12에 도시된 화소 회로는, 도 10에서 오프셋 전압원(328)이 오프셋 커패시터(430)에 의해 대체된 것을 제외하면, 도 10에 도시된 화소 회로와 거의 동일하다. 앞서의 도면들에서 도시된 것과 동일한 도 12의 소자들은 동일한 부호가 부여되고, 이들 소자들의 설명은 이하에 제공되는 본 실시예의 설명에서 생략되어질 것이다.
스위치(432)의 일측 단자는 상기 커패시터(430)와 피드백 다이오드(218) 사이의 피드백 루프(320)를 따라가면서 배치된 노드(434)에서 상기 오프셋 커패시터(430)에 연결된다. 상기 스위치(432)의 타측 단자는 전압(VREF＋Voff)을 갖는 전압원(436)에 연결된다. Voff의 전압 레벨은 사용자에 의해 조절될 수 있고, 그럼으로써 화소 회로의 선형 동작 모드와 대수적 동작 모드 사이의 천이점을 조절한다. 상기 조절할 수 있는 전압(Voff)은, 전류가 상기 선택된 전압 레벨의 전압원(432)에서 상기 커패시터(430)로 흐를 수 있게 하는 스위치(432)를 클로징함으로써 상기 피드백 다이오드(218)에 인가된다. 심지어 Voff의 레벨이 조절되지 않더라도, 피드백 다이오드(218)의 캐소드에 인가된 전압 레벨은, 상기 스위치(432)가 클로즈되어 있는 시간 길이를 제어함으로써 조절될 수 있는데, 이러한 조절은 상기 피드백 커패시터(430) 내의 전하량을 제어하고, 이에 따라 상기 피드백 커패시터(430)의 전압을 제어한다.
각 집적 시간의 개시 전과 상기 오프셋 커패시터(430)의 충전 전의 초기화 기간 동안에, 상기 스위치(432)는 리셋 신호(φRS)에 의해 리셋 스위치(126)와 함께 클로즈된다. 상기 스위치(126),(432)가 상기 리셋 신호(φRS)에 의해 클로즈될 때, 상기 커패시터(118)는 단락 상태가 되어 상기 화소 회로로부터 가장 최근에 독출된 이미지 신호에 관련된, 커패시터의 어떠한 잔류 전하이든지 제거하고, 상기 커패시터(430)는 Voff로 충전된다.
본 발명의 제9 실시예가 도 13에 도시되어 있는데, 프리즈 프레임(freeze frame) 셔터 동작을 실행하는 회로를 더 포함하는 것을 제외하면, 도 13에 도시된 실시예와 동일하다. 구체적으로, 프리즈 프레임 스위치(542)와 홀드(hold) 커패시터(540)는 상기 차동 증폭기(128)의 출력 노드(116)와 로우 선택 스위치(130) 사이의 화소 회로에 연결된다. 프리즈 프레임 스위치(542)는, 이미지 신호가 상기 홀드 커패시터(540)로 이동하여 상기 홀드 커패시터(540)에 저장될 수 있도록 하기 위해, 상기 프리즈 프레임 스위치(542)를 클로즈하는 전송 신호(φT)에 의해 제어된다. 상기 프리즈 프레임 스위치가 오픈될 때, 더 이상 상기 홀드 커패시터(540)에 전하를 축적할 수 없다.
상기 홀드 커패시터(540)를 상기 이미지 신호로 충전한 후, 상기 전하는 상기 홀드 커패시터에 유지되어 각각의 독출 동작을 위한 로우 선택 스위치(130)를 클로즈함으로써 상기 화소의 이미지 신호가 독출될 수 있게 한다. 예를 들면, 이미지가 전체 이미지 센서 화소 어레이에 의해 포획될 때, 상기 이미지 센서는, 각 화소의 이미지 신호가 프리즈(freeze)되어 상기 어레이의 모든 화소의 이미지 데이터가 1개 로우(row)씩 독출될 수 있는 프리즈 프레임 모드에서 동작될 수 있다. 이와 같이, 상기 프리즈 프레임 스위치(542)가 클로즈되고, 그리고 나서 상기 이미지 센서 어레이의 모든 화소에 상기 전송 신호(φT)의 동작에 의해 오픈(open)됨과 동시에, 상기 로우 선택 신호는, 상기 화소 이미지 신호를 독출하기 위해, 상기 이미지 센서 어레이에 1개 로우(row)씩 인가된다.
상기한 도 9, 도 10, 도 12 및 도 13에 도시된 실시예들에서, 피드백 다이오드(218)는 MOS 트랜지스터의 서브쓰레스홀드 특성의 사용에 의해 구현될 수 있다. MOS 트랜지스터가 바이어스 조건에 의존하는 다음의 4개의 동작 모드를 갖는 것은 당업자에게 공지되어 있다.
1) 게이트에 바이어스가 인가되지 않을 때, 상기 트랜지스터는 오프 상태이고, 전류가 드레인으로부터 흐르지 않는다.
2) 게이트 전압(VG)이 소정의 쓰레스홀드 전압(VT)보다 작을 때, 상기 트랜지스터는 서브쓰레스홀드 영역에 있다. 여기서, 드레인으로부터 흐르는 전류는 ID = I0ㆍexp{q(VG－VT)/KT} 이다.
3) VG－VT ＜ VD(드레인 전압) 일 때, 상기 트랜지스터는 포화 영역에 있다. 여기서, 상기 드레인으로부터 흐르는 전류는 ID = (β/2)ㆍ(VG－VT)2 이다.
4) VG－VT ＞ VD 일 때, 상기 트랜지스터는 선형 영역에 있다. 여기서, 상기 드레인으로부터 흐르는 전류는 ID = βㆍ(VG－VT－VD/2 )ㆍVD 이다.
도 8 내지 도 13에 도시된 바와 같은 본 발명의 제5 내지 제9 실시예의 각각에서는, 도 4 내지 도 7에 도시된 바와 같은 본 발명의 제1 내지 제4 실시예의 경우와 같이, 상기 전하 증폭 광변환층의 하판과 출력 제어 회로 사이에 연결된 저장 소자가 존재하지 않는다. 그러므로, 도 8 내지 도 13의 실시예들에서, 상기 전하 증폭 광변환층의 하판은 각 출력 제어 회로(500)의 입력 노드(122)에 직접 연결된다.
본 발명의 추가 특징은 상기 전하 증폭 광변환층 양단의 일정한 전압을 유지하기 위한 출력회로(500)와, 상기 전하 증폭 광변환층으로부터 상기 출력 제어 회로(500)에 출력 중에 있는 소정의 쓰레스홀드를 초과하는 과전압을 방출하기 위한 보호 회로(520) 모두를 갖는 화소 구조를 제공한다. 여기서, 상기 전하 증폭 광변환층의 하판은 상기 출력 회로(500)의 차동 증폭기(128)의 음 입력단과 상기 보호 회로(520)의 입력단 모두에 연결된다.
본 발명의 상기 특징에 따른 화소 구조의 제10 실시예는 도 8에 도시된 제5 실시예의 화소 구조와 거의 동일하나, 상기 출력 제어 회로(500)의 노드(122)에 연결된 보호 회로를 더 포함한다. 상기한 보호 회로들과 마찬가지로, 제10 실시예의 보호 회로는 도 4를 참조하여 도시되며 상술된 보호 다이오드(112)와 같은 다이오드, 도 6을 참조하여 도시되며 상술된 n-MOS 트랜지스터(302)와 같은 n-MOS 트랜지스터, 도 7을 참조하여 도시되며 상술된 저항(402) 및 보호 다이오드(412)와 같은 저항 및 다이오드, 또는 상술한 바와 같은 저항 및 n-MOS 트랜지스터로서 구성될 수 있다.
본 발명의 상기 특징에 따른 화소 구조의 제11 실시예는 도 9에 도시된 제6 실시예의 화소 구조와 거의 동일하고, 상기 출력 제어 회로(500)의 노드(122)에 연결된 보호 회로를 더 포함한다. 상기한 보호 회로들과 마찬가지로, 제11 실시예의 보호 회로는 도 4를 참조하여 도시되며 상술된 보호 다이오드(112)와 같은 다이오드, 도 6을 참조하여 도시되며 상술된 n-MOS 트랜지스터(302)와 같은 n-MOS 트랜지스터, 도 7을 참조하여 도시되며 상술된 저항(402) 및 보호 다이오드(412)와 같은 저항 및 다이오드, 또는 상술한 바와 같은 저항 및 n-MOS 트랜지스터로서 구성될 수 있다.
본 발명의 상기 특징에 따른 화소 구조의 제12 실시예는 도 10에 도시된 제7 실시예와 거의 동일하고, 상기 출력 제어 회로(500)의 노드(122)에 연결된 보호 회로를 더 포함한다. 상기한 보호 회로들과 마찬가지로, 제12 실시예의 보호 회로는 도 4를 참조하여 도시되며 상술된 보호 다이오드(112)와 같은 다이오드, 도 6을 참조하여 도시되며 상술된 n-MOS 트랜지스터(302)와 같은 n-MOS 트랜지스터, 도 7을 참조하여 도시되며 상술된 저항(402) 및 보호 다이오드(412)와 같은 저항 및 다이오드, 또는 상술한 바와 같은 저항 및 n-MOS 트랜지스터로서 구성될 수 있다.
본 발명의 상기 특징에 따른 화소 구조의 제13 실시예는 도 12에 도시된 제8 실시예와 거의 동일하고, 상기 출력 제어 회로(500)의 차동 증폭기의 음 입력 노드에 연결된 보호 회로를 더 포함한다. 상기한 보호 회로들과 마찬가지로, 제13 실시예의 보호 회로는 도 4를 참조하여 도시되며 상술된 보호 다이오드(112)와 같은 다이오드, 도 6을 참조하여 도시되며 상술된 n-MOS 트랜지스터(302)와 같은 n-MOS 트랜지스터, 도 7을 참조하여 도시되며 상술된 저항(402) 및 보호 다이오드(412)와 같은 저항 및 다이오드, 또는 상술한 바와 같은 저항 및 n-MOS 트랜지스터로서 구성될 수 있다.
본 발명의 상기 특징에 따른 화소 구조의 제14 실시예는 도 13에 도시된 제9 실시예와 거의 동일하고, 상기 출력 제어 회로(500)의 차동 증폭기(128)의 음 입력에 연결된 보호 회로를 더 포함한다. 상기한 보호 회로들과 마찬가지로, 제14 실시예의 보호 회로는 도 4를 참조하여 도시되며 상술된 보호 다이오드(112)와 같은 다이오드, 도 6을 참조하여 도시되며 상술된 n-MOS 트랜지스터(302)와 같은 n-MOS 트랜지스터, 도 7을 참조하여 도시되며 상술된 저항(402) 및 보호 다이오드(412)와 같은 저항 및 다이오드, 또는 상술한 바와 같은 저항 및 n-MOS 트랜지스터로서 구성될 수 있다.
비록, 상기 제1 실시예 내지 제4 실시예의 설명 및 도 4 내지 도 7에 의해 예시된 배열 타입 내에 저장 소자가 존재하는 것처럼, 제10 실시예 내지 제14 실시예에 의해 예시된 배열 타입 내에 저장 소자를 포함하는 것이 필수적인 것은 아님에도 불구하고, 상기 전하 증폭 광변환층과 상기 출력 회로의 입력단 사이에 연결된 저장 소자 및 상기 보호 회로의 존재는, 상기 화소의 동작에 영향을 주지 않는데, 이는 상기 차동 증폭기의 입력이 VREF로 고정되어 있기 때문이다. 그러나, 만약 저장 소자가 존재하고, 상기 차동 증폭기 및 피드백 루프(들)가 오동작하고 있으면, 전류는 그 때 상기 저장 소자에 축적될 수 있다.
상술한 실시예들의 각각에서, 전하 증폭 광변환층은 바람직하게는, 고 이득 아발란치 러싱 비정질 광도전체(HARP) 광변환층이다. 하지만, 대안으로, 광 신호를 검출하여 광변환을 실행하고 뒤이어 또는 동시에 그 결과의 전하를 증폭하는, 포토다이오드, 또는 유효 광 감지 면적이 적층 구조에 의해 상당히 확대될 수 있는 적층형 화소 센서 구조와 같은 다른 광감응 소자(photosensitive element)가 그 대신에 사용될 수 있다. 상기 적층형 화소 센서 구조의 일 예는 도 3에 도시되어 있고, 1999년 6월의 IEEE Workshop on Charge-Coupled Devices and Avalanche Image Sensors, 159-162쪽에 "A Stacked CMOS APS For Charge Particle Detection And Its Noise Performance" 라는 제목으로 개시된 I. Takayanagi 등의 논문에 더욱 상세히 설명되어 있고, 상기 논문의 내용은 참조로 본 발명에 포함되어 있다.
본 발명을 포함하는 이미지 소자의 일 예가 도 14에 도시되어 있다. 구체적으로, 이미지 장치(800)는 베이어(Bayer) 컬러 필터 패턴에 따라 배열된 화소 어레이를 갖는 이미지 센서(802)를 포함한다. HARP층과 같은 전하 증폭 광변환층은 상기 필터 패턴 조건의 어레이의 각 화소들 상에 제공된다. 각 화소(804)는 본 발명에서 상술한 여러 가지 실시예들 중 어느 하나에 따른 보호 회로와 독출 회로를 포함한다.
상기 이미지 장치(800)는 상기 이미지 센서(802)의 화소 어레이의 여러 개의 로우들의 개수에 해당하는 복수개의 로우 선택 활성화 라인(808)을 포함하는 로우 디코더(806)를 더 포함하는데, 각 라인은 상기 어레이의 각 로우의 모든 화소의 각 로우 선택 스위치에 연결된다. 마찬가지로, 컬럼 디코더(812)는 복수개의 컬럼 라인(812)을 포함하고, 상기 컬럼 라인(812)의 개수는 상기 이미지 센서(802)의 화소 어레이의 컬럼 개수에 해당한다. 각 컬럼 라인(812)은 해당 컬럼의 모든 화소의 로우 선택 스위치의 출력단에 연결된다.
상기 이미지 센서(802)에 의해 얻어진 이미지 데이터를 읽기 위해, 콘트롤러(824)는 상기 로우 선택 라인들을 순차적으로 활성화하기 위해 상기 로우 디코더(806)를 제어함으로써 선택된 로우의 각 화소를 위한 로우 선택 스위치는 활성화되어 각각의 해당 화소의 이미지 데이터를 해당 컬럼 라인으로 내보낸다. 임의의 로우의 각 화소가 상이한 컬럼 라인에 연결되기 때문에, 각 화소의 이미지 데이터는 그 다음에 컬럼 디코더(810)를 거쳐 모든 컬럼 라인을 순차적으로 활성화시킴으로써 이미지 프로세서에 독출된다. 그러므로, 각 로우 선택 라인의 활성화 후, 상기 컬럼 라인은 순차적으로 활성화되어 상기 이미지 데이트를 상기 어레이에 걸쳐 규칙적인 방식으로 수집한다.
상기 화소 어레이로부터 상기 이미지 데이터를 읽자마자, 상기 데이터는 일렬 순서로, 샘플 및 홀드(S/H) 회로(814), 증폭기(816), 아날로그/디지털(A/D) 변환기(818), 이미지 프로세서(820) 및 출력 장치(822)를 일반적으로 포함하는 다수의 프로세싱 회로를 통과한다.
제한됨이 없으면, 상기 이미지 장치(800)는 컴퓨터 시스템, 카메라 시스템, 스캐너, 머신 비전(machine vision) 시스템, 차량 내비게이션(vehicle navigation) 시스템, 비디오 전화기, 경비(surveillance) 시스템, 자동 포커스 시스템, 스타 트랙커(star tracker) 시스템, 동작 검출 시스템, 이미지 안정화 시스템 및 이미지 소자를 필요로 하는 기타 시스템의 일부분이 될 수 있다.
상기 이미지 장치(800)는 컴퓨터 시스템과 같은, 도 15에 도시된 바와 같은 프로세서 시스템(850)에 또한 연결될 수 있다. 프로세서 시스템(850)은 일반적으로, 버스(856)를 거쳐 입/출력(I/O) 장치(854)와 통신하는 중앙 처리 장치(CPU)(852)를 포함한다. 상기 이미지 장치(800)는 버스(8556) 또는 포트 연결(ported connection)을 거쳐 상기 시스템과 통신한다. 상기 프로세서 시스템(80)은 랜덤 억세스 메모리(RAM)(858)를 또한 포함하고, 컴퓨터 시스템의 경우, 상기 버스(856)를 거쳐 CPU(852)와 또한 통신하는, 플로피 디스크 드라이브(860) 및 콤팩트 디스크(CD) 롬(ROM) 드라이브(862)와 같은 주변 장치를 포함할 수 있다.
본 발명의 구체적인 실시예에 관하여 설명되었더라도, 여러 가지 다른 변형과 수정 및 다른 사용이 당업자에게 자명해질 것이다. 그러므로, 본 발명은 구체적인 개시에 의해 한정되지 아니하고, 첨부된 청구범위에 의해서만 한정되어야 한다.

Claims (65)

  1. 이미지 센서 내 화소들의 어레이 중 이미지 센서 화소에 있어서,
    전하 증폭 광변환 소자;
    상기 전하 증폭 광변환 소자에 전기적으로 연결된 전하 저장 소자; 및
    상기 전하 저장 소자에 전기적으로 연결되며, 상기 전하 저장 소자에 축적되는 전압을 제한하는 보호 회로를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  2. 제1항에 있어서, 상기 전하 증폭 광변환 소자는, 고 이득 아발란치 러싱 비정질 광도전체(HARP) 광변환층인 것을 특징으로 하는 이미지 센서 화소.
  3. 제1항에 있어서, 상기 전하 증폭 광변환 소자는, 적층형 화소 구조인 것을 특징으로 하는 이미지 센서 화소.
  4. 제1항에 있어서, 상기 저장 소자는 접합 포토다이오드이며, 상기 접합 포토다이오드의 캐소드는 상기 전하 증폭 광변환 소자에 연결된 것을 특징으로 하는 이미지 센서 화소.
  5. 제1항에 있어서, 상기 저장 소자는 커패시터인 것을 특징으로 하는 이미지 센서 화소.
  6. 제1항에 있어서, 상기 보호 회로는, 애노드에서 상기 저장 소자에 전기적으로 연결되고 캐소드에서 한계 전압 레벨을 설정하는 전압원에 전기적으로 연결된 보호 다이오드를 포함함으로써, 상기 한계 전압 레벨을 초과하여 상기 저장 소자에 축적되는 전압이 상기 저장 소자로부터 상기 보호 다이오드를 거쳐 전송되어 나가는 것을 특징으로 하는 이미지 센서 화소.
  7. 제6항에 있어서, 상기 보호 회로는, 상기 전하 증폭 광변환 소자와 상기 저장 소자 사이에 전기적으로 연결된 저항을 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  8. 제1항에 있어서, 상기 보호 회로는, 상기 저장 소자에 모두 전기적으로 연결된 드레인과 게이트 및 한계 전압 레벨을 설정하는 전압원에 전기적으로 연결된 소스를 구비한 n-MOS 트랜지스터를 포함함으로써, 상기 한계 전압 레벨을 초과하여 상기 저장 소자에 축적되는 전압이 상기 저장 소자로부터 상기 n-MOS 트랜지스터를 거쳐 전송되어 나가는 것을 특징으로 하는 이미지 센서 화소.
  9. 제8항에 있어서, 상기 보호 회로는, 상기 전하 증폭 광변환 소자와 상기 저장 소자 사이에 전기적으로 연결된 저항을 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  10. 제1항에 있어서, 상기 전하 저장 소자 및 상기 보호 회로에 연결된 출력 회로를 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  11. 제10항에 있어서, 상기 출력 회로는, 상기 전하 저장 소자에 저장된 전하를 독출하는 로우 선택 트랜지스터를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  12. 이미지 센서 내 화소들의 어레이 중 이미지 센서 화소에 있어서,
    광 신호를 검출하기 위한 입력단과, 상기 검출된 광 신호를 전기적 이미지 신호로서 출력하기 위한 출력단을 구비한 광감응 소자; 및
    상기 광감응 소자의 출력단에 연결된 출력 제어 회로를 포함하되, 상기 출력 제어 회로가 상기 광감응 소자의 출력단의 전위를 소정의 전압 레벨로 고정하는 것을 특징으로 하는 이미지 센서 화소.
  13. 제12항에 있어서, 상기 광감응 소자는 포토다이오드인 것을 특징으로 하는 이미지 센서 화소.
  14. 제12항에 있어서, 상기 광감응 소자는 적층형 화소 구조인 것을 특징으로 하는 이미지 센서 화소.
  15. 제12항에 있어서, 상기 광감응 소자는 전하 증폭 광변환층인 것을 특징으로 하는 이미지 센서 화소.
  16. 제12항에 있어서, 상기 광감응 소자는 고 이득 아발란치 러싱 비정질 광도전체 광변환층인 것을 특징으로 하는 이미지 센서 화소.
  17. 제12항에 있어서, 상기 출력 제어 회로는 연산 증폭기와 피드백 루프를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  18. 제17항에 있어서, 상기 연산 증폭기는 제1 입력단, 제2 입력단 및 출력단을 구비한 차동 증폭기이며, 상기 제1 입력단이 고정 전압(VREF)에 연결되고, 상기 제2 입력단이 상기 피드백 루프를 거쳐 상기 차동 증폭기의 출력단에 연결된 것을 특징으로 하는 이미지 센서 화소.
  19. 제18항에 있어서, 상기 제1 입력단은 상기 차동 증폭기의 양(+) 입력단이고, 상기 제2 입력단은 상기 차동 증폭기의 음(-) 입력단인 것을 특징으로 하는 이미지 센서 화소.
  20. 제12항에 있어서, 상기 출력 제어 회로는 상기 광감응 소자로부터 출력된 이미지 신호의 선형 증폭을 제공하는 것을 특징으로 하는 이미지 센서 화소.
  21. 제20항에 있어서, 상기 출력 제어 회로는,
    자신의 양 (+) 입력단에 고정 전압(VREF)이 연결되는 차동 증폭기;
    상기 차동 증폭기의 출력단에 상기 차동 증폭기의 음 입력단을 연결한 피드백 루프; 및
    상기 피드백 루프에 연결된 커패시터를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  22. 제21항에 있어서, 상기 출력 제어 회로는, 상기 차동 증폭기의 출력단과 음 입력단 사이에 상기 피드백 루프와 병렬로 연결된 제2 루프를 더 포함하며, 상기 제2 루프는 자신의 내부에 연결된 리셋 스위치를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  23. 제12항에 있어서, 상기 출력 제어 회로는 상기 광감응 소자로부터 출력된 이미지 신호의 대수적으로 압축된 변환을 제공하는 것을 특징으로 하는 이미지 센서 화소.
  24. 제23항에 있어서, 상기 출력 제어 회로는
    자신의 양 (+) 입력단에 고정 전압(VREF)이 연결되는 차동 증폭기;
    상기 차동 증폭기의 출력단에 상기 차동 증폭기의 음 입력단을 연결한 피드백 루프; 및
    상기 피드백 루프에 연결된 다이오드를 포함하되, 상기 다이오드의 애노드는 상기 차동 증폭기의 음 입력단에 연결되고 상기 다이오드의 캐소드는 상기 차동 증폭기의 출력단에 연결된 것을 특징으로 하는 이미지 센서 화소.
  25. 제24항에 있어서, 상기 다이오드는 MOS 트랜지스터로서 형성된 것을 특징으로 하는 이미지 센서 화소.
  26. 제24항에 있어서, 상기 출력 제어 회로는, 상기 차동 증폭기의 출력단과 음 입력단 사이에 상기 피드백 루프와 병렬로 연결된 제2 루프를 더 포함하며, 상기 제2 루프가 자신의 내부에 연결된 리셋 스위치를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  27. 제12항에 있어서, 상기 출력 제어 회로는, 상기 광감응 소자로부터 출력된 이미지 신호가 제1 신호 영역 내에 있을 때 선형 변환을 제공하고, 상기 이미지 신호가 제2 신호 영역 내에 있을 때 대수적으로 압축된 변환을 제공하는 것을 특징으로 하는 이미지 센서 화소.
  28. 제27항에 있어서, 상기 출력 제어 회로는,
    자신의 양 (+) 입력단에 고정 전압(VREF)이 연결되는 차동 증폭기;
    상기 차동 증폭기의 출력단에 상기 차동 증폭기의 음 입력단을 연결한 제1 피드백 루프; 및
    상기 제1 피드백 루프에 연결된 피드백 커패시터;
    상기 차동 증폭기의 출력단에 상기 차동 증폭기의 음 입력단을 상기 제1 피드백 루프와 병렬로 연결하는 제2 피드백 루프;
    상기 제2 피드백 루프에 연결된 다이오드로서, 상기 다이오드의 애노드가 상기 차동 증폭기의 음 입력단에 연결된 다이오드; 및
    상기 제2 피드백 루프의 다이오드의 캐소드에 연결된 역방향 바이어스 전압을 포함하는 것을 특징으로 하는 이미지 센서 화소.
  29. 제28항에 있어서, 상기 제2 피드백 루프 내에 연결되고 상기 다이오드의 캐소드에 연결되어, 상기 다이오드에 상기 역방향 바이어스 전압을 제공하는 오프셋 전압원을 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  30. 제28항에 있어서,
    상기 제2 피드백 루프 내에 연결되고 상기 다이오드의 캐소드에 연결되는 오프셋 커패시터; 및
    상기 다이오드의 캐소드와 상기 오프셋 커패시터 사이의 제2 피드백 루프에 연결된 제1 단자를 구비하고 상기 오프셋 전압원에 연결된 제2 단자를 구비한 오프셋 스위치로서, 상기 오프셋 스위치를 클로징할 때 상기 오프셋 커패시터가 충전되어 상기 역방향 바이어스 전압을 상기 다이오드에 인가하는 오프셋 스위치를 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  31. 제28항에 있어서, 상기 다이오드는 MOS 트랜지스터로서 형성된 것을 특징으로 하는 이미지 센서 화소.
  32. 제28항에 있어서, 상기 출력 제어 회로는, 상기 차동 증폭기의 출력단과 음 입력단 사이에 상기 제1, 2 피드백 루프와 병렬로 연결된 제3 루프를 더 포함하되, 상기 제3 루프는 자신의 내부에 연결된 리셋 스위치를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  33. 제12항에 있어서, 상기 출력 제어 회로는, 프리즈 프레임 셔터 기능을 실행하는 프리즈 프레임 회로를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  34. 제33항에 있어서, 상기 프리즈 프레임 회로는,
    프리즈 프레임 스위치; 및
    상기 프리즈 프레임 스위치의 일측 단자에 연결되어, 상기 프리즈 프레임 스위치가 클로즈될 때 이미지 신호의 전하를 포획하는 커패시터를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  35. 제12항에 있어서, 상기 광감응 소자의 출력단과 상기 출력 제어 회로의 입력단에 연결된 보호 회로를 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  36. 제35항에 있어서, 상기 보호 회로는 보호 다이오드를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  37. 제36항에 있어서, 상기 보호 회로는 저항을 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  38. 제35항에 있어서, 상기 보호 회로는, 상기 광감응 소자의 출력단에 모두 전기적으로 연결된 드레인 및 게이트와 한계 전압 레벨을 설정하는 전압원에 전기적으로 연결된 소스를 구비한 n-MOS 트랜지스터를 포함함으로써, 상기 한계 전압 레벨을 초과한 전압을 갖는 상기 광감응 소자로부터 흐르는 전류가, 상기 출력 회로에서부터 상기 n-MOS 트랜지스터를 거쳐 전송되어 나가는 것을 특징으로 하는 이미지 센서 화소.
  39. 제38항에 있어서, 상기 보호 회로는, 저항을 더 포함하는 것을 특징으로 하는 이미지 센서 화소.
  40. 제35항에 있어서, 상기 출력 제어 회로는,
    VREF으로 고정된 양(+) 입력단, 상기 광감응 소자의 출력단에 연결된 음 입력단 및 출력단을 구비한 차동 증폭기;
    상기 차동 증폭기의 출력단과 음 입력단을 연결한 피드백 루프; 및
    상기 피드백 루프 내에, 상기 차동 증폭기의 출력단과 음 입력단에 연결된 커패시터를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  41. 제35항에 있어서, 상기 출력 회로는,
    VREF으로 고정된 양(+) 입력단, 상기 광감응 소자의 출력단에 연결된 음 입력단 및 출력단을 구비한 차동 증폭기;
    상기 차동 증폭기의 출력단과 음 입력단을 연결한 피드백 루프; 및
    상기 피드백 루프 내에, 상기 차동 증폭기의 출력단에 연결된 캐소드와 상기 차동 증폭기의 음 입력단에 연결된 애노드를 갖는 다이오드를 포함하는 것을 특징으로 하는 이미지 센서 화소.
  42. 제35항에 있어서, 상기 출력 회로는,
    VREF으로 고정된 양(+) 입력단, 상기 광감응 소자의 출력단에 연결된 음 입력단 및 출력단을 구비한 차동 증폭기;
    상기 차동 증폭기의 출력단과 음 입력단을 연결한 피드백 회로;
    상기 피드백 루프에 연결되며, 상기 차동 증폭기의 출력단과 음 입력단을 연결하는 커패시터;
    상기 커패시터와 병렬로 상기 피드백 루프에 연결되며, 상기 차동 증폭기의 음 입력단에 연결된 애노드를 구비한 다이오드; 및
    상기 커패시터와 병렬로 상기 피드백 루프에 연결되며, 상기 다이오드의 캐소드와 상기 차동 증폭기의 출력단에 연결된 오프셋 전압원을 포함하는 것을 특징으로 하는 이미지 센서 화소.
  43. 전하 증폭 광변환 소자; 및
    복수개의 화소를 갖는 이미지 센서 화소 어레이를 포함하되,
    각각의 화소는 상기 전하 증폭 광변환 소자에 연결된 출력 제어 회로를 포함하고, 상기 출력 제어 회로는 상기 전하 증폭 광변환 소자 양단의 전위를 소정의 전압 레벨로 유지하는 것을 특징으로 하는 이미지 센서.
  44. 전하 증폭 광변환 소자; 및
    복수개의 화소를 갖는 이미지 센서 화소 어레이를 포함하되,
    각각의 화소는 상기 전하 증폭 광변환 소자에 연결된 출력 제어 회로를 포함하고, 상기 출력 제어 회로는 상기 전하 증폭 광변환 소자의 전체 동작 범위에 대해 상기 전하 증폭 광변환 소자로부터 출력된 이미지 신호의 선형 변환을 제공하는 것을 특징으로 하는 이미지 센서.
  45. 전하 증폭 광변환 소자; 및
    복수개의 화소를 갖는 이미지 센서 화소 어레이를 포함하되,
    각각의 화소는 상기 전하 증폭 광변환 소자에 연결된 출력 제어 회로를 포함하고, 상기 출력 제어 회로는 상기 전하 증폭 광변환 소자의 전체 동작 범위에 대해 상기 전하 증폭 광변환 소자로부터 출력된 이미지 신호의 대수적으로 압축된 변환을 제공하는 것을 특징으로 하는 이미지 센서.
  46. 전하 증폭 광변환 소자; 및
    복수개의 화소를 갖는 이미지 센서 화소 어레이를 포함하되,
    각각의 화소는 상기 전하 증폭 광변환 소자에 연결된 출력 제어 회로를 포함하고, 상기 출력 제어 회로는 상기 전하 증폭 광변환 소자의 출력이 제1 범위 내에 있을 때 상기 전하 증폭 광변환 소자로부터 출력된 이미지 신호의 선형 변형을 제공하고, 상기 전하 증폭 광변환 소자의 출력이 제2 범위 내에 있을 때 상기 이미지 신호의 대수적으로 압축된 변환을 제공하는 것을 특징으로 하는 이미지 센서.
  47. 이미지 센서에서 광 신호를 검출하는 단계;
    상기 이미지 센서 내 광감응 소자에서 상기 광 신호를 전기적 신호로 광변환하는 단계;
    상기 광감응 소자에서 상기 전기적 신호를 증폭하는 단계;
    상기 전기적 신호를 저장 소자로 전송하는 단계;
    상기 저장 소자에서 상기 전기적 신호로부터 전하를 축적하는 단계; 및
    상기 저장 소자에서의 전압을 소정의 한계 전압 레벨로 제한하는 단계를 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  48. 제47항에 있어서, 상기 전압을 제한하는 단계는, 상기 축적된 전하로 인한 전압이 상기 소정의 한계 레벨을 초과할 때 상기 저장 소자로부터 전하를 전송해 보내는 단계를 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  49. 제48항에 있어서, 상기 전압을 제한하는 단계는, 상기 저장 소자에서 전하를 축적하기 전에 상기 전기적 신호의 전압을 낮추는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  50. 제47항에 있어서, 상기 저장 소자에서 축적된 전하를 독출하는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  51. 이미지 센서에서 광 신호를 검출하는 단계;
    상기 이미지 센서의 전하 증폭 광감응 소자를 이용하여 상기 광 신호를 전기적 신호로 광변환하는 단계;
    상기 전하 증폭 광감응 소자에서 상기 전기적 신호를 증폭하는 단계; 및
    상기 광감응 소자 양단의 전위를 소정의 전압 레벨로 일정하게 유지하는 단계를 포함하는 것을 특징으로 하는 것을 특징으로 하는 이미지 신호 획득 방법.
  52. 제51항에 있어서, 상기 광감응 소자의 전체 동작 범위에 걸쳐 상기 광감응 소자로부터 출력된 전기적 신호를 선형적으로 변환하는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  53. 제51항에 있어서, 상기 광감응 소자의 전체 동작 범위에 걸쳐 상기 광감응 소자로부터 출력된 전기적 신호를 대수적으로 압축하는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  54. 제51항에 있어서, 상기 출력된 전기적 신호가 소정의 쓰레스홀드 레벨까지의 제1 범위 내에 있을 때 상기 광감응 소자로부터 출력된 전기적 신호의 선형적 변환을 실행하는 단계와, 상기 출력된 전기적 신호가 상기 쓰레스홀드 레벨을 초과하는 제2 범위 내에 있을 때 상기 전기적 신호를 대수적으로 압축하는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  55. 제54항에 있어서, 상기 출력 제어 회로가 상기 전기적 신호의 선형 변환 단계를 상기 전기적 신호의 대수적 압축 단계로 전환할 때에, 상기 쓰레스홀드 레벨을 조절하는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  56. 제51항에 있어서, 상기 전하 증폭 광감응 소자에 의해 얻어진 전기적 신호에 프리즈 프레임 동작을 실행하는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  57. 제51항에 있어서, 상기 광감응 소자 양단에 일정한 전위를 유지하는 단계는, 상기 전하 증폭 광감응 소자로부터 출력된 전기적 신호의 전압을 소정의 전압 레벨로 제한하는 단계를 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  58. 제57항에 있어서, 상기 전압을 제한하는 단계는, 상기 소정의 전압 레벨을 초과하는 전기적 신호의 일부분을 전송해 보내는 단계를 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  59. 제58항에 있어서, 상기 전압을 제한하는 단계는, 상기 소정의 전압 레벨을 초과하는 신호의 일부분을 전송해 보내기 전에 상기 전기적 신호의 전압을 낮추는 단계를 더 포함하는 것을 특징으로 하는 이미지 신호 획득 방법.
  60. 이미지를 검출하여 상기 검출된 이미지에 해당하는 이미지 신호를 출력하는 이미지 센서; 및
    상기 이미지 센서로부터 출력된 이미지 신호를 프로세싱하는 이미지 프로세서를 포함하여 구성하되,
    상기 이미지 센서는,
    전하 증폭 광감응 소자; 및
    복수개의 화소를 가지며,
    각각의 화소는,
    상기 전하 증폭 광변환층에 전기적으로 연결된 전하 저장 소자, 및
    상기 전하 저장 소자에 전기적으로 연결되어 상기 전하 저장 소자에 축적된 전압을 제한하는 보호 회로를 포함하는 것을 특징으로 하는 이미지 프로세싱 장치.
  61. 이미지 데이터를 수신하여 프로세싱하는 프로세서; 및
    상기 프로세서에 이미지 데이터를 공급하는 이미지 데이터 발생기를 포함하여 구성하되,
    상기 이미지 데이터 발생기는,
    광을 검출하여 이미지 신호를 출력하는 이미지 센서;
    상기 이미지 신호를 프로세싱하는 이미지 프로세서; 및
    상기 이미지 센서 및 상기 이미지 프로세서를 제어하는 콘트롤러를 포함하고,
    상기 이미지 센서는,
    전하 증폭 광변환 소자; 및
    복수개의 화소를 가지는 화소 어레이를 포함하며,
    각각의 화소는,
    상기 전하 증폭 광변환층에 전기적으로 연결된 전하 저장 소자; 및
    상기 전하 저장 소자에 전기적으로 연결되어 상기 전하 저장 소자에 축적된 전압을 제한하는 보호 회로를 포함하는 것을 특징으로 하는 프로세싱 시스템.
  62. 이미지를 검출하여 상기 검출된 이미지에 해당하는 이미지 신호를 출력하는 이미지 센서; 및
    상기 이미지 센서로부터 출력된 이미지 신호를 프로세싱하는 이미지 프로세서를 포함하여 구성하되,
    상기 이미지 센서는,
    복수개의 화소를 가진 화소 어레이를 포함하고,
    각각의 화소는,
    광 신호를 검출하는 입력단과 상기 검출된 광 신호를 전기적 신호로서 출력하는 출력단을 구비한 광감응 소자; 및
    상기 광감응 소자의 출력단에 연결된 출력 제어 회로를 포함하며,
    상기 출력 제어 회로는, 상기 광감응 소자 양단의 전위를 일정하게 유지하는 것을 특징으로 하는 이미지 프로세싱 장치.
  63. 제62항에 있어서, 각각의 화소는 상기 광감응 소자의 출력단의 전압 레벨을 소정의 전압 레벨로 제한하는 보호 회로를 더 포함하는 것을 특징으로 하는 이미지 프로세싱 장치.
  64. 이미지 데이터를 수신하여 프로세싱하는 프로세서; 및
    상기 이미지 데이터를 상기 프로세서에 공급하는 이미지 데이터 발생기를 포함하여 구성하되,
    상기 이미지 데이터 발생기는,
    이미지를 획득하여 이미지 신호를 출력하는 이미지 센서;
    상기 이미지 신호를 프로세싱하는 이미지 프로세서; 및
    상기 이미지 센서 및 상기 이미지 프로세서를 제어하는 콘트롤러를 포함하며,
    상기 이미지 센서는,
    전하 증폭 광변환 소자; 및
    복수개의 화소를 가진 화소 어레이를 포함하며,
    각각의 화소는,
    광 신호를 검출하는 입력단과 상기 검출된 광 신호를 전기적 신호로서 출력하는 출력단을 구비한 광감응 소자; 및
    상기 광감응 소자의 출력단에 연결된 출력 제어 회로를 포함하며,
    상기 출력 제어 회로는, 상기 광감응 소자 양단의 전위를 일정하게 유지하는 것을 특징으로 하는 프로세싱 시스템.
  65. 제64항에 있어서, 각각의 화소는, 상기 광감응 소자의 출력단의 전압 레벨을 소정의 전압 레벨로 제한하는 보호 회로를 더 포함하는 것을 특징으로 하는 프로세싱 시스템.
KR1020057003103A 2002-08-23 2003-08-22 적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스 KR100681097B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US10/226,326 US6821808B2 (en) 2002-08-23 2002-08-23 CMOS APS with stacked avalanche multiplication layer which provides linear and logarithmic photo-conversion characteristics
US10/226,326 2002-08-23
US10/226,190 US7372495B2 (en) 2002-08-23 2002-08-23 CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
US10/226,190 2002-08-23

Publications (2)

Publication Number Publication Date
KR20050083654A true KR20050083654A (ko) 2005-08-26
KR100681097B1 KR100681097B1 (ko) 2007-02-08

Family

ID=31949786

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057003103A KR100681097B1 (ko) 2002-08-23 2003-08-22 적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스

Country Status (9)

Country Link
US (5) US7372495B2 (ko)
EP (1) EP1547152B1 (ko)
JP (1) JP2005536930A (ko)
KR (1) KR100681097B1 (ko)
CN (2) CN100499145C (ko)
AT (1) ATE428185T1 (ko)
AU (1) AU2003272232A1 (ko)
DE (1) DE60327087D1 (ko)
WO (1) WO2004019609A2 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944574B1 (ko) * 2005-06-28 2010-02-25 인텔 코오퍼레이션 개별 흡수 및 증식 영역들을 갖는 게르마늄/실리콘애벌란시 광검출기
KR101369863B1 (ko) * 2006-12-27 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
KR20150018518A (ko) * 2012-05-29 2015-02-23 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 독립적으로 제어가능한 흡수 영역 전기장 및 증식 영역 전기장을 포함하는 장치

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6791378B2 (en) * 2002-08-19 2004-09-14 Micron Technology, Inc. Charge recycling amplifier for a high dynamic range CMOS imager
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics
US6780666B1 (en) * 2003-08-07 2004-08-24 Micron Technology, Inc. Imager photo diode capacitor structure with reduced process variation sensitivity
JP2005183538A (ja) * 2003-12-17 2005-07-07 Sumitomo Electric Ind Ltd 受光素子及び光受信器
US7383307B2 (en) * 2004-01-07 2008-06-03 International Business Machines Corporation Instant messaging windowing for topic threads
JP4556722B2 (ja) 2004-05-31 2010-10-06 コニカミノルタホールディングス株式会社 撮像装置
JP2005348005A (ja) * 2004-06-02 2005-12-15 Konica Minolta Holdings Inc 撮像装置、撮像システム及び撮像システム動作プログラム
US8035142B2 (en) * 2004-07-08 2011-10-11 Micron Technology, Inc. Deuterated structures for image sensors and methods for forming the same
US7309878B1 (en) * 2004-07-26 2007-12-18 U.S. Department Of Energy 3-D readout-electronics packaging for high-bandwidth massively paralleled imager
US7508434B2 (en) * 2005-06-28 2009-03-24 Motorola, Inc. Image sensor architecture employing one or more floating gate devices
JP4212623B2 (ja) * 2006-01-31 2009-01-21 三洋電機株式会社 撮像装置
US7652706B2 (en) * 2006-02-15 2010-01-26 Eastman Kodak Company Pixel analog-to-digital converter using a ramped transfer gate clock
KR100789364B1 (ko) * 2006-08-07 2007-12-28 연세대학교 산학협력단 Ｃｍｏｓ 기반 광전 주파수 변환 장치
KR100879386B1 (ko) * 2006-11-13 2009-01-20 삼성전자주식회사 씨모스 이미지 센서 및 그것을 포함하는 디지털 카메라그리고 씨모스 이미지 센서의 영상 신호 검출 방법
US7547889B2 (en) * 2007-03-16 2009-06-16 Csem Centre Suisse D'electronique Et De Microtechnique Sa Photon detection device
US7755685B2 (en) * 2007-09-28 2010-07-13 Sarnoff Corporation Electron multiplication CMOS imager
FR2924862B1 (fr) 2007-12-10 2010-08-13 Commissariat Energie Atomique Dispositif microelectronique photosensible avec multiplicateurs par avalanche
US20110278435A1 (en) * 2009-01-09 2011-11-17 Pioneer Corporation Image sensor apparatus
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
CN102804753B (zh) * 2009-06-22 2016-11-09 皇家飞利浦电子股份有限公司 用于x射线传感器的处理电路
KR101605831B1 (ko) * 2009-08-24 2016-03-24 삼성전자주식회사 씨모스 이미지 센서 및 그것의 영상 신호 검출 방법
JP2011071482A (ja) * 2009-08-28 2011-04-07 Fujifilm Corp 固体撮像装置，固体撮像装置の製造方法，デジタルスチルカメラ，デジタルビデオカメラ，携帯電話，内視鏡
JP5409291B2 (ja) * 2009-11-19 2014-02-05 富士フイルム株式会社 固体撮像素子、撮像装置
US8817173B2 (en) * 2010-02-01 2014-08-26 Olympus Imaging Corp. Photographing apparatus capable of flash emission
US8199238B2 (en) 2010-04-30 2012-06-12 Truesense Imaging, Inc. Electronic shutter control in image sensors
US8184187B2 (en) * 2010-04-30 2012-05-22 Truesense Imaging, Inc. Controlling electronic shutter in image sensors
US8184186B2 (en) * 2010-04-30 2012-05-22 Truesense Imaging, Inc. Electronic shutter control in image sensors
US8203638B2 (en) * 2010-04-30 2012-06-19 Truesense Imaging, Inc. Electronic shutter control in image sensors
JP5542091B2 (ja) * 2010-05-18 2014-07-09 富士フイルム株式会社 固体撮像素子及び撮像装置
DE102010027128A1 (de) * 2010-07-14 2012-01-19 Pnsensor Gmbh Halbleiterbauelement, insbesondere Strahlungsdetektor, mit einem integrierten Überspannungsschutz
US8390712B2 (en) 2010-12-08 2013-03-05 Aptina Imaging Corporation Image sensing pixels with feedback loops for imaging systems
US9219449B2 (en) * 2012-07-24 2015-12-22 Forza Silicon Corporation CTIA for IR readout integrated circuits using single ended OPAMP with in-pixel voltage regulator
US10009565B2 (en) 2012-08-23 2018-06-26 Sony Corporation Current/voltage conversion circuit and imaging apparatus
US9160949B2 (en) * 2013-04-01 2015-10-13 Omnivision Technologies, Inc. Enhanced photon detection device with biased deep trench isolation
US11064142B1 (en) * 2013-09-11 2021-07-13 Varex Imaging Corporation Imaging system with a digital conversion circuit for generating a digital correlated signal sample and related imaging method
CN103686006B (zh) * 2013-12-24 2017-04-05 北京交通大学 一种基于压缩传感的全局式曝光cmos图像传感器
US9380229B2 (en) * 2014-02-28 2016-06-28 Samsung Electronics Co., Ltd. Digital imaging systems including image sensors having logarithmic response ranges and methods of determining motion
KR20170125389A (ko) * 2015-03-09 2017-11-14 캘리포니아 인스티튜트 오브 테크놀로지 중적외선 초분광 시스템 및 그 방법
JP6587123B2 (ja) * 2015-06-08 2019-10-09 パナソニックＩｐマネジメント株式会社 撮像装置
EP3411733A4 (en) * 2016-02-01 2019-08-28 Shenzhen Xpectvision Technology Co., Ltd. X-RAY DETECTORS THAT CAN SUPPORT CHARGE SHARING
US10811447B2 (en) * 2016-03-04 2020-10-20 Sony Corporation Solid-state imaging device, driving method, and electronic equipment
CN107195645B (zh) * 2016-03-14 2023-10-03 松下知识产权经营株式会社 摄像装置
KR102456297B1 (ko) * 2016-04-15 2022-10-20 삼성디스플레이 주식회사 화소 회로 및 이의 구동 방법
DE102016220492A1 (de) * 2016-10-19 2018-04-19 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Ladungslawinen-Photodetektor-System
EP3367562A1 (en) * 2017-02-22 2018-08-29 Comet AG High power amplifier circuit with protective feedback circuit
CN106950775A (zh) * 2017-05-16 2017-07-14 京东方科技集团股份有限公司 一种阵列基板和显示装置
US10574913B2 (en) * 2017-09-07 2020-02-25 Teledyne Scientific & Imaging, Llc High dynamic range CTIA pixel
EP3848965A4 (en) * 2018-09-06 2021-07-14 Panasonic Intellectual Property Management Co., Ltd. IMAGE-GENERATING SOLID ELEMENT, IMAGE-GENERATING SYSTEM, METHOD OF OPERATING THE IMAGE-GENERATING SOLID-STATE ELEMENT, AND PHOTODETECTOR
US10739807B2 (en) 2018-09-11 2020-08-11 Stmicroelectronics (Crolles 2) Sas Body biasing for ultra-low voltage digital circuits
CN110160647B (zh) * 2019-06-20 2022-07-05 京东方科技集团股份有限公司 光强检测电路、光强检测方法和显示装置
US10892757B1 (en) 2019-11-25 2021-01-12 Stmicroelectronics (Research & Development) Limited Reverse body biasing of a transistor using a photovoltaic source
TW202141064A (zh) * 2020-03-24 2021-11-01 日商索尼半導體解決方案公司 受光裝置及測距裝置
CN111263089B (zh) * 2020-05-06 2020-10-16 深圳市汇顶科技股份有限公司 像素、图像传感器及电子装置
US11570391B2 (en) * 2020-12-15 2023-01-31 Sony Semiconductor Solutions Corporation Digitally-calibrated CTIA image sensor pixel
EP4298671A1 (en) * 2021-02-26 2024-01-03 Sony Semiconductor Solutions Corporation Pixel substrate and light receiving apparatus

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4973833A (en) * 1988-09-28 1990-11-27 Minolta Camera Kabushiki Kaisha Image sensor including logarithmic converters
JPH03272180A (ja) * 1990-03-22 1991-12-03 Toshiba Corp 半導体集積回路
EP0542152B1 (en) * 1991-11-08 1999-07-14 Canon Kabushiki Kaisha Laminated solid-state image sensing apparatus and method of manufacturing the same
JP3318774B2 (ja) * 1992-06-29 2002-08-26 ソニー株式会社 半導体装置および固体撮像装置
US5619040A (en) * 1994-03-29 1997-04-08 Shapiro; Stephen L. Data acquisition system
GB2289983B (en) 1994-06-01 1996-10-16 Simage Oy Imaging devices,systems and methods
JP2576433B2 (ja) * 1994-12-14 1997-01-29 日本電気株式会社 半導体装置用保護回路
US5818052A (en) 1996-04-18 1998-10-06 Loral Fairchild Corp. Low light level solid state image sensor
US5892222A (en) * 1996-04-18 1999-04-06 Loral Fairchild Corporation Broadband multicolor photon counter for low light detection and imaging
DE69825402T2 (de) * 1997-03-12 2005-08-04 Seiko Epson Corp. Pixelschaltung, anzeigevorrichtung und elektronische apparatur mit stromgesteuerter lichtemittierender vorrichtung
US6369853B1 (en) * 1997-11-13 2002-04-09 Foveon, Inc. Intra-pixel frame storage element, array, and electronic shutter method suitable for electronic still camera applications
JP2001024209A (ja) 1999-07-07 2001-01-26 Toshiba Corp 放射線撮像装置
JP2001135851A (ja) * 1999-11-05 2001-05-18 Minolta Co Ltd 光電変換素子および固体撮像装置
US6437339B2 (en) * 2000-03-24 2002-08-20 Hologic, Inc. Flat panel x-ray imager with gain layer
US6492655B2 (en) 2000-04-05 2002-12-10 Fuji Photo Film Co., Ltd. Method and apparatus for reading image information
JP3493405B2 (ja) 2000-08-31 2004-02-03 ミノルタ株式会社 固体撮像装置
TW550944B (en) * 2001-03-09 2003-09-01 Honda Motor Co Ltd Photosensitive circuit
US7372495B2 (en) * 2002-08-23 2008-05-13 Micron Technology, Inc. CMOS aps with stacked avalanche multiplication layer and low voltage readout electronics

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100944574B1 (ko) * 2005-06-28 2010-02-25 인텔 코오퍼레이션 개별 흡수 및 증식 영역들을 갖는 게르마늄/실리콘애벌란시 광검출기
KR101369863B1 (ko) * 2006-12-27 2014-03-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 전자기기
KR20150018518A (ko) * 2012-05-29 2015-02-23 휴렛-팩커드 디벨롭먼트 컴퍼니, 엘.피. 독립적으로 제어가능한 흡수 영역 전기장 및 증식 영역 전기장을 포함하는 장치

Also Published As

Publication number Publication date
US20080225133A1 (en) 2008-09-18
US7372495B2 (en) 2008-05-13
US20040046101A1 (en) 2004-03-11
KR100681097B1 (ko) 2007-02-08
US7880791B2 (en) 2011-02-01
EP1547152A2 (en) 2005-06-29
US20090200455A1 (en) 2009-08-13
US7365773B2 (en) 2008-04-29
CN101309351A (zh) 2008-11-19
AU2003272232A8 (en) 2004-03-11
CN100499145C (zh) 2009-06-10
WO2004019609A3 (en) 2004-05-13
US20040036786A1 (en) 2004-02-26
ATE428185T1 (de) 2009-04-15
CN1689164A (zh) 2005-10-26
JP2005536930A (ja) 2005-12-02
US6821808B2 (en) 2004-11-23
EP1547152B1 (en) 2009-04-08
US20060187330A1 (en) 2006-08-24
AU2003272232A1 (en) 2004-03-11
WO2004019609A2 (en) 2004-03-04
DE60327087D1 (de) 2009-05-20
US7525588B2 (en) 2009-04-28

Similar Documents

Publication Publication Date Title
KR100681097B1 (ko) 적층형 아발란치 증폭층과 저전압 독출 회로를 구비한 씨모스 에이피에스
US6011251A (en) Method for obtaining a high dynamic range read-out signal of a CMOS-based pixel structure and such CMOS-based pixel structure
JP4264855B2 (ja) 利得調整可能なアクティブ・ピクセル・センサ
JP3493405B2 (ja) 固体撮像装置
JP4457134B2 (ja) Ｃｍｏｓを基礎とするピクセル構造の高ダイナミックレンジの読み出し信号を得る方法及びそのｃｍｏｓを基礎とするピクセル構造
JP4846159B2 (ja) 自動露出検出をする高感度貯蔵画素センサー
US8054356B2 (en) Image pickup apparatus having a charge storage section and charge sweeping section
EP1302986B1 (en) Photodetector with high dynamic range and increased operating temperature
US7679666B2 (en) Solid-state logarithmic image sensing device
KR100910501B1 (ko) 고체 촬상장치, 촬상장치 및 촬상소자
US8072524B2 (en) Solid-state image-sensing device
US6836291B1 (en) Image pickup device with integral amplification
US20040021058A1 (en) System, circuit and method providing a dynamic range pixel cell with blooming protection
US20080315272A1 (en) Image sensor with gain control
US6734907B1 (en) Solid-state image pickup device with integration and amplification
US6995797B2 (en) Charge detecting device for a solid state imaging device
US7106373B1 (en) Method for increasing dynamic range of a pixel by multiple incomplete reset
US7280144B2 (en) Solid-state image sensing device with reduced leak current
US20080157151A1 (en) CMOS image sensor
JP2001094878A (ja) 固体撮像装置
US6972399B2 (en) Reset voltage generation circuit for CMOS imagers
JP4345145B2 (ja) 固体撮像装置
JP2003158683A (ja) 固体撮像装置およびそれを用いた固体撮像システム

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140127

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151230

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190207

Year of fee payment: 13