KR20050080407A - 아날로그 캐패시터 및 그 제조방법 - Google Patents
아날로그 캐패시터 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050080407A KR20050080407A KR1020040008495A KR20040008495A KR20050080407A KR 20050080407 A KR20050080407 A KR 20050080407A KR 1020040008495 A KR1020040008495 A KR 1020040008495A KR 20040008495 A KR20040008495 A KR 20040008495A KR 20050080407 A KR20050080407 A KR 20050080407A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- layer
- high resistance
- capacitor
- resistance layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
시료 | 하부전극 | 하부전극표면처리 | 캐패시터유전막 | 유전막후처리 | 상부전극 |
제1 시료(81) | PVD-TiN | NH3플라즈마 | Ta2O5/HfO2/Ta2O5 | × | PVD-TiN |
제2 시료(82) | PVD-TiN | NH3 플라즈마 | Ta2O5/HfO2/Ta2O5 | O3 처리 | PVD-TiN |
제3 시료(83) | PVD-TiN | NH3 플라즈마 | Ta2O5/HfO2/Ta2O5 | O3 처리 | MOCVD-TiN |
시료 | 하부전극 | 캐패시터 유전막 | 상부 전극 |
제4 시료(84) | ALD-TiN | Ta2O5/HfO2/Ta2O5 | Ru 50Å/PVD-TiN |
제5 시료(85) | ALD-TiN | Ta2O5/HfO2/Ta2O5 | Ru 50Å/O2 열처리/PVD-TiN |
Claims (43)
- 하부 도전막을 포함하는 하부전극;상기 하부 도전막 상에 배치된 캐패시터 유전막; 및상기 하부전극과 대향되도록 상기 캐패시터 유전막 상에 배치되되, 적어도, 상기 캐패시터 유전막과 접하는 상부 고저항층으로 이루어지는 상부전극을 포함하는 아날로그 캐패시터.
- 제 1 항에 있어서,상기 하부 도전막 및 상기 캐패시터 유전막 사이에 개재된 하부 고저항층을 더 포함하는 아날로그 캐패시터.
- 제 2 항에 있어서,상기 하부전극 및 상기 상부전극 사이에 전압 인가시 상기 캐패시터 유전막과 접하는 부분의 상기 하부 고저항층에 생성되는 하부 공핍층; 및상기 하부전극 및 상기 상부전극 사이에 전압 인가시 상기 캐패시터 유전막과 접하는 부분의 상기 상부 고저항층에 생성되되, 상기 하부 공핍층과 동일하거나 근사한 값의 캐패시턴스를 갖는 상부 공핍층을 더 포함하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 상부 공핍층은 상기 하부 공핍층의 캐패시턴스와 동일한 값의 캐패시턴스를 갖는 것을 특징으로 하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 하부 도전막은 Ru,Pt 또는 Ir과 같은 금속막, TiN,TaN 또는 WN과 같은 금속질화막, Si이 첨가된 금속 질화막 및 Al이 첨가된 금속 질화막으로 이루어진 군에서 선택된 하나의 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 하부 고저항층은 산소를 함유한 금속막 또는 산소를 함유한 금속질화막이되, 상기 금속막 또는 금속질화막은 상기 하부 도전막과 동일한 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 캐패시터 유전막은 SiO2막, Si3N4막, 금속 산화막 및 페로브스카이트 계열의 유전막으로 이루어진 군에서 선택된 하나이거나 적어도 두개의 유전막의 조합에 의한 적층막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 7 항에 있어서,상기 금속산화막은 Al2O3막, HfO2막, La2O3막, ZrO 2막 및 Ta2O5으로 이루어진 군에서 선택된 하나이고, 상기 페로브스카이트 계열의 유전막은 BST막, PZT막, SBT막 및 ST막으로 이루어진 군에서 선택된 하나인 것을 특징으로 하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 상부 고저항층은 상기 하부 도전막보다 큰 비저항을 갖는 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 9 항에 있어서,상기 상부 고저항층은 W,Ti,Ta,Al,Cu,Ru,Pt 또는 Ir과 같은 금속막, TiN,TaN 또는 WN과 같은 금속질화막, Si이 첨가된 금속 질화막 및 Al이 첨가된 금속 질화막으로 이루어진 군에서 선택된 하나의 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 9 항에 있어서,상기 상부 고저항층은 상기 하부 도전막의 증착방법 보다 큰 비저항을 갖는막을 형성할 수 있는 증착방법에 의하여 형성된 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 11 항에 있어서,상기 상부 고저항층은 CVD법, PECVD법, PVD법, MOCVD법, ALD법 또는 PEALD법중에서 선택된 하나의 증착방법에 의하여 형성된 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 12 항에 있어서,상기 하부 도전막이 PVD법에 의하여 형성된 도전막인 경우에 상기 상부 고저항층은 MOCVD법에 의하여 형성된 도전막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 13 항에 있어서,상기 하부 도전막이 PVD법에 의하여 형성된 TiN막인 경우에 상기 상부 고저항층은 MOCVD법에 의하여 형성된 TiN막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 상부 고저항층은 산소를 함유한 금속막 또는 산소를 함유한 금속질화막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 15 항에 있어서,상기 금속막은 Ru막, Pt막 또는 Ir막이고, 상기 금속질화막은 TiN막, TaN막 , WN막, Si이 첨가된 금속 질화막 또는 Al이 첨가된 금속 질화막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 15 항에 있어서,상기 하부 도전막이 TiN막인 경우에 상기 상부 고저항층은 TiON막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 15 항에 있어서,상기 하부 도전막이 Ru막인 경우에 상기 상부 고저항층은 RuO2막인 것을 특징으로 하는 아날로그 캐패시터.
- 제 3 항에 있어서,상기 상부 전극은 상기 상부 고저항층 상에 배치된 상부 도전막을 더 포함하되, 상기 상부 도전막은 상기 상부 고저항층 보다 작은 비저항을 갖는 것을 특징으로 하는 아날로그 캐패시터.
- 하부 도전막을 포함하는 하부전극;상기 하부 도전막 상에 배치되되, 캐패시턴스-전압곡선의 이차항의 계수가 양의 값을 갖는 캐패시터 유전막; 및상기 하부전극과 대향되도록 상기 캐패시터 유전막 상에 배치되되, 적어도, 상기 캐패시터 유전막과 접하는 상부 고저항층으로 이루어지는 상부전극을 포함하는 아날로그 캐패시터.
- 제 20 항에 있어서,상기 하부 도전막 및 상기 캐패시터 유전막 사이에 개재된 하부 고저항층을 더 포함하는 아날로그 캐패시터.
- 제 21 항에 있어서,상기 하부전극 및 상기 상부전극 사이에 전압인가시 상기 캐패시터 유전막과 접하는 부분의 상기 하부 고저항층 및 상기 상부 고저항층에 각각 생성되어 상기 캐패시터 유전막이 갖는 캐패시턴스-전압곡선의 이차항의 계수를 감소시키는 하부 공핍층 및 상부 공핍층을 더 포함하는 아날로그 캐패시터.
- 제 22 항에 있어서,상기 상부 공핍층은 상기 하부 공핍층과 동일하거나 근사한 값의 캐패시턴스를 갖는 것을 특징으로 하는 아날로그 캐패시터.
- 제 23 항에 있어서,상기 캐패시터 유전막은 SiO2막, Si3N4막, 금속 산화막 및 페로브스카이트 계열의 유전막으로 이루어진 군에서 선택된 하나이거나 적어도 두개의 유전막의 조합에 의한 적층막으로 이루어지되, 캐패시턴스-전압곡선의 이차항의 계수가 양의 값을 갖는 적어도 하나의 유전막을 포함하는 것을 특징으로 하는 아날로그 캐패시터.
- 제 24 항에 있어서,상기 캐패시턴스-전압곡선의 이차항의 계수가 양의 값을 갖는 적어도 하나의 유전막은 Al2O3막, Si3N4막 또는 HfO2막인 것을 특징으로 하는 아날로그 캐패시터.
- 반도체 기판 상에 하부 절연막을 형성하고,상기 하부 절연막 상에 하부 도전막을 포함하는 하부전극을 형성하고,상기 하부 도전막 상에 캐패시터 유전막을 형성하고,상기 캐패시터 유전막 상에 적어도, 상기 캐패시터 유전막과 접하는 상부 고저항층을 포함하는 상부전극을 형성하되, 상기 상부 고저항층은 상기 캐패시터 유전막과 접하는 부분에 공핍층이 생성될 수 있도록 고저항막으로 형성하는 것을 포함하는 아날로그 캐패시터의 제조방법.
- 제 26 항에 있어서,상기 캐패시터 유전막을 형성하기 전에 질소를 포함한 분위기에서 상기 하부 도전막의 표면을 플라즈마 처리하는 것을 더 포함하는 아날로그 캐패시터의 제조방법.
- 제 26 항에 있어서,상기 상부 고저항층은 상기 하부 도전막 보다 큰 비저항을 갖도록 형성하는 것을 포함하는 아날로그 캐패시터의 제조방법.
- 제 28 항에 있어서,상기 상부 고저항층은 상기 하부 도전막의 증착방법 보다 큰 비저항을 갖는 막을 형성할수 있는 증착방법을 적용하여 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 29 항에 있어서,상기 상부 고저항층은 CVD법, PECVD법, PVD법, MOCVD법, ALD법 또는 PEALD법 중에 선택된 하나의 증착방법을 적용하여 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 30 항에 있어서,상기 하부 도전막이 PVD법에 의하여 형성되는 경우에 상기 상부 고저항층은 MOCVD법에 의하여 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 31 항에 있어서,상기 하부 도전막이 PVD법에 의하여 형성된 TiN막인 경우에 상기 상부 고저항층은 MOCVD법에 의하여 형성된 TiN막인 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 28 항에 있어서,상기 상부 고저항층은 상기 하부 도전막 보다 큰 비저항을 갖는 막으로 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 33 항에 있어서,상기 상부 고저항층은 W,Ti,Ta,Al,Cu,Ru,Pt 또는 Ir과 같은 금속막, TiN,TaN 또는 WN과 같은 금속질화막, Si이 첨가된 금속 질화막 및 Al이 첨가된 금속 질화막으로 이루어진 군에서 선택된 하나의 도전막으로 형성하는 것을 특징으로 하는 아날로그 캐패시터.
- 제 26 항에 있어서,상기 상부 고저항층을 형성하는 것은상기 캐패시터 유전막 상에 추가 도전막을 형성하고,상기 추가 도전막을 산소를 포함하는 기체분위기에서 열처리하는 것을 포함하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 35 항에 있어서,상기 추가 도전막은 Ru막, Pt막 또는 Ir막과 같은 금속막이거나 TiN막, TaN막, WN막, Si이 첨가된 금속 질화막 또는 Al이 첨가된 금속 질화막과 같은 금속 질화막인 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 35 항에 있어서,상기 추가 도전막은 약 100Å보다 작은 두께를 갖도록 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 35 항에 있어서,상기 추가 도전막이 산소 투과성이 좋은 물질막인 경우에 상기 추가 도전막은 약 500Å보다 작은 두께를 갖도록 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 38 항에 있어서,상기 추가 도전막은 Ru막 또는 Pt막인 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 반도체 기판 상에 하부 절연막을 형성하고,상기 하부 절연막 상에 하부 도전막을 포함하는 하부전극을 형성하고,상기 하부 도전막 상에 캐패시터 유전막을 형성하되, 상기 캐패시터 유전막은 캐패시턴스-전압곡선의 이차항의 계수가 양의 값을 갖는 유전막으로 형성하고,상기 캐패시터 유전막 상에 적어도 상기 캐패시터 유전막과 접하는 상부 고저항층을 포함하는 상부전극을 형성하되, 상기 상부 고저항층은 상기 캐패시터 유전막과 접하는 부분에 공핍층이 생성될 수 있도록 고저항막으로 형성하는 것을 포함하는 아날로그 캐패시터의 제조방법.
- 제 40 항에 있어서,상기 캐패시터 유전막을 형성하기 전에 상기 캐패시터 유전막과 접하는 부분의 상기 하부 도전막에 공핍층이 생성될 수 있도록 상기 하부도전막에 대하여 산소를 포함하는 기체분위기에서 열처리를 수행하는 것을 더 포함하는 아날로그 캐패시터의 제조방법.
- 제 40 항에 있어서,상기 캐패시터 유전막은 SiO2막, Si3N4막, 금속 산화막 및 페로브스카이트 계열의 유전막으로 이루어진 군에서 선택된 하나이거나 적어도 두개의 유전막의 조합에 의한 적층막으로 형성하되, 캐패시턴스-전압곡선의 이차항의 계수가 양의 값을 갖는 적어도 하나의 유전막을 포함하도록 형성하는 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
- 제 42 항에 있어서,상기 캐패시턴스-전압곡선의 이차항의 계수가 양의 값을 갖는 적어도 하나의 유전막은 Al2O3막, Si3N4막 또는 HfO2막인 것을 특징으로 하는 아날로그 캐패시터의 제조방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040008495A KR100605506B1 (ko) | 2004-02-09 | 2004-02-09 | 엠아이엠 아날로그 캐패시터 및 그 제조방법 |
US11/052,045 US20050173778A1 (en) | 2004-02-09 | 2005-02-08 | Analog capacitor and method of fabricating the same |
US12/153,306 US7868421B2 (en) | 2004-02-09 | 2008-05-16 | Analog capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040008495A KR100605506B1 (ko) | 2004-02-09 | 2004-02-09 | 엠아이엠 아날로그 캐패시터 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050080407A true KR20050080407A (ko) | 2005-08-12 |
KR100605506B1 KR100605506B1 (ko) | 2006-07-28 |
Family
ID=34836713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020040008495A Expired - Fee Related KR100605506B1 (ko) | 2004-02-09 | 2004-02-09 | 엠아이엠 아날로그 캐패시터 및 그 제조방법 |
Country Status (2)
Country | Link |
---|---|
US (2) | US20050173778A1 (ko) |
KR (1) | KR100605506B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190132139A (ko) * | 2018-05-18 | 2019-11-27 | 삼성전자주식회사 | 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100630687B1 (ko) * | 2004-07-05 | 2006-10-02 | 삼성전자주식회사 | 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법 |
US7388248B2 (en) * | 2004-09-01 | 2008-06-17 | Micron Technology, Inc. | Dielectric relaxation memory |
KR100706803B1 (ko) * | 2006-01-19 | 2007-04-12 | 삼성전자주식회사 | 반도체 소자 및 그의 형성 방법 |
KR20090028030A (ko) * | 2007-09-13 | 2009-03-18 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US8530305B2 (en) * | 2010-04-19 | 2013-09-10 | Micron Technology, Inc. | Nanodot charge storage structures and methods |
WO2013184995A1 (en) | 2012-06-07 | 2013-12-12 | Waters Technologies Corporation | Methods and apparatus for performing mass spectrometry |
KR101396744B1 (ko) * | 2012-07-19 | 2014-05-19 | 삼성전기주식회사 | 홀 구조를 갖는 커패시터 및 그 제조방법 |
US8901710B2 (en) * | 2013-02-27 | 2014-12-02 | International Business Machines Corporation | Interdigitated capacitors with a zero quadratic voltage coefficient of capacitance or zero linear temperature coefficient of capacitance |
US9263437B2 (en) | 2013-12-18 | 2016-02-16 | Taiwan Semiconductor Manufacturing Co., Ltd | Mechanisms for forming metal-insulator-metal (MIM) capacitor structure |
US9502494B2 (en) * | 2013-12-18 | 2016-11-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Metal-insulator-metal (MIM) capacitor structure and method for forming the same |
US9859157B1 (en) | 2016-07-14 | 2018-01-02 | International Business Machines Corporation | Method for forming improved liner layer and semiconductor device including the same |
CN107331775B (zh) * | 2017-07-10 | 2019-10-08 | 陕西师范大学 | 一种高质量电子传输层的钙钛矿太阳电池及其制备方法 |
US10818666B2 (en) | 2019-03-04 | 2020-10-27 | Micron Technology, Inc. | Gate noble metal nanoparticles |
KR102813679B1 (ko) * | 2021-01-22 | 2025-05-27 | 삼성전자주식회사 | 반도체 장치 및 이의 제조 방법 |
US20230343818A1 (en) * | 2022-04-26 | 2023-10-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor Device and Method for Forming the Same |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4384299A (en) * | 1976-10-29 | 1983-05-17 | Massachusetts Institute Of Technology | Capacitor memory and methods for reading, writing, and fabricating capacitor memories |
KR940001675B1 (ko) | 1991-09-17 | 1994-03-05 | 이창우 | 배관용 스테인레스 다중관 및 그 제조방법 |
KR20000019452A (ko) | 1998-09-11 | 2000-04-15 | 김영환 | 개선된 특성의 티타늄질화막 형성방법 |
JP2001177057A (ja) | 1999-12-17 | 2001-06-29 | Tokyo Electron Ltd | アナログ回路用キャパシタ及びその製造方法 |
DE10000005C1 (de) * | 2000-01-03 | 2001-09-13 | Infineon Technologies Ag | Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers |
US6341056B1 (en) * | 2000-05-17 | 2002-01-22 | Lsi Logic Corporation | Capacitor with multiple-component dielectric and method of fabricating same |
KR100395766B1 (ko) * | 2001-02-12 | 2003-08-25 | 삼성전자주식회사 | 강유전체 기억 소자 및 그 형성 방법 |
KR100359299B1 (en) * | 2001-03-26 | 2002-11-07 | Samsung Electronics Co Ltd | Semiconductor memory device having resist pattern and method for forming metal contact thereof |
US6727140B2 (en) * | 2001-07-11 | 2004-04-27 | Micron Technology, Inc. | Capacitor with high dielectric constant materials and method of making |
KR100553679B1 (ko) | 2002-03-21 | 2006-02-24 | 삼성전자주식회사 | 아날로그 커패시터를 갖는 반도체 소자 및 그 제조방법 |
US6881999B2 (en) | 2002-03-21 | 2005-04-19 | Samsung Electronics Co., Ltd. | Semiconductor device with analog capacitor and method of fabricating the same |
-
2004
- 2004-02-09 KR KR1020040008495A patent/KR100605506B1/ko not_active Expired - Fee Related
-
2005
- 2005-02-08 US US11/052,045 patent/US20050173778A1/en not_active Abandoned
-
2008
- 2008-05-16 US US12/153,306 patent/US7868421B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20190132139A (ko) * | 2018-05-18 | 2019-11-27 | 삼성전자주식회사 | 유전막을 가지는 집적회로 소자 및 그 제조 방법과 집적회로 소자 제조 장치 |
Also Published As
Publication number | Publication date |
---|---|
US7868421B2 (en) | 2011-01-11 |
US20080218936A1 (en) | 2008-09-11 |
KR100605506B1 (ko) | 2006-07-28 |
US20050173778A1 (en) | 2005-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7868421B2 (en) | Analog capacitor | |
EP1517360B1 (en) | Analog capacitor and method of fabricating the same | |
KR100642635B1 (ko) | 하이브리드 유전체막을 갖는 반도체 집적회로 소자들 및그 제조방법들 | |
KR100856661B1 (ko) | 강유전체 캐패시터 및 그 제조 방법 | |
US7002788B2 (en) | Capacitor including a dielectric layer having an inhomogeneous crystalline region and method of fabricating the same | |
US7253075B2 (en) | Semiconductor device and method for manufacturing the same | |
US7623338B2 (en) | Multiple metal-insulator-metal capacitors and method of fabricating the same | |
US20030096473A1 (en) | Method for making metal capacitors with low leakage currents for mixed-signal devices | |
KR20210085460A (ko) | 강유전성의 커패시터, 트랜지스터, 메모리 소자 및 강유전성의 커패시터의 제조방법 | |
KR20020094933A (ko) | 반도체장치 및 그 제조방법 | |
KR20090051634A (ko) | 캐패시터 및 그 제조 방법 | |
KR100568516B1 (ko) | 후처리 기술을 사용하여 아날로그 커패시터를 제조하는 방법 | |
US20050132549A1 (en) | Method for making metal capacitors with low leakage currents for mixed-signal devices | |
KR100518518B1 (ko) | 반도체장치의 커패시터 및 그 제조방법 | |
KR100522756B1 (ko) | 크롬이 함유된 확산장벽층을 구비하는 반도체소자 및 그제조 방법 | |
KR100630687B1 (ko) | 다층 유전막을 갖는 아날로그 반도체 소자의 커패시터 및그 형성방법 | |
US7868420B2 (en) | Semiconductor device which includes a capacitor and an interconnection film coupled to each other and a manufacturing method thereof | |
KR102806093B1 (ko) | 커패시터, 커패시터를 포함하는 메모리 소자 및 커패시터 제조 방법 | |
US12356643B2 (en) | Capacitor, memory device including the capacitor | |
KR100555483B1 (ko) | 수소 열처리를 포함하는 반도체장치의 커패시터 제조방법 | |
KR100585003B1 (ko) | 캐패시터 및 그 제조 방법 | |
KR100541547B1 (ko) | 아날로그 커패시터 제조방법 | |
US20220148770A1 (en) | Method for adjusting resistance value of thin film resistance layer in semiconductor structure | |
KR20080079491A (ko) | 고유전막을 갖는 커패시터의 제조 방법 및 이에 의해제조된 커패시터 | |
KR20010038590A (ko) | 수소 분위기의 후속공정에 열화되지 않는 커패시터 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
PA0109 | Patent application |
Patent event code: PA01091R01D Comment text: Patent Application Patent event date: 20040209 |
|
PA0201 | Request for examination | ||
PG1501 | Laying open of application | ||
E902 | Notification of reason for refusal | ||
PE0902 | Notice of grounds for rejection |
Comment text: Notification of reason for refusal Patent event date: 20051129 Patent event code: PE09021S01D |
|
E701 | Decision to grant or registration of patent right | ||
PE0701 | Decision of registration |
Patent event code: PE07011S01D Comment text: Decision to Grant Registration Patent event date: 20060508 |
|
GRNT | Written decision to grant | ||
PR0701 | Registration of establishment |
Comment text: Registration of Establishment Patent event date: 20060720 Patent event code: PR07011E01D |
|
PR1002 | Payment of registration fee |
Payment date: 20060721 End annual number: 3 Start annual number: 1 |
|
PG1601 | Publication of registration | ||
PR1001 | Payment of annual fee |
Payment date: 20090714 Start annual number: 4 End annual number: 4 |
|
PR1001 | Payment of annual fee |
Payment date: 20100630 Start annual number: 5 End annual number: 5 |
|
PR1001 | Payment of annual fee |
Payment date: 20110705 Start annual number: 6 End annual number: 6 |
|
PR1001 | Payment of annual fee |
Payment date: 20120706 Start annual number: 7 End annual number: 7 |
|
FPAY | Annual fee payment |
Payment date: 20130701 Year of fee payment: 8 |
|
PR1001 | Payment of annual fee |
Payment date: 20130701 Start annual number: 8 End annual number: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140630 Year of fee payment: 9 |
|
PR1001 | Payment of annual fee |
Payment date: 20140630 Start annual number: 9 End annual number: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150630 Year of fee payment: 10 |
|
PR1001 | Payment of annual fee |
Payment date: 20150630 Start annual number: 10 End annual number: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160630 Year of fee payment: 11 |
|
PR1001 | Payment of annual fee |
Payment date: 20160630 Start annual number: 11 End annual number: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170630 Year of fee payment: 12 |
|
PR1001 | Payment of annual fee |
Payment date: 20170630 Start annual number: 12 End annual number: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180629 Year of fee payment: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20180629 Start annual number: 13 End annual number: 13 |
|
PR1001 | Payment of annual fee |
Payment date: 20200630 Start annual number: 15 End annual number: 15 |
|
PR1001 | Payment of annual fee |
Payment date: 20210628 Start annual number: 16 End annual number: 16 |
|
PC1903 | Unpaid annual fee |
Termination category: Default of registration fee Termination date: 20240430 |