KR20050074328A - 비휘발성 반도체 메모리장치의 제조방법 - Google Patents
비휘발성 반도체 메모리장치의 제조방법 Download PDFInfo
- Publication number
- KR20050074328A KR20050074328A KR1020050003022A KR20050003022A KR20050074328A KR 20050074328 A KR20050074328 A KR 20050074328A KR 1020050003022 A KR1020050003022 A KR 1020050003022A KR 20050003022 A KR20050003022 A KR 20050003022A KR 20050074328 A KR20050074328 A KR 20050074328A
- Authority
- KR
- South Korea
- Prior art keywords
- variable resistor
- temperature
- variable
- memory device
- resistance element
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 49
- 238000000034 method Methods 0.000 title claims description 54
- 238000004519 manufacturing process Methods 0.000 title abstract description 25
- 229910052751 metal Inorganic materials 0.000 claims abstract description 29
- 239000002184 metal Substances 0.000 claims abstract description 29
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 20
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 20
- 239000011575 calcium Substances 0.000 claims abstract description 14
- 230000008018 melting Effects 0.000 claims abstract description 9
- 238000002844 melting Methods 0.000 claims abstract description 9
- 238000004544 sputter deposition Methods 0.000 claims abstract description 9
- ZGDMLJRSIWVGIF-UHFFFAOYSA-N calcium manganese(2+) oxygen(2-) praseodymium(3+) Chemical compound [O-2].[Mn+2].[Ca+2].[Pr+3] ZGDMLJRSIWVGIF-UHFFFAOYSA-N 0.000 claims abstract description 4
- 230000008569 process Effects 0.000 claims description 38
- 230000015572 biosynthetic process Effects 0.000 claims description 30
- 238000000151 deposition Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 10
- 238000012545 processing Methods 0.000 claims description 3
- 239000010408 film Substances 0.000 description 64
- 239000010410 layer Substances 0.000 description 43
- 230000008859 change Effects 0.000 description 12
- 239000000463 material Substances 0.000 description 12
- 238000001465 metallisation Methods 0.000 description 12
- 239000000758 substrate Substances 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000012212 insulator Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 7
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Substances [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 239000010970 precious metal Substances 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000003685 thermal hair damage Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 239000000956 alloy Substances 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000005294 ferromagnetic effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 238000005549 size reduction Methods 0.000 description 3
- 229910004200 TaSiN Inorganic materials 0.000 description 2
- 229910008482 TiSiN Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 229910052741 iridium Inorganic materials 0.000 description 2
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- -1 nitride compounds Chemical class 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 229910052715 tantalum Inorganic materials 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910004121 SrRuO Inorganic materials 0.000 description 1
- 229910004166 TaN Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005291 magnetic effect Effects 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 230000003446 memory effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 229910052723 transition metal Inorganic materials 0.000 description 1
- 229910000314 transition metal oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B63/00—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
- H10B63/30—Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having three or more electrodes, e.g. transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/021—Formation of switching materials, e.g. deposition of layers
- H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
- H10N70/061—Shaping switching materials
- H10N70/063—Shaping switching materials by etching of pre-deposited switching material layers, e.g. lithography
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/821—Device geometry
- H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/881—Switching materials
- H10N70/883—Oxides or nitrides
- H10N70/8836—Complex metal oxides, e.g. perovskites, spinels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/78—Array wherein the memory cells of a group share an access device, all the memory cells of the group having a common electrode and the access device being not part of a word line or a bit line driver
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
페로브스카이트 (perovskite) 형 금속산화막으로 이루어진 가변저항체 (8) 를 가진 가변저항소자를 포함하는 비휘발성 반도체 메모리장치의 제조방법에서, 가변저항체 (8) 는 가변저항체 (8) 의 형성 이전에 형성되어진 금속배선층 (11) 의 용융점보다 낮은 온도에서 형성된다. 보다 바람직하게는, 가변저항체 (8) 는 프라세오디뮴 (praseodymium) 칼슘망간산화물에 의해 형성되는데, 이는 일반화학식, Pr1-xCaxMnO3로 표시되며, 이 형성은 스퍼터링방법에 따라서 350℃ 내지 500℃의 범위인 성막 온도에서 수행된다.
Description
본 발명은 비휘발성 반도체 메모리장치에 관한 것으로, 더욱 자세하게는, 페로브스카이트형 금속산화막으로 이루어진 가변저항체를 가진 가변저항소자를 포함하는 비휘발성 반도체 메모리장치의 제조방법에 관한 것이다.
최근, FeRAM (강유전체 RAM), MRAM (자기 RAM), 및 OUM (Ovonic Unified RAM) 과 같은 여러 장치구조들이, 플래시 메모리를 구성하고 고속 동작이 가능하게 이루어지는 차세대 비휘발성 랜덤 액세스 메모리 (NVRAM) 로서 제안되고 있으며, 성능에서의 증가, 신뢰성에서의 증가, 비용감소 및 프로세스 매칭의 관점에서 이러한 장치의 개발 경쟁이 심해지고 있다. 그러나, 현 단계에서의 이들 메모리 디바이스는 이점과 단점을 가지고 있으며, SRAM, DRAM 및 플래시 메모리의 개개의 이점들을 가진 이상적인 "유니버설 메모리"의 실현까지는 오랜 기간이 걸린다.
예를 들어, 이미 실용화 상태로 되어 있는 FeRAM은 산화물 강유전체의 자발분극반전현상을 이용하며 낮은 소비전력과 고속동작으로 특징화되지만, 그러나, 고가의 비용과 파괴판독에 의한 단점을 가진다. MRAM 에 이용되는 거대자기저항효과 (GMR) 를 이용하는 강자성 터널링 효과소자는 Fe, Co, Ni 등과 같은 것으로 이루어진 2 개의 강자성 층이 Al2O3 와 같은 초박절연층들 (터널장벽층들) 간에 위치되는 구조를 가진다. 여기서, 절연층들을 통해 흐르는 터널 전류량은 강자성층들의 자화(스핀) 의 배향을 변경함으로써 제어될 수 있으며, 따라서, 메모리 효과가 존재한다. 이러한 소자는 프로그래밍시에 자화반전에 소비전력이 높고 크기축소가 어려운 큰 문제를 가진다. 또한, 칼코제니트 재료의 열적 상변화에 기초한 OUM 은 저렴한 비용과 프로세싱 매칭에서 이점을 갖지만, 그러나, 열적 동작에 의한 고속 동작에서 그리고 크기 축소에서 문제를 가진다.
이들 현 기술에 더하여, 거대자기저항 (CMR) 재료에서의 새로운 현상인 전기펄스 유도 저항 (EPIR) 효과를 이용하는 저항성 램던 액세스 메모리 (RRAM) 장치가 미국 휴스톤 대학의 샹큉 리우, 알렉스 이그나티브 등에 의해 개시되어 있다 (미국특허 제 6,204,139). 페로브스카이트형 구조를 가진 Mn 계 산화물재료로 대표되는 CMR 재료에서의 EPIR 효과는 수개의 디지트 (digit) 에 의한 저항에서의 변화가 실온에서 발생하는 점에서 획기적으로 된다. 이러한 현상을 이용하는 RRAM은 낮은 소비전력, 크기축소에 적합한 단순한 구조, 고집적도에서의 용이함 및 저항변화의 넓은 다이내믹 범위라는 특징을 가지며, 단일 메모리 소자에서 3개 이상의 값의 정보를 저장하는 다중값 메모리가 가능하게 이루어지는 우수한 특성을 가진다. 메모리 소자는 하부전극 박막, CMR 박막 및 상부전극 박막이 기판과 직교방향으로 차례대로 적층되어 있는 매우 간단한 기본구조를 가진다. 동작에 따르면, 상부전극과 하부전극 간에 인가되는 전기펄스의 분극, 전압 및 (수십 ns 내지 수 ㎲의 폭넓은 범위에서의) 펄스폭이 제어되어, 상부전극과 하부전극 사이에 배치되는 CMR 박막의 저항이 변화된다. 이러한 펄스 인가에 의해 변화되는 저항값은 펄스 인가 이후, 장기간동안 유지되며, 비휘발성 메모리 소자의 성능은 예를 들어, "0" 에 대응하는 저저항 상태로 만들고 "1" 에 대응하는 고저항상태를 만듦으로써, 달성될 수 있다.
EPIR 소자의 CMR 재료로는, 그 중심에서 3d천이금속원소를 가지는 산소 8면체의 네트워크를 기본으로 하는 페로브스카이트 구조를 갖는 Pr1-xCaxMnO3 (PCMO), La1-xCaxMnO3, La1-xSrxMnO3, Gd0.7
Ca0.3BaCo2O5+5 등과 같은 것이 통상적으로 이용되며, x 가 0.3 근처인 조성을 가지는 PCMO 가 저항값에서의 가장 넓은 범위의 변화를 갖는 것으로 보고되고 있다. 전극 재료로는, Pt, Ir, Ru, Ph, Ag, Au, Al 및 Ta 와 같은 금속계 재료, 및 CMR 재료보다 높은 도전성을 가지는 YBa2Cu3O7-x, RuO2, IrO2, SrRuO3, TaSiN, TiN, TiSiN MoN 과 같은 산화물계 또는 질화물계 화합물이 이용되며, 대량생산에서도 우수하며 CMR 층과의 우수한 계면상태를 형성하여 전기접속에서 문제를 일으키지 않고, Au (격자상수 a = 0.4079 nm) 뿐만 아니라, Pt (격자상수 a = 0.3923 nm), Ir (격자상수 a = 0.3839 nm), Rh (격자상수 a = 0.3803 nm), Pd (격자상수 a = 0.389 nm) 와 같은 플라티늄 그룹의 금속들을 포함하는 귀금속이 적합하다.
비휘발성 메모리 소자들이 종래기술에 따라 반도체 집적회로에 제조될 때, 트랜지스터의 형성과 동시에 비휘발성 메모리 소자들이 형성되는 경우에, 트랜지스터들의 형성을 위하여 이용되는 확산 어닐링에 의해 비휘발성 메모리 소자들을 고온에서 열처리하기 때문에, 비휘발성 메모리 소자들의 성능에 대한 페로브스카이트형 금속 산화물의 막품질이 변한다. 따라서, 비휘발성 반도체 메모리 소자들을 반도체 집적회로에 집적화시키기 위해서는, 트랜지스터들의 형성 이후에 배선공정에서 비휘발성 메모리 소자들을 형성하는 것이 바람직하다. 또한, 비휘발성 메모리소자들은 배선공정에서 비휘발성 메모리 소자들을 제조함으로써 적층구조로 제조될 수 있기 때문에, 높은 집적화도가 가능하게 되고, 반도체 집적회로의 사양변경 및 설계변경이 용이하게 될 수 있다.
반도체 집적회로를 제조하는 배선공정에서는, Al 배선은 용융점이 660℃로 너무 낮고, 고유저항이 Al배선보다 낮은 Cu 배선은 고온에서 절연층으로 쉽게 확산되기 때문에, 배선의 형성 이후에 열처리를 수행할 수 없다. 그 결과, 반도체 집적회로의 제조시, 배선의 형성 후 비휘발성 메모리 소자들을 제조하는 공정을 추가하기 위해서는, 저온공정을 이용하여 반도체 메모리 소자들을 형성하는 것이 요구된다. 미국 휴스톤 대학의 미국특허 제6,204,139호에 개시된 종래기술에는, 이러한 저온공정을 이용하여 페로브스카이트형 금속 산화막을 형성하는 방법이 명확히 나타나 있지 않다.
본 발명은 상술한 문제들을 감안하여 이루어진 것으로, 본 발명의 목적은 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를 가진 비휘발성 메모리 소자를 반도체 집적회로에서 제조할 때 적층구조에 의한 높은 집적도와 설계변경이 용이한, 배선공정에서 비휘발성 메모리 소자를 형성하는 방법, 및 배선공정에서 열손상을 주지 않는 저온공정에서도 형성될 수 있는 비휘발성 메모리 소자의 제조방법에 관한 것이다.
성막온도와 페로브스카이트형 금속 산화막의 저항 간의 관계에 대해서는, 도 2 에 나타낸 PCMO 막을 예에서는, 초기상태에서의 고저항은 350℃ 또는 400 ℃ 이하의 성막온도에서 얻고, 초기상태에서의 저저항은 500℃ 이상의 성막 온도에서 얻는다. 350℃ 또는 400 ℃ 와 500℃ 사이의 중간성막온도에서 저항율이 크게 변한다.
따라서, 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를 가진 가변저항소자 (도 1 을 참조) 를 포함하는, 비휘발성 반도체 메모리에서는, 첫번째, 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를, 금속 배선재료의 용융점보다 낮은 온도에서 형성하고, 이에 따라, 금속배선을 과다한 열손상을 받는 것을 방지할 수 있어, 고품질의 비휘발성 반도체 메모리장치를 얻을 수 있다. 두번째로, 페로브스카이트형 금속 산화막의 저항율이 성막온도에 의존하여 변하며, 이에 따라, 성막 온도를 조정함으로써 가변저항체의 막두께와 같은 기하학적 크기를 변형시키지 않고 가변저항소자에 요구되는 특성에 따라서 초기 저항율을 설정할 수 있다.
더욱 바람직하게는, 가변저항체는, 350℃ 와 500℃ 사이의 성막 온도에서 막이 형성되어진, 일반식 Pr1-xCaxMnO3 으로 표현되는 프라세오디뮴 (praseodymium) 칼슘망간산화물인 것을 특징으로 한다. 350℃ 와 500℃ 사이의 성막 온도에서 막이 형성되어진, Pr1-xCaxMnO3 (PCMO) 막은 PCMO 막에 의해 유지되는 최대 저항변화의 특성을 가지며, 또한, 상술한 작용효과를 가진다.
더욱 자세하게는, 이 제조방법은 가변저항체가 최하부층인 금속배선층 상에 형성되는 것을 특징으로 한다. 메모리 셀이, 트랜지스터와 같은 활성소자와 가변저항소자로 형성되는 것으로 추정되는 경우, 가변저항소자와 활성소자는 서로의 상부에 위치되어, 메모리 셀의 크기축소를 달성할 수 있다. 또한, 가변저항체가 저온공정에서 형성되며, 이에 따라 하부층에 위치되는 금속배선이 열적으로 손상되는 것이 방지될 수 있다.
본 발명의 제 1 양태에 따른 비휘발성 반도체 메모리장치의 제조방법은 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를 가진 가변저항소자를 포함하는 비휘발성 반도체 메모리장치의 제조방법이며, 가변저항체는 가변저항체의 형성 이전에 형성되어진 금속배선층의 용융점보다 낮은 온도에서 형성된다.
제 1 양태에 따른 비휘발성 반도체 메모리장치의 제조방법에 따르면, 첫번째로, 페로브스카이트형 금속 산화막으로 이루어진 가변저항체가 금속 배선재료의 용융점보다 낮은 온도에서 형성되어, 고품질의 비휘발성 반도체 메모리장치를 얻을 수 있다. 두번째로, 성막 온도에 의존하여 페로브스카이트형 금속 산화막의 저항율이 변하며, 이에 따라, 성막 온도를 조정함으로써 가변저항체의 막두께와 같은 기하학적 크기를 변형시키지 않고 가변저항소자에 요구되는 특성에 따라서 초기 저항율을 설정할 수 있다.
또한, 본 발명의 제 2 양태에 따른 비휘발성 반도체 메모리장치는, 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를 가진 가변저항소자를 포함하는 비휘발성 반도체 메모리장치의 제조방법이며, 일반식 Pr1-xCaxMnO3 으로 표현되는 프라세오디뮴 칼슘망간산화물로 이루어진 가변저항체가 350℃ 와 500℃ 사이의 성막 온도에서 형성된다.
제 2 양태의 비휘발성 반도체 메모리장치의 제조방법에 따르면, 첫번째로, 350℃ 와 500℃ 사이의 성막 온도에 의존하여 Pr1-xCaxMnO3 (PCMO) 막의 저항율이 변하며, 이에 따라 성막 온도를 조정함으로써 가변저항체의 막두께와 같은 기하학적 크기를 변형시키지 않고 가변저항소자에 요구되는 특성에 따라서 초기 저항율을 설정할 수 있다. 두번째로, 가변저항체가 금속배선 재료의 용융점 보다 낮은 온도에서 PCMO 막으로 형성되며, 이에 따라 금속배선이 열적으로 과도하게 손상되는 것이 방지되어, 고품질의 비휘발성 반도체 메모리장치를 얻을 수 있다.
바람직하게는, 본 발명의 제 1 양태와 제 2 양태 중 어느 하나에 따른 비휘발성 반도체 메모리장치의 제조방법에서, 본 발명의 제 3 양태에 따르면, 가변저항소자는 하부전극, 가변저항체, 및 상부전극을 차례대로 적층함으로써 형성되며, 가변저항체는 가변저항소자를 형성하는 공정에서 스퍼터링에 의해 하부전극상에 막으로 형성된다.
제 3 양태의 비휘발성 반도체 장치의 제조방법에 따르면, 가변저항소자는 가변저항체가 하부전극과 상부전극 사이에 위치되는 방식으로 형성되며, 이에 의해, 소정의 전압이 상부전극과 하부전극 사이에 인가될 수 있어 이 전극이 가변저항체에 인가되어 그 저항값을 변경할 수 있으며, 그리고, 이에 의해, 하부전극, 가변저항체, 및 상부전극으로 형성된 가변저항소자가 비휘발성 메모리 소자로서 기능할 수 있다. 또한, 막성장에 대한 파라미터들을 넓은 범위로 설정할 수 있는 스퍼터링 방법을 이용하여 가변저항체를 형성하고, 이에 따라, 저온에서 고품질막의 형성이 가능하게 된다.
더욱 바람직하게는, 본 발명의 제 3 양태에 따른 비휘발성 반도체 메모리장치의 제조방법에서, 본 발명의 제 4 양태에 따르면, 가변저항소자를 형성하는 공정에서 가변저항체를 형성하는 온도보다 낮은 온도에서 하부전극과 상부전극을 형성한다. 그 결과, 이미 형성되어진 금속 배선이, 하부전극과 상부전극이 형성되는 온도에서 열적으로 손상되는 것이 방지될 수 있어, 고품질의 비휘발성 반도체 메모리장치를 얻을 수 있다.
더욱 바람직하게는, 본 발명의 상술한 양태들 중 어느 하나에 따른 비휘발성 반도체 메모리장치의 제조방법에서, 본 발명의 제 5 양태에 따르면, 가변저항체는 금속 배선층의 형성 이후의 공정에서의 최대처리온도보다 높은 온도에서 형성된다. 그 결과, 일단 형성되어진 가변저항체 막은 성막 온도 보다 높은 온도에서도 어닐링되지 않고, 이에 따라, 성막 온도에 의해 결정되는 초기저항값을 안정적으로 유지할 수 있어, 가변저항체의 초기저항값을 쉽게 조정할 수 있다.
[바람직한 실시형태]
이하, 본 발명에 따른 비휘발성 반도체 메모리장치의 일 실시형태 (이하, "본 발명의 장치" 라 함) 를 도면을 통하여 설명한다.
도 1 은 본 발명의 장치 (100) 에 이용되는 비휘발성 메모리 소자인 가변저항소자 (10) 의 기본구조를 나타내는 단면도이다. 가변저항소자 (10) 의 기본소자구조는 하부전극 (7), 페로브스카이트형 금속 산화막으로 이루어진 가변저항체 (8) 및 상부전극 (9) 이 차례대로 적층되어 있는 적층구조이다.
가변저항체 (8) 로서 이용되는 페로브스카이트형 금속산화막에 대해서는, Pr1-xCaxMnO3 (PCMO), Pr1-x(Ca,Sr)xMnO3, Nd0.5Sr0.5MnO3, La1-xCaxMnO3, La1-x
SrxMnO3, Gd0.7Ca0.3BaCo2O5+5 와 같은 많은 예들이 알려져 있다. 이들 중, 천이금속 산화물 본딩의 네트워크에서 큰 왜곡을 가지며 이 왜곡으로부터 생기는 전하 이동의 억제에 의해 전하질서상이 용이하게 형성되는 Pr1-xCaxMnO3계 재료는 높은 EPIR 효과를 가지며, 또한, 이러한 EPIR 효과를 가지는 본 발명의 가변저항체 (8) 용 재료로는, 전하질서상의 융해현상이 외부교란에 의해 쉽게 발생하는 x = 0.3 근처의 상경계의 근방에 있는 조성물이 바람직하다.
하부전극 (7) 에 대해서는, 페로브스카이트형 금속산화물과 매칭되는 높은 결정레벨을 가지며 귀금속들 사이에 있는 산화물과 합금에 대하여 높은 도전성과 높은 저항을 가지는 Pt, Pd, Rh 및 Ir 로 대표되는 플라티늄 그룹에서의 금속을 포함하는 단일 귀금속들 뿐만 아니라 귀금속이 기본으로 되는 여러 합금이 바람직하다.
반면, 상부전극 (9) 은 고온에서 산소분위기에 반드시 노출될 필요가 없어, 따라서, 상술한 귀금속으로만 한정되지 않으며, Al, Cu, Ni, Ti, Ta 와 같은 여러 재료들 뿐만 아니라 산화물도전체도 적용가능하다. 여기서, 베이스 기판과 하부전극간의 반응을 억제하고 접착력을 향상하기 위하여 그 사이에 장벽층을 적절하게 삽입할 수 있다. 실리콘 기판이 이용되는 경우, 기판과 하부전극 간의 전기접속을 보장하는 경우에는, 예를 들어, Pt 와 Si 사이에서 합금으로의 상당한 변환이 발생하며, 따라서, 도전성을 가지면서 장벽기능을 가지는 Ti, TiN, Ti1-xAlxN, TaN, TiSiN, TaSiN 등이 효과적이다. 상술한 장벽층을 적용할 수도 있지만, SiO2층으로 기판이 피복된 경우, 산화에 문제를 일으키지 않는 산화물인, TiOx, IrO2 등을 이용하는 것이 효과적이다.
하부전극 (7) 의 성막을 위한 기술에 대해서는, 스퍼터링 방법, 진공성막법, MOCVD (금속유기 화학적 기상증착) 법과 같은 여러 기술을 적절하게 이용할 수 있지만, 그러나, 막성장에 대한 파라미터를 넓은 범위에서 설정할 수 있는 스퍼터링 방법이 동작 제어 및 스트레스 제어의 관점에서 바람직하다.
가변저항체 (8) 로서 이용되는 페로브스카이트형 금속 산화막의 성막을 위한 방법에 대해서는, 스퍼터링 방법을 이용한다. 도 2 는 막이 350℃ 이하의 성막 온도에서 고저항을 가지는 성막온도에 대한 PCMO 막의 저항율의 의존성을 나타낸다. 고저항의 경우, 비휘발성 메모리 소자들에 대한 프로그램 및 소거 전압으로서 고전압을 요구하게 되고, 이 고전압은 반도체 집적회로의 동작전압보다 더 높을 수 있다. 또한, 비휘발성 메모리 소자들의 크기축소는 저항의 증가를 일으킨다. 본 발명에 따르면, 350℃ 내지 500℃ 범위인 성막 온도를 이용하기 때문에, 초기저항값을 조정하여, 원하는 범위의 동작전압에서 스위칭 동작을 가능하게 하고 저온공정에서 여전히 형성될 수 있는 PCMO 막을 형성할 수 있다.
이후, 도 3 에 나타낸 바와 같이, 2 개의 가변저항소자 (10a 및 10b) 가 제공되고 3 층의 금속배선을 위한 공정에 의해 형성되는 메모리 셀 구성을 설명한다. 도 3a 의 등가회로도에 나타낸 바와 같이, 이러한 메모리 셀은 2 개의 가변저항소자 (10a 및 10b) 및 메모리 셀을 선택하기 위한, MOSFET 으로 이루어진 선택 트랜지스터로 형성된다. 메모리셀 구성에서는, 선택 트랜지스터 (6) 가 메모리 셀을 선택하도록 워드선전위에 의해 ON으로 되고 또한, 소정의 판독, 프로그램 또는 소거 전압을 2 개의 비트선 (1, 2) 중 하나에 인가하여, 이에 의해, 가변저항소자 (10a 및 10b) 중 하나의 소자를 선택된 메모리 셀 내에서 선택한다.
도 3b 는 이러한 구성의 단면구조를 나타낸다. 선택 트랜지스터 (6) 는 반도체 기판 (1) 에서 제조되는 소스영역 (2) 과 드레인 영역 (3), 및 게이트 산화막 (4) 상에 형성되는 게이트 전극 (5) 으로 형성되는데, 여기서 드레인 영역 (3) 은 2 개의 가변저항소자 (10a 및 10b) 의 개개의 하부전극 (7) 에 전기적으로 접속되어 있다. 제 1 층 금속배선 (11) 은 2 개의 가변저항소자 (10a 및 10b) 사이에 형성되어 있으며, 제 1 층 금속배선 (11) 의 일부분은 소스선을 형성하는데 이용되도록, 컨택트 (14) 를 통하여 소스영역 (2) 에 접속되며, 제 1 층 금속배선 (11) 의 그 외의 부분은 2 개의 하부전극 (7) 에 대한 중계전극 (11a) 으로 이용되도록 컨택트 (14) 를 통하여 드레인영역 (3) 에 접속된다. 제 2 층 금속배선 (12) 은 하위레벨측의 가변저항소자 (10a) 상에 형성되며, 제 2 층 금속배선 (12) 의 일부분은 비트선 (1) 을 형성하는데 이용되도록 제 1 비어 (15) 를 통하여 하위레벨측 가변저항소자 (10a) 의 상부전극 (9) 에 접속되며, 제 2 층 금속배선 (12) 의 그 외의 부분은 하위레벨 측 가변저항소자 (10a) 의 하부전극 (7) 과 중계전극 (11a) 을 중계하는데 이용된다. 제 3 층 금속배선 (13) 은 상위레벨측 가변저항소자 (10b) 상에 형성되며 비트선 (2) 을 형성하는데 이용되도록 제 2 비어 (16) 를 통하여 상위레벨 측 가변저항소자 (10b) 의 상부전극 (9) 에 접속된다. 상술한 바와 같이, 2 개의 가변저항소자 (10a, 10b) 는 선택트랜지스터 상에 형성되기 때문에, 메모리셀들의 고밀도 집적화를 가능하게 한다. 여기서, 상부층과 하부층을 전기적으로 접속하기 위하여, 컨택트 (14) 가 반도체 기판 (1) 과 제 1 층 금속배선 (11) 사이의 제 1 층간절연체 (17) 에 제공되며, 제 1 비어 (15) 가 제 1 층 금속배선 (11) 과 제 2 층 금속배선 (12) 사이의 제 2 층간절연체 (18) 에 제공되며, 제 2 비어 (16) 가 제 2 층 금속배선 (12) 과 제 3 층 금속배선 (13) 사이의 제 3 층간 절연체 (19) 에 제공된다.
도 3 에 나타낸 메모리 셀 구성에서는, 2 개의 가변저항소자 (10a, 10b) 가 반도체 집적회로에서의 트랜지스터를 형성하는 공정 이후에 3 층의 금속배선들에 대한 배선공정들 동안에 형성된다. 용융점이 배선공정의 온도보다 매우 낮은 660℃ 인 Al 배선을 대신하여 이용되는 Al 배선의 고유저항보다 낮은 고유저항을 가진 Cu 배선의 경우, Cu 는 고온에서 절연층으로 쉽게 확산되기 때문에, 따라서, 제 1 층 금속배선 및 제 2 층 금속배선 (11 및 12) 이 열적으로 손상되는 것을 방지하기 위해서는, 전극들의 형성을 포함하는 가변저항소자 (10a, 10b) 의 형성시 500℃ 이하의 온도에서의 열처리를 수행한다.
도 4 는 제 2 층 금속배선 및 제 3 층 금속배선으로 Cu 배선을 이용하는 3 층으로 된 금속배선을 위한 공정에서 제조되어진 반도체 집적회로에서 2 개의 가변저항소자 (10a, 10b) 를 제조하기 위한 공정의 예를 나타낸다. 도 4 에 나타낸 공정 테이블에서의 좌측 컬럼은 개개의 공정들에서의 처리온도를 나타낸다. 이 공정의 예에서는, Al 패드들이 제 3 층 금속배선 상에 제조된다. 도 4 에서 명확히 알 수 있는 바와 같이, 제 1 층간절연체 (17) 및 제 1 층 금속배선 (11) 을 형성하는 이후의 최대온도는 420℃이며, 따라서, PCMO 막 (8) 의 성막온도를 420 ℃ 내지 500 ℃의 범위에서 설정하는 경우에, Cu 가 층간절연체로 확산하는 것을 억제할 수 있으며, 층간 절연체와 배선들의 형성 동안의 공정에서 열처리에 의한 영향을 받지 않는 PCMO 막 (8) 을 형성할 수 있다.
PCMO 막 (8) 의 성막온도가 420 ℃ 이하로 설정되는 경우, H2 소결의 열처리에서 그리고 층간 절연체를 성막하기 위한 온도에서 어닐링하는 것으로 PCMO 막이 마무리되는데, 이러한 처리는 PCMO 막의 초기저항값을 변경시킨다. 도 2 에 나타낸 바와 같이, 어닐링 공정을 성막이후 성막 온도보다 높은 600 ℃에서 수행하는 경우, 그 저항율은 500 ℃ 이하의 성막 온도에서 막이 형성되어지는 경우보다 낮다. 여기서, 300 ℃ 에서 형성되어진 PCMO 막이 600 ℃에서 어닐링된 후의 저항율의 변화는 성막온도 (300 ℃ 내지 600℃) 변화에 의한 저항율의 변화보다 작고, 따라서, PCMO 막의 저항율의 변화가 어닐링 온도에 의해 미소한 정도로 영향을 받는 것으로 고려된다. 따라서, PCMO 의 최적의 성막 온도는 H2 소결 온도에 의한 PCMO 막의 저항율의 변화를 고려하여 결정될 수 있다.
이하, 각각이 상술한 공정에서 제조되는 가변저항소자 (10) 와 동일한 메모리 셀들이 어레이 형식으로 배열되어, 메모리 어레이 (101) 가, 큰 용량을 가진 비휘발성 반도체 메모리장치인 본 발명의 장치 (100) 로서 형성될 수 있는 구성의 예를 설명한다.
도 5 는 본 발명의 장치 (100) 의 블록도를 나타낸다. 본 발명의 장치 (100) 의 메모리 어레이 (101) 에는 정보가 저장되는데, 이 메모리 어레이 (101) 는 상술한 바와 같이 배열되는 복수의 메모리 셀의 구성을 가지며, 메모리 어레이 (101) 내의 메모리 셀에 정보를 저장한 다음 이 메모리 셀로부터 정보를 판독할 수 있다.
도 6 은 메모리 어레이 (101) 를 형성하는 메모리 셀 (20) 의 개략 단면도를 나타낸다. 도 6 에 나타낸 바와 같이, 메모리 셀 (20) 은 반도체 기판 (1) 상에 형성되어진 소스영역 (2) 과 드레인 영역 (3); 게이트 산화막 (4) 상에 형성되어진 게이트 전극 (5) 으로 이루어진 선택 트랜지스터 (6); 및 인가전압에 의존하여 저항값이 변경되는 가변저항체 (8) 가 하부전극 (7) 과 상부전극 (9) 사이에 위치되는 가변저항소자 (10) 로 형성되며, 여기서, 드레인 영역 (3) 과 하부전극 (7) 은 직렬로 전기접속된다. 또한, 상부전극 (9) 은 비트선으로 이용되는 제 2 층 금속배선 (12) 에 접속되며, 게이트 전극 (5) 은 워드선에 접속되며, 소스영역은 소스선으로 되는 제 1 층 금속배선 (11) 또는 확산층에 접속된다. 가변저항소자 (10) 는 도 1 에 나타낸 단일 가변저항소자 (10) 와 동일한 방법으로 형성된다. 이 메모리 셀 구성은, 단일 메모리 셀이 하나의 가변저항소자 (10) 로 형성되는 방식에서 도 3 에 나타낸 것과 다르다. 하나의 메모리 셀 내에 배열되는 가변저항소자 (10) 들의 개수는 메모리장치의 전체 구성의 특성과 기능에 따라서 결정될 수 있다.
도 7 은 메모리 어레이 (101) 의 구성의 예를 나타낸다. 이 구성에서, 메모리 어레이 (101) 는 m 비트선 (BL1 내지 BLm) 과 n 워드선 (WL1 내지 WLn) 의 교차부들에서 m ×n 개의 메모리 셀 (20) 들을 가진다. 또한, 이 구성에서는, n 소스선 (SL1 내지 SLn) 이 워드선과 평행하게 위치된다. 여기서, 메모리 어레이 (101) 의 구성은 도 7 의 구성으로만 한정되지 않는다.
상술한 바와 같이, 메모리 셀 (20) 은 선택 트랜지스터 (6) 와 가변저항소자 (10) 의 직렬회로로 형성되며, 이에 의해, 워드선의 전위로 선택되는, 메모리 셀 (20) 의 선택 트랜지스터 (6) 는 ON 으로 되고, 또한, 비트선의 전위에 의해 선택되어진 메모리 셀 (20) 의 가변저항소자 (10) 에만 프로그램 또는 소거전압이 선택적으로 인가되어, 이에 의해 이러한 구성에서의 가변저항소자 (10) 의 가변저항체 (8) 의 저항값이 변경된다.
도 5 에 나타낸 본 발명의 장치 (100) 의 주변회로를 포함하는 블록구성은 통상적인 비휘발성 반도체 메모리장치의 블록구성과 동일하거나 유사하다. 이하, 각각의 회로블록들을 간략하게 설명한다. 어드레스선 (102) 으로부터 입력되어진 어드레스에 대응하는 메모리 어레이 (101) 내에서의 특정 메모리 셀에 정보가 저장되며, 이 정보는 외부장치로 출력되도록 데이터선 (103) 을 통과한다. 워드선 디코더 (104) 는 어드레스 선 (102) 에 입력되어진 신호에 대응하는 메모리 어레이 (101) 의 워드선을 선택하며, 비트선 디코더 (105) 는 어드레스 선 (102) 에 입력되어진 어드레스 신호에 대응하는 메모리 어레이 (101) 의 비트선을 선택하며, 또한, 소스선 디코더 (106) 는 어드레스 선 (102) 에 입력되어진 어드레스 신호에 대응하는 메모리 어레이 (101) 의 소스선을 선택한다. 제어회로 (108) 는 메모리 어레이 (101) 의 프로그램, 소거, 및 판독을 제어한다. 제어회로 (108) 는 어드레스 선 (102) 으로부터 입력되어진 어드레스 신호, 데이터선 (103) 으로부터 입력되어진 데이터 입력 (프로그램시), 및 제어신호선 (110) 으로부터 입력되어진 제어입력신호에 기초하여, 워드선 디코더 (104), 비트선 디코더 (105), 소스선 디코더 (106), 전압 스위칭 회로 (109) 및 메모리 어레이 (101) 의 판독, 프로그램 및 소거 동작을 제어한다. 도 1 에 나타낸 예에서는, 제어회로 (108) 가 일반 어드레스 버퍼 회로, 데이터 입력/출력 버퍼회로 및 제어입력 버퍼회로 (도시생략) 으로 기능한다.
전압스위칭 회로 (109) 는 메모리 어레이 (101) 의 판독, 프로그램, 및 소거 시에 요구되는 워드선, 비트선, 및 소스선에 전압을 공급한다. Vcc 는 장치에 대한 공급전압을 나타내며, Vss 는 접지전압을 나타내며, Vpp 는 프로그램 및 소거를 위한 전압을 나타낸다. 또한, 데이터 판독은 메모리 어레이 (101) 로부터 비트선 디코더 (105) 와 판독회로 (107) 를 통하여 수행된다. 판독회로 (107) 는 데이터의 상태를 결정한 다음, 그 결과를 제어회로 (108) 로 전송하여, 데이터선 (103) 으로 출력한다.
여기서, 도 5 에 나타낸 메모리 셀의 구성과 본 발명의 장치 (100) 의 블록구성은 예들이며, 가변저항소자 (10) 의 특성 등에 따라서 적절하게 변형될 수도 있다. 예를 들어, 메모리 셀 (20) 은 선택 트랜지스터 (6) 와 가변저항소자 (10) 의 직렬회로로 형성되어지는 대신에, 단일 가변저항소자 (10) 로 형성될 수도 있다. 다른 방법으로, 선택 트랜지스터 (6) 의 위치에, 선택 다이오드를 이용할 수도 있다.
이상 자세히 설명한 바와 같이, 본 발명에 따른 비휘발성 반도체 메모리장치의 제조방법에서는, 반도체 집적회로를 위한 배선공정에서 저온공정을 이용하여 비휘발성 메모리 소자들을 제조하는 것이 가능하게 되며, 이에 의해, 배선들이 열적으로 손상되는 것을 방지하는 제조공정을 제공하는 것, 및 후속하는 절반의 제조공정에서 반도체 집적회로에 비휘발성 메모리 소자들을 제조하는 것이 가능하게 되어, 적층구조에 의한 비휘발성 메모리 소자들의 집적도의 증가가 가능하게 되며 반도체 집적회로의 설계변경이 용이하게 된다.
본 발명을 바람직한 실시형태들에 의해 설명하였지만, 본 발명의 사상과 범위에 벗어나지 않고 여러 변형 및 변경이 용이하게 이루어질 수 있다. 따라서, 본 발명은 후속하는 청구범위에 의해 그 범위를 한정한다.
도 1 은 본 발명에 따른 비휘발성 반도체 메모리장치에 이용되는 가변저항소자의 기본구조를 개략적으로 나타낸 단면도.
도 2 는 페로브스카이트형 금속 산화막의 가변저항체의 예로서 PCMO 막이 형성되는 경우에 PCMO 막의 저항율과 스퍼터링에 의한 성막 온도 사이의 관계의 특성을 나타내는 그래프.
도 3a 는 본 발명에 따른 비휘발성 반도체 메모리장치에 이용되는 메모리 셀의 구성의 예를 나타내는 등가회로도.
도 3b 는 도 3a 의 메모리 셀의 구조를 개략적으로 나타내는 단면도.
도 4 는 본 발명에 따른 비휘발성 반도체 메모리장치의 메모리 셀을 제조하기 위하여 제 1 층 금속배선을 형성하는 공정 이후의 공정들의 예를 나타내는 단계들의 테이블.
도 5 는 본 발명에 따른 비휘발성 반도체 메모리장치의 전체적인 구성을 나타내는 블록도.
도 6 은 본 발명에 따른 비휘발성 반도체 메모리장치에 이용되는 메모리 셀 구조의 또 다른 예를 개략적으로 나타내는 단면도.
도 7 은 본 발명에 따른 비휘발성 반도체 메모리장치에 이용되는 메모리 어레이의 구성의 예를 나타내는 회로도.
* 도면의 주요 부분에 대한 부호의 설명 *
1 : 반도체 기판
2 : 소스영역
3 : 드레인 영역
4 : 게이트 산화막
5: 게이트 전극
6 : 선택 트랜지스터
7 : 하부전극
8 : 가변저항체
9 : 상부전극
10 : 가변저항소자
Claims (8)
- 비휘발성 반도체 메모리장치가 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를 가진 가변저항소자를 포함하며,가변저항체는 가변저항체의 형성 이전에 형성되어진 금속배선층의 용융점보다 낮은 온도에서 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
- 제 1 항에 있어서,상기 가변저항소자는 차례대로 적층된 하부전극, 가변저항체 및 상부전극으로 형성되며,상기 가변저항체는 가변저항소자를 형성하는 공정에서 스퍼터링에 의해 하부전극 상에 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
- 제 2 항에 있어서,상기 하부전극 및 상부전극은 가변저항소자를 형성하는 공정에서 가변저항체의 형성온도보다 낮은 온도에서 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
- 제 1 항에 있어서,상기 가변저항체는 금속 배선층의 형성 이후의 공정에 대한 최대처리온도보다 높은 온도에서 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
- 비휘발성 반도체 메모리장치는 페로브스카이트형 금속 산화막으로 이루어진 가변저항체를 가진 가변저항소자를 포함하며,상기 가변저항체는 일반식 Pr1-xCaxMnO3 으로 표현되는 프라세오디뮴 (praseodymium) 칼슘망간산화물에 의해 형성되며 350℃ 내지 500℃ 범위의 성막 온도에서 수행되는, 비휘발성 반도체 메모리장치의 제조방법.
- 제 5 항에 있어서,상기 가변저항소자는 차례대로 적층된 하부전극, 가변저항체 및 상부전극으로 형성되며,상기 가변저항체는 가변저항소자를 형성하는 공정에서 스퍼터링에 의해 하부전극 상에 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
- 제 6 항에 있어서,상기 하부전극 및 상부전극은 가변저항소자를 형성하는 공정에서 가변저항체의 형성온도보다 낮은 온도에서 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
- 제 5 항에 있어서,상기 가변저항체는 금속 배선층의 형성 이후의 공정에 대한 최대처리온도보다 높은 온도에서 형성되는, 비휘발성 반도체 메모리장치의 제조방법.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00004949 | 2004-01-13 | ||
| JP2004004949A JP2005203389A (ja) | 2004-01-13 | 2004-01-13 | 不揮発性半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050074328A true KR20050074328A (ko) | 2005-07-18 |
| KR100672272B1 KR100672272B1 (ko) | 2007-01-24 |
Family
ID=34616828
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050003022A KR100672272B1 (ko) | 2004-01-13 | 2005-01-12 | 비휘발성 반도체 메모리장치의 제조방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20050153504A1 (ko) |
| EP (1) | EP1555700A3 (ko) |
| JP (1) | JP2005203389A (ko) |
| KR (1) | KR100672272B1 (ko) |
| CN (1) | CN1641880A (ko) |
| TW (1) | TWI254447B (ko) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100802076B1 (ko) * | 2006-12-27 | 2008-02-12 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| KR100807677B1 (ko) * | 2006-03-02 | 2008-02-28 | 키몬다 아게 | 자기-정렬된 처리를 이용하여 제조된 상 변화 메모리 |
| KR100969153B1 (ko) * | 2008-04-11 | 2010-07-08 | 광주과학기술원 | 비휘발성 저항변화 메모리 소자 |
| US8362455B2 (en) | 2007-01-12 | 2013-01-29 | Samsung Electronics Co., Ltd. | Storage node of a resistive random access memory device with a resistance change layer and method of manufacturing the same |
| KR20180117543A (ko) * | 2017-04-19 | 2018-10-29 | 윈본드 일렉트로닉스 코포레이션 | 저항 변화형 랜덤 액세스 메모리 |
| KR20200089590A (ko) * | 2019-01-16 | 2020-07-27 | 윈본드 일렉트로닉스 코포레이션 | 저항형 메모리 |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004273656A (ja) * | 2003-03-07 | 2004-09-30 | Taiyo Yuden Co Ltd | Ｅｐｉｒ素子及びそれを利用した半導体装置 |
| JP2006022401A (ja) * | 2004-05-27 | 2006-01-26 | Sharp Corp | Ｃｍｒ薄膜の形成方法 |
| KR100576369B1 (ko) * | 2004-11-23 | 2006-05-03 | 삼성전자주식회사 | 전이 금속 산화막을 데이타 저장 물질막으로 채택하는비휘발성 기억소자의 프로그램 방법 |
| US7521705B2 (en) | 2005-08-15 | 2009-04-21 | Micron Technology, Inc. | Reproducible resistance variable insulating memory devices having a shaped bottom electrode |
| JP5049491B2 (ja) * | 2005-12-22 | 2012-10-17 | パナソニック株式会社 | 電気素子，メモリ装置，および半導体集積回路 |
| US20070205096A1 (en) * | 2006-03-06 | 2007-09-06 | Makoto Nagashima | Magnetron based wafer processing |
| US8395199B2 (en) | 2006-03-25 | 2013-03-12 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| KR100785021B1 (ko) * | 2006-06-13 | 2007-12-11 | 삼성전자주식회사 | Ｃｕ2Ｏ를 포함한 비휘발성 가변 저항 메모리 소자 |
| US7932548B2 (en) * | 2006-07-14 | 2011-04-26 | 4D-S Pty Ltd. | Systems and methods for fabricating self-aligned memory cell |
| US8454810B2 (en) | 2006-07-14 | 2013-06-04 | 4D-S Pty Ltd. | Dual hexagonal shaped plasma source |
| US8308915B2 (en) | 2006-09-14 | 2012-11-13 | 4D-S Pty Ltd. | Systems and methods for magnetron deposition |
| KR100781982B1 (ko) * | 2006-11-02 | 2007-12-06 | 삼성전자주식회사 | 반도체 메모리 장치 및 워드라인 콘택들의 레이아웃 구조 |
| WO2008075413A1 (ja) * | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| JP5007725B2 (ja) * | 2006-12-19 | 2012-08-22 | 富士通株式会社 | 抵抗変化素子の製造方法 |
| JP5062181B2 (ja) * | 2006-12-19 | 2012-10-31 | 富士通株式会社 | 抵抗変化素子及びその製造方法 |
| WO2008075412A1 (ja) | 2006-12-19 | 2008-06-26 | Fujitsu Limited | 抵抗変化素子及びその製造方法 |
| US20090267042A1 (en) * | 2008-04-24 | 2009-10-29 | Happ Thomas D | Integrated Circuit and Method of Manufacturing an Integrated Circuit |
| US8004874B2 (en) * | 2008-08-06 | 2011-08-23 | Seagate Technology Llc | Multi-terminal resistance device |
| US7615459B1 (en) * | 2008-08-12 | 2009-11-10 | Sharp Kabushiki Kaisha | Manufacturing method for variable resistive element |
| KR101486984B1 (ko) * | 2008-10-30 | 2015-01-30 | 삼성전자주식회사 | 가변 저항 메모리 소자 및 그 형성방법 |
| TWI473209B (zh) | 2009-12-09 | 2015-02-11 | Univ Nat Taiwan Science Tech | 電阻式記憶體的製造方法 |
| WO2013095632A1 (en) * | 2011-12-23 | 2013-06-27 | Intel Corporation | Process tunable resistor with user selectable values |
| US8847187B2 (en) * | 2012-12-03 | 2014-09-30 | Intermolecular, Inc. | Method of forming anneal-resistant embedded resistor for non-volatile memory application |
| TWI513074B (zh) * | 2013-01-08 | 2015-12-11 | Nat Univ Tsing Hua | 電阻式記憶體 |
| US20140264224A1 (en) | 2013-03-14 | 2014-09-18 | Intermolecular, Inc. | Performance Enhancement of Forming-Free ReRAM Devices Using 3D Nanoparticles |
| US9245925B1 (en) * | 2015-01-15 | 2016-01-26 | Macronix International Co., Ltd. | RRAM process with metal protection layer |
| JP2018513569A (ja) * | 2015-03-12 | 2018-05-24 | マイクロセミ エスオーシー コーポレーション | コンパクトなＲｅＲＡＭベースのＦＰＧＡ |
| CN111668371B (zh) * | 2020-04-30 | 2024-01-26 | 陕西科技大学 | 化学气相沉积制备基于无铅全无机钙钛矿薄膜的柔性阻变存储器 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3360350B2 (ja) * | 1993-04-21 | 2002-12-24 | ヤマハ株式会社 | 表面平坦化法 |
| US5566045A (en) * | 1994-08-01 | 1996-10-15 | Texas Instruments, Inc. | High-dielectric-constant material electrodes comprising thin platinum layers |
| US6117784A (en) * | 1997-11-12 | 2000-09-12 | International Business Machines Corporation | Process for integrated circuit wiring |
| US6204139B1 (en) * | 1998-08-25 | 2001-03-20 | University Of Houston | Method for switching the properties of perovskite materials used in thin film resistors |
| US6368967B1 (en) * | 2000-05-04 | 2002-04-09 | Advanced Micro Devices, Inc. | Method to control mechanical stress of copper interconnect line using post-plating copper anneal |
| JP3677455B2 (ja) * | 2001-02-13 | 2005-08-03 | Ｎｅｃエレクトロニクス株式会社 | 不揮発性磁気記憶装置およびその製造方法 |
| US6759249B2 (en) * | 2002-02-07 | 2004-07-06 | Sharp Laboratories Of America, Inc. | Device and method for reversible resistance change induced by electric pulses in non-crystalline perovskite unipolar programmable memory |
| US6917532B2 (en) * | 2002-06-21 | 2005-07-12 | Hewlett-Packard Development Company, L.P. | Memory storage device with segmented column line array |
| US6583003B1 (en) * | 2002-09-26 | 2003-06-24 | Sharp Laboratories Of America, Inc. | Method of fabricating 1T1R resistive memory array |
| US7063984B2 (en) * | 2003-03-13 | 2006-06-20 | Unity Semiconductor Corporation | Low temperature deposition of complex metal oxides (CMO) memory materials for non-volatile memory integrated circuits |
-
2004
- 2004-01-13 JP JP2004004949A patent/JP2005203389A/ja active Pending
- 2004-12-20 TW TW093139659A patent/TWI254447B/zh not_active IP Right Cessation
-
2005
- 2005-01-12 EP EP05000519A patent/EP1555700A3/en not_active Withdrawn
- 2005-01-12 US US11/035,089 patent/US20050153504A1/en not_active Abandoned
- 2005-01-12 KR KR1020050003022A patent/KR100672272B1/ko not_active IP Right Cessation
- 2005-01-13 CN CNA2005100057231A patent/CN1641880A/zh active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100807677B1 (ko) * | 2006-03-02 | 2008-02-28 | 키몬다 아게 | 자기-정렬된 처리를 이용하여 제조된 상 변화 메모리 |
| KR100802076B1 (ko) * | 2006-12-27 | 2008-02-12 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
| US7679958B2 (en) | 2006-12-27 | 2010-03-16 | Hynix Semiconductor Inc. | Nonvolatile memory device and method for fabricating the same |
| US7869278B2 (en) | 2006-12-27 | 2011-01-11 | Hynix Semiconductor Inc. | Nonvolatile memory device and method for fabricating the same |
| US8362455B2 (en) | 2007-01-12 | 2013-01-29 | Samsung Electronics Co., Ltd. | Storage node of a resistive random access memory device with a resistance change layer and method of manufacturing the same |
| KR100969153B1 (ko) * | 2008-04-11 | 2010-07-08 | 광주과학기술원 | 비휘발성 저항변화 메모리 소자 |
| KR20180117543A (ko) * | 2017-04-19 | 2018-10-29 | 윈본드 일렉트로닉스 코포레이션 | 저항 변화형 랜덤 액세스 메모리 |
| KR20200089590A (ko) * | 2019-01-16 | 2020-07-27 | 윈본드 일렉트로닉스 코포레이션 | 저항형 메모리 |
| US11222923B2 (en) | 2019-01-16 | 2022-01-11 | Winbond Electronics Corp. | Resistance variable memory |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1641880A (zh) | 2005-07-20 |
| JP2005203389A (ja) | 2005-07-28 |
| TW200532898A (en) | 2005-10-01 |
| KR100672272B1 (ko) | 2007-01-24 |
| EP1555700A2 (en) | 2005-07-20 |
| TWI254447B (en) | 2006-05-01 |
| EP1555700A3 (en) | 2007-10-03 |
| US20050153504A1 (en) | 2005-07-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100672272B1 (ko) | 비휘발성 반도체 메모리장치의 제조방법 | |
| US7259387B2 (en) | Nonvolatile semiconductor memory device | |
| US11502249B2 (en) | Memory element with a reactive metal layer | |
| US7186569B2 (en) | Conductive memory stack with sidewall | |
| US7045840B2 (en) | Nonvolatile semiconductor memory device comprising a variable resistive element containing a perovskite-type crystal structure | |
| US7009235B2 (en) | Conductive memory stack with non-uniform width | |
| US6856536B2 (en) | Non-volatile memory with a single transistor and resistive memory element | |
| US7400006B1 (en) | Conductive memory device with conductive oxide electrodes | |
| US6859382B2 (en) | Memory array of a non-volatile ram | |
| US7233017B2 (en) | Multibit phase change memory device and method of driving the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20131218 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20150109 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |