KR20050069412A - 실리사이드 형성 방법 - Google Patents
실리사이드 형성 방법 Download PDFInfo
- Publication number
- KR20050069412A KR20050069412A KR1020030101486A KR20030101486A KR20050069412A KR 20050069412 A KR20050069412 A KR 20050069412A KR 1020030101486 A KR1020030101486 A KR 1020030101486A KR 20030101486 A KR20030101486 A KR 20030101486A KR 20050069412 A KR20050069412 A KR 20050069412A
- Authority
- KR
- South Korea
- Prior art keywords
- silicide
- substrate
- silicon
- gate
- present
- Prior art date
Links
- 229910021332 silicide Inorganic materials 0.000 title claims abstract description 60
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 title claims abstract description 60
- 238000000034 method Methods 0.000 title claims abstract description 38
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 239000000463 material Substances 0.000 claims abstract description 21
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 14
- 238000005468 ion implantation Methods 0.000 claims abstract description 11
- 150000002500 ions Chemical class 0.000 claims abstract description 7
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 229910052719 titanium Inorganic materials 0.000 claims description 4
- 238000002513 implantation Methods 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 26
- 230000000694 effects Effects 0.000 abstract description 4
- 238000009792 diffusion process Methods 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 239000010936 titanium Substances 0.000 description 5
- 239000002019 doping agent Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 silicon ions Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 150000002736 metal compounds Chemical class 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- JYWIYHUXVMAGLG-UHFFFAOYSA-N oxyclozanide Chemical compound OC1=C(Cl)C=C(Cl)C=C1NC(=O)C1=C(O)C(Cl)=CC(Cl)=C1Cl JYWIYHUXVMAGLG-UHFFFAOYSA-N 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
- H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
Abstract
본 발명은 실리사이드 형성 전에 실리콘을 이온 주입하여 실리사이드 형성시 발생하는 기판에서의 실리콘 소모를 막는 실리사이드 형성 방법에 관한 것이다.
본 발명의 실리사이드 형성 방법은 소정의 소자가 형성된 기판상에 게이트 및 소오스/드레인을 형성하는 단계; 상기 기판상에 실리사이드 물질을 증착하는 단계; 상기 실리사이드 물질이 형성된 기판상에 실리콘을 이온 주입하는 단계; 및 상기 실리사이드 물질을 실리사이드 공정으로 실리사이드화하는 단계를 포함하여 이루어짐에 기술적 특징이 있다.
따라서, 본 발명의 실리사이드 형성 방법은 실리사이드 형성시 실리콘 기판으로 부터 소비하던 실리콘을 이온 주입으로 공급받아 소비함으로써 실리콘 기판을 보호하고 접합 누설전류를 방지하여 보다 안정적인 소자를 구현하는 효과가 있다.
Description
본 발명은 실리사이드 형성 방법에 관한 것으로, 보다 자세하게는 실리사이드 공정에 의해 소비되는 실리콘을 이온 주입으로 공급하는 실리사이드 형성 방법에 관한 것이다.
실리사이드 공정은 트랜지스터 형성시 소오스/드레인, LDD(Lightly Doped Drain) 영역 형성 후에 소자의 소오스/드레인 확산 영역과 게이트 배선의 저항을 낮추기 위하여 8족의 금속 원소 또는 티타늄(Ti) 등의 재료를 증착한 후 열처리하고, 산화물 또는 질화물 위의 금속은 반응이 일어나지 않으므로 습식 식각을 통하여 소오스/드레인 및 게이트 상부를 제외한 영역의 금속을 제거하는 일련의 공정을 말한다.
특히 고속을 구현하여야 하는 로직 소자에서는 게이트 저항과 콘택의 저항 증가로 인하여 퍼포먼스 측면에서 큰 문제가 발생하는데 이는 구조적인 측면에서 첫째, 콘택 홀 크기를 작게 할 경우 콘택 저항값을 보증하지 못하며 이는 상호연결 상에서의 지연을 초래하며 소자 전체적으로 고속을 구현하지 못한다. 둘째, 기존의 확산 구조에서는 시트 저항이 크기 때문에 자연히 배선과의 콘택 저항도 크다. 이 또한 초고속을 구현하여야 하는 로직 소자에서는 치명적 장해 요인이다. 따라서 확산 시트 저항을 개선하여 콘택 저항을 감소시킬 수 있는 실리사이드 공정을 채택하게 된다.
도 1a 내지 도 1d는 종래 기술에 따른 실리사이드 공정이 채택된 반도체 소자의 공정 단면도이다. MOSFET 소자의 폴리 게이트 전극과 소오스/드레인 영역에 실리사이드를 형성하여 소자의 동작 특성을 향상시키는 일반적인 기술이다.
먼저, 도 1a에서 보는 바와 같이 반도체 기판(11)의 소자 격리 영역에 필드 산화 또는 STI(Shallow Trench Isolation, 이하 STI) 공정으로 소자 격리층(12)을 형성한다. 이와 같은 소자 격리층의 형성 공정으로 실제 소자가 형성될 활성 영역(Active Region)을 정의한다. 상기 활성 영역에 산화막, 폴리실리콘층을 형성하고 선택적으로 패터닝하여 게이트 산화막(13)과 게이트 전극(14)을 형성하며, 게이트 전극의 측면에 게이트 측벽(15)을 형성한다. 게이트 전극의 양측의 활성 영역 기판 하부에 불순물 이온을 주입하여 소오스/드레인 영역(16)을 형성한다.
다음, 도 1b에서 보는 바와 같이 활성 영역에 이온 주입(17)을 실시하여 실리콘 계면을 비정질화시킨다.
다음, 도 1c에서 보는 바와 같이 구조물 전면에 실리사이드 형성 소오스(18)를 스퍼터링하여 증착한다. 여기서, 실리사이드 형성 소오스는 8족의 금속 원소(Ni, Co, Pt 등) 혹은 티타늄(Ti) 등의 재료가 이용된다.
다음, 도 1d에서 보는 바와 같이 열처리 공정으로 실리사이드층(19)을 형성하며, 소오스/드레인 및 게이트 상부를 제외한 영역을 습식식각하여 실리콘 이온과 반응되지 않은 실리사이드 형성 소오스를 제거한다.
그러나, 상기와 같은 종래의 실리사이드 형성 방법에서는 실리사이드 공정시 기판의 실리콘이 실리사이드층으로 확산하여 나가기 때문에 기판에 많은 공공(vacancy)을 형성하고, 상기 공공은 도펀트의 확산을 야기시켜 실리콘 기판의 디플리션(depletion)을 일으키고, 이러한 디플리션은 접합 누설전류를 초래하고, 콘택 저항을 높이는 효과를 초래하는 문제점이 있다.
따라서, 본 발명은 상기와 같은 종래 기술의 문제점을 해결하기 위한 것으로, 실리사이드 공정 이전에 이온 주입으로 실리콘을 공급하여 실리사이드화에 의해 소모되는 실리콘 기판의 손상을 방지하고 누설 전류를 방지하는 실리사이드 형성 방법을 제공함에 본 발명의 목적이 있다.
본 발명의 상기 목적은 소정의 소자가 형성된 기판상에 게이트 및 소오스/드레인을 형성하는 단계; 상기 기판상에 실리사이드 물질을 증착하는 단계; 상기 실리사이드 물질이 형성된 기판상에 실리콘을 이온 주입하는 단계; 및 상기 실리사이드 물질을 실리사이드 공정으로 실리사이드화하는 단계를 포함하여 이루어진 실리사이드 형성 방법에 의해 달성된다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도 2a 내지 도 2d는 본 발명에 의한 실리사이드 형성 방법의 공정 단면도이다.
먼저, 도 2a는 소정의 소자가 형성된 기판상에 게이트 및 소오스/드레인을 형성하는 단계이다. 도에서 보는 바와 같이 기판(21)상에 절연막으로 충진된 소자분리막(22)을 형성하고, 게이트 절연막, 폴리 게이트 및 측벽으로 구성된 게이트(23)를 형성한다. 그리고 상기 게이트를 마스크로 이용하여 이온 주입 공정으로 소오스/드레인 영역(24)을 형성한다.
다음, 도 2b는 상기 기판상에 실리사이드 물질을 증착하는 단계이다. 도에서 보는 바와 같이 상기 기판상에 실리사이드 물질을 증착한다. 이때 상기 실리사이드 물질(25)은 Ti, Co 및 Ni 등과 같이 실리콘과 반응하여 금속화합물을 형성하는 금속으로 증착한다. 또한 상기 실리사이드 물질은 스퍼터링(sputtering)과 같은 물리적 증착 방법으로 증착한다.
다음, 도 2c는 상기 실리사이드 물질이 형성된 기판상에 실리콘을 이온 주입하는 단계이다. 도에서 보는 바와 같이 상기 형성된 실리사이드 물질층에 이온 주입 공정(26)으로 실리콘을 이온 주입한다. 이때 상기 이온 주입 공정의 조건은 1.0E12 내지 1.0E20의 이온 농도와 20 내지 500keV의 주입 에너지이다. 상기와 같은 방법으로 실리콘 이온 주입을 하는 이유는 실리사이드 형성시 상기 증착된 금속과 실리콘이 반응하여 실리사이드화가 되는데, 이때 사용되는 실리콘은 기판으로부터 확산하여 이동한 것이다. 그런데 이러한 실리콘의 확산에 의해 기판의 표면 및 활성 영역에 공공이 많이 발생하게 되고 이러한 공공은 실리콘 기판상에 주입된 도펀트들의 확산을 야기시킨다. 따라서 상기와 같은 도펀트의 확산은 실리콘 기판의 표면부에 디플리션 영역을 확장시키고, 저항을 높이는 등의 문제를 발생하였는데 이러한 문제점을 해결하기 위해 실리사이드층을 형성하기 이전에 실리사이드 공정에 사용될 실리콘을 외부에 공급하기 위해 실리콘 이온 주입을 한다.
다음, 도 2d는 상기 기판에 실리사이드 공정을 진행하여 실리사이드층을 형성하는 단계이다. 도에서 보는 바와 같이 실리사이드 공정으로 상기 형성된 실리사이드 물질층을 실리사이드화(27)하고, 게이트 상부 및 소오스/드레인상에 증착되지 않고 산화막상에 증착되어 실리사이드화되지 않은 실리사이드 물질은 식각으로 제거한다.
상세히 설명된 본 발명에 의하여 본 발명의 특징부를 포함하는 변화들 및 변형들이 당해 기술 분야에서 숙련된 보통의 사람들에게 명백히 쉬워질 것임이 자명하다. 본 발명의 그러한 변형들의 범위는 본 발명의 특징부를 포함하는 당해 기술 분야에 숙련된 통상의 지식을 가진 자들의 범위 내에 있으며, 그러한 변형들은 본 발명의 청구항의 범위 내에 있는 것으로 간주된다.
따라서, 본 발명의 실리사이드 형성 방법은 실리사이드 형성시 실리콘 기판으로부터 소비하던 실리콘을 이온 주입으로 공급받아 소비함으로써 실리콘 기판을 보호하고 접합 누설전류를 방지하여 보다 안정적인 소자를 구현하는 효과가 있다.
도 1a 내지 도 2d는 종래기술에 의한 실리사이드 공정의 단면도.
도 2a 내지 도 2d는 본 발명에 의한 실리사이드 공정의 단면도.
Claims (4)
- 실리사이드 형성 방법에 있어서,소정의 소자가 형성된 기판상에 게이트 및 소오스/드레인을 형성하는 단계;상기 기판상에 실리사이드 물질을 증착하는 단계;상기 실리사이드 물질이 형성된 기판상에 실리콘을 이온 주입하는 단계; 및상기 실리사이드 물질을 실리사이드 공정으로 실리사이드화하는 단계를 포함하여 이루어짐을 특징으로 하는 실리사이드 형성 방법.
- 제 1항에 있어서,상기 실리사이드화하는 단계 이후 실리사이드화되지 않은 실리사이드 물질을 제거하는 단계를 더 포함함을 특징으로 하는 실리사이드 형성 방법.
- 제 1항 또는 제 2항에 있어서,상기 실리사이드 물질은 Ti, Co, W 및 Ni 중 어느 하나임을 특징으로 하는 실리사이드 형성 방법.
- 제 1항 또는 제 2항에 있어서,상기 이온 주입은 1.0E12 내지 1.0E20의 이온 농도 및 20 내지 500keV의 주입 에너지임을 특징으로 하는 실리사이드 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101486A KR20050069412A (ko) | 2003-12-31 | 2003-12-31 | 실리사이드 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030101486A KR20050069412A (ko) | 2003-12-31 | 2003-12-31 | 실리사이드 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050069412A true KR20050069412A (ko) | 2005-07-05 |
Family
ID=37259826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030101486A KR20050069412A (ko) | 2003-12-31 | 2003-12-31 | 실리사이드 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050069412A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9685527B2 (en) | 2015-02-17 | 2017-06-20 | Samsung Electronics Co., Ltd. | Methods of forming metal silicide layers including dopant segregation |
-
2003
- 2003-12-31 KR KR1020030101486A patent/KR20050069412A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9685527B2 (en) | 2015-02-17 | 2017-06-20 | Samsung Electronics Co., Ltd. | Methods of forming metal silicide layers including dopant segregation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100487525B1 (ko) | 실리콘게르마늄 게이트를 이용한 반도체 소자 및 그 제조방법 | |
| US8390080B2 (en) | Transistor with dopant-bearing metal in source and drain | |
| US6500720B2 (en) | Method of manufacturing semiconductor device | |
| CN114121659B (zh) | 半导体器件的制备方法 | |
| JP2004319592A (ja) | 半導体装置及びその製造方法 | |
| KR20050069412A (ko) | 실리사이드 형성 방법 | |
| JP2004228351A (ja) | 半導体装置及びその製造方法 | |
| KR100486649B1 (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| JP2005175143A (ja) | 半導体装置およびその製造方法 | |
| KR101009350B1 (ko) | 폴리실리콘 도핑방법 및 이를 이용한 듀얼-폴리 게이트제조방법 | |
| KR100617068B1 (ko) | 반도체 소자의 제조방법 | |
| KR20030013882A (ko) | 반도체소자의 실리사이드막 제조방법 | |
| KR20030013624A (ko) | 노치부가 있는 게이트 전극을 갖춘 반도체 소자 및 그제조 방법 | |
| KR20050070883A (ko) | 반도체 소자의 실리사이드 형성 방법 | |
| KR100444015B1 (ko) | 실리사이드를이용한반도체소자제조방법 | |
| KR100491419B1 (ko) | 반도체 소자의 제조 방법 | |
| KR101079873B1 (ko) | 반도체 소자의 형성 방법 | |
| JP2000294773A (ja) | 半導体装置及びその製造方法 | |
| KR100573648B1 (ko) | 실리사이드 형성 방법 | |
| KR100348310B1 (ko) | 반도체 소자의 제조방법 | |
| KR100898257B1 (ko) | 반도체 소자의 제조방법 | |
| KR0166832B1 (ko) | 반도체 소자의 제조방법 | |
| KR100511097B1 (ko) | 고온 캐리어 현상을 향상시키기 위한 반도체 소자의제조방법 | |
| JP2001257343A (ja) | 半導体集積回路装置 | |
| KR20000066158A (ko) | 반도체 소자의 게이트 전극 및 샐리사이드 콘택 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |