KR20050065689A - 반도체 시험장치 - Google Patents

반도체 시험장치 Download PDF

Info

Publication number
KR20050065689A
KR20050065689A KR1020030095135A KR20030095135A KR20050065689A KR 20050065689 A KR20050065689 A KR 20050065689A KR 1020030095135 A KR1020030095135 A KR 1020030095135A KR 20030095135 A KR20030095135 A KR 20030095135A KR 20050065689 A KR20050065689 A KR 20050065689A
Authority
KR
South Korea
Prior art keywords
pattern
signal
timing
clock
generator
Prior art date
Application number
KR1020030095135A
Other languages
English (en)
Other versions
KR100513406B1 (ko
Inventor
전기석
김병술
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2003-0095135A priority Critical patent/KR100513406B1/ko
Priority to US10/993,023 priority patent/US7366967B2/en
Publication of KR20050065689A publication Critical patent/KR20050065689A/ko
Application granted granted Critical
Publication of KR100513406B1 publication Critical patent/KR100513406B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56004—Pattern generation
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor

Landscapes

  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 반도체 테스트 장치에서 테스트 패턴을 생성한 후 카스 레이턴스(CAS Latency)가 바뀌어 명령어가 유동적으로 변할 때 카스 레이턴시가 변동되는 구간에서 타이밍 클럭신호를 증가시켜 테스트 패턴을 변경시키지 않고 테스트를 할 수 있는 반도체 테스트장치에 관한 것이다.
이를 위한 본 발명의 반도체 테스트장치는, 타이밍 클럭신호(CLK)를 발생하는 클럭발생기와; 상기 클럭발생기로부터 발생된 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 타이밍 제어신호(Tx)와 삽입클럭 발생제어신호를 발생하여 출력하는 패턴발생기와, 상기 패턴발생기로부터 발생된 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 삽입클럭 발생 제어신호의 채널을 할당하여 출력하는 패턴 데이터 선택기와, 상기 클럭발생기로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기로부터 할당 출력된 패턴데이터를 기초로 테스트를 위한 실제의 데이터와 레이턴시를 증가시키기 위한 타이밍신호를 생성하는 신호발생부와, 버퍼구동신호를 발생하는 버퍼 드라이버와, 상기 버퍼 드라이버로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부로부터 생성된 테스트를 위한 실제 데이터 및 레이턴시를 증가시키기 위한 타이밍신호를 버퍼링하여 출력하는 버퍼부와, 상기 버퍼부로부터 출력되는 타이밍클럭신호(CLK)와 레이턴시를 증가시키기 위한 타이밍 신호를 받아 레이턴시가 증가된 타이밍 클럭신호(CLK1)를 생성하여 출력하는 클럭삽입부를 포함한다.
또한 반도체장치를 테스트하기 위한 테스트 패턴의 레이턴시가 변화될 때 테스트 패턴에 대한 별도로 프로그램을 개발하지 않고 카스 레이턴시가 증가되는 부분에서 타이밍 클럭신호만을 더 발생하도록 하여 프로그램과 검증을 위한 버던을 줄일 수 있는 효과가 있다.

Description

반도체 시험장치{SEMICONDUCTOR TEST DEVICE}
본 발명은 반도체 테스트장치에 관한 것으로, 특히 반도체 테스트 장치에서 테스트 패턴을 생성한 후 카스 레이턴스(CAS Latency)가 바뀌어 명령어가 유동적으로 변할 때 카스 레이턴시가 변동되는 구간에서 타이밍 클럭신호를 증가시켜 테스트 패턴을 변경시키지 않고 테스트를 할 수 있는 반도체 테스트장치에 관한 것이다.
통상적으로 반도체 소자 제조업체는 품질보장의 일환으로 반도체 소자 제품이 모든 설계 파라미터를 만족하는지 여부를 확인하기 위하여 체계적으로 테스트를 수행한다. 일반적으로 수행되어지는 테스트의 종류 가운데, 장치 파라미터 테스팅(DC 테스팅), 장치 논리 기능 테스팅 및 장치 타이밍 테스팅(AC 테스팅)이 포함된다. 테스팅되고 있는 반도체 장치는 종종 '피시험 소자(DUT: Device Under Test)'라고 불리어지는데, 상기 DUT에 전술한 테스트를 수행하는데 사용되는 상기 테스트 시스템은 종종 '자동 테스트 장비(ATE: Automatic Test Equipment)'라고 불린다.
상기 ATE는 반도체 장치와 같은 매우 민감한 DUT에 상기 기술한 테스팅들을 수행하도록 매우 정확해야 한다. 일반적으로, 상기 ATE 하드웨어는 정확한 전압, 전류, 타이밍 및 기능적인 상태를 상기 DUT에 제공하고 각각의 테스트에 대해 상기장치로부터의 반응을 모니터링하기 위해서 테스트 프로그램을 수행하는 컴퓨터에 의해 제어된다. 이후, 각각의 테스트의 결과는 기 설정된 한계와 비교되고, 패스/패일(pass/fail) 결정이 이루어진다. 상기 ATE 하드웨어는 그 자체로는 일반적으로 전원-공급장치, 계측기, 신호 발생기, 패턴 발생기 등으로 구성된 세트를 포함한다. 핀 전자(PE: Pin Electronics) 회로는 상기 ATE 및 상기 DUT 사이에 공간을 제공한다. 더욱 상세하게는, 상기 PE 회로는 상기 DUT에 입력 신호를 제공하고, 상기 DUT로부터 출력 신호를 수신한다. 예를 들면, 파라미터 테스팅에서, 입력 전압은 상기 DUT에 보내지고, 출력 전류를 상기 DUT로부터 수신하든지, 또는 입력 전류가 상기 DUT에 보내지고, 출력 전압을 상기 DUT로부터 수신한다.
이러한 반도체 디바이스에 대하여 각종 시험을 수행하는 반도체 시험장치가 PCT출원에 의해 공개된 국제공개번호 WO 2003/052767호에 개시되어 있다. 국제공개번호 WO2003/052767호는 다수 개를 반도체 장치를 동시에 측정할 수 있는 기능을 가지고 있고, 복수개의 반도체 디바이스의 동일한 핀에 대해서 동일한 시험데이터 패턴 파형을 입력하여 시험을 행할 수 있는 반도체 시험장치가 개시되어 있다.
그러나 현재 사용되고 있는 반도체 메모리 테스트장치는 1레이트(Rate)에서 클럭(CLK)이 1개, 2개, 4개로 발생되도록 구성되어 있다. 이는 반도체 칩 테스트를 위해 사용하는 패턴의 1레이트에서 클럭(CLK)을 1개, 2개, 4개를 발생시킬 것인지를 정하게 되면 패턴의 전 구간에서 1레이트에 대한 클럭(CLK)수가 고정된다.
도 1은 종래의 반도체 테스트장치의 구성도이다.
타이밍 클럭신호(CLK)를 발생하는 클럭발생기(TG: Timing Generator)(10)와,
상기 클럭발생기(10)로 클럭발생시작신호(T1)를 출력하고, 상기 클럭발생기(10)로부터 발생된 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴을 발생하여 출력하는 패턴발생기(ALPG: Algorithmic Pattern Generator)(12)와, 상기 패턴발생기(12)로부터 발생된 어드레스 패턴, 데이터 패턴, 컨트롤패턴의 채널을 할당하여 출력하는 패턴 데이터 선택기(Pattern Data Selector)(14)와, 상기 클럭발생기(10)로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기(14)로부터 할당 출력된 패턴데이터를 기초로 테스트를 위한 실제의 데이터를 생성하는 신호발생부(TGFC: Timing Generator Format Controller)(16)와, 버퍼구동신호를 발생하는 버퍼 드라이버(18)와, 상기 버퍼 드라이버(18)로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부(16)로부터 생성된 테스트를 위한 실제 데이터를 버퍼링하여 출력하는 다수의 버퍼(20)와, 상기 다수의 버퍼(22)로부터 출력된 데이터를 스위칭 온/오프 하기 위한 다수의 스위치(22)와, 상기 다수의 스위치(22)에 연결된 DUT(Device Under Test)(30)로 구성되어 있다.
도 2 및 도 3은 종래의 테스트 패턴의 예시도이다.
도 2는 Xmarch CL4 패턴의 예시도이고, 도 3은 Xmarch CL4 패턴의 예시도이다.
AWRA는 Active Read Command, 이고, LAL은 Second Command이다.
도 4는 종래의 Xmarch CL4 패턴에 따른 타이밍 클럭발생의 예시도이다.
상술한 도 1 내지 도 4를 참조하여 종래의 테스트 패턴 데이터를 출력하는 동작을 설명하면, 카스 레이턴시 수(CAS Latency Number)는 외부명령에 동기되는 클럭으로부터 출력데이터에 동기되는 클럭까지 소요되는 클럭수를 나타낸다. 데이터를 클럭발생기(10)는 클럭발생시작신호(T1)를 받아 타이밍 클럭신호(CLK)를 발생한다. 패턴발생기(12)는 클럭을 발생하기 위한 클럭발생시작 신호(T1)를 출력하고 상기 클럭발생기(10)로부터 발생된 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴을 발생하여 패턴 데이터 선택기(14)로 출력한다. 테스트 패턴은 반도체 메모리장치의 데이터를 리드하거나 라이트하기 위해 클럭이 4개 싸이클 발생 후 할 것인지 5개 싸이클 발생후 할 것인지를 결정하는 패턴을 생성하는 것이다. 즉, 테스트 패턴은 카스 레이턴시 수에 따른 패턴을 생성한다. 패턴 데이터 선택기(14)는 상기 패턴발생기(12)로부터 발생된 어드레스 패턴, 데이터 패턴, 컨트롤패턴의 채널을 할당하여 신호발생부(16)로 출력한다. 신호발생부(16)는 상기 클럭발생기(10)로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기(14)로부터 할당 출력된 패턴데이터를 기초로 테스트를 위한 실제의 데이터를 생성하여 다수의 버퍼(22)로 각각 출력한다. 버퍼 드라이버(18)는 버퍼구동신호를 발생하여 다수의 버퍼(20)로 각각 인가한다. 다수의 버퍼(20)는 상기 버퍼 드라이버(18)로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부(16)로부터 생성된 테스트를 위한 실제 데이터를 버퍼링하여 다수의 스위치(22)로 각각 출력한다. 다수의 스위치(22)는 상기 다수의 버퍼(20)로부터 출력된 데이터를 스위칭 온하여 DUT(Device Under Test)(30)로 전달 테스트를 실행한다.
이렇게 하여 반도체 장치의 테스트를 실행할 때 패턴 발생기(12)에서는 도 2나 도 3과 같은 카스 레이턴스 수를 갖는 테스트 패턴을 생성하고, 신호발생기(16)는 그 생성한 테스트 패턴을 기초로 실제 테스트 데이터를 생성하여 DUT(30)로 전달하여 한다.
그런데 종래의 반도체 테스트 장치는 도 2와 같이 4싸이클 클럭(4CLK)에 의한 테스트 패턴을 형성하게 되면 도 4와 같이 4개의 클럭(CLK)이 발생한 후 리드 명령어가 발생되어 데이터를 리드 하도록 한다. 그런데 도 2와 같이 4클럭(4CLK)에 의한 테스트 패턴을 형성한 상태에서 반도체 장치의 카스 레이턴시(CAS Latency)의 수가 도 3과 같이 5클럭(5CLK)에 의한 테스트 패턴으로 바뀌게 되면 명령어(Command)가 유동적으로 변하게 되어 1개의 테스트 아이템에 대한 패턴수를 카스 레이턴시(CAS Latency) 배만큼 개발하여야 한다. 이에 따라 반도체 테스트 장치의 카스 레이턴스가 증가하거나 감소할 경우 명령어가 유동적으로 변하게 되면 카스 레이턴스의 변화수의 배 만큼의 패턴을 더 요구하게 된다. 동일한 아이템에 대해 패턴의 수가 증가하게되면 휴먼 에러(Human Error)를 발생시킬 확률이 그 만큼 높아지게 되고, 이를 확인하여야 하는 엔지니어의 프로그램에 대한 버던(Burden)이 증가하게 되는 문제가 있었다.
따라서 본 발명의 목적은, 테스트 패턴의 카스 레이턴시 증가에 따라 클럭수를 증가시켜 테스트 패턴을 변경시키지 않고 반도체소자를 테스트할 수 있는 반도체 시험장치를 제공함에 있다.
본 발명의 다른 목적은 동일한 테스트 아이템에서 카스 레이턴시가 증가될 때 프로그래밍과 검증을 위한 버던을 줄일 수 있는 반도체 시험장치를 제공함에 있다.
상기 목적을 달성하기 위한 본 발명의 반도체 테스트장치는, 타이밍 클럭신호(CLK)를 발생하는 클럭발생기와; 상기 클럭발생기로부터 발생된 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 타이밍 제어신호(Tx)와 삽입클럭 발생제어신호를 발생하여 출력하는 패턴발생기와, 상기 패턴발생기로부터 발생된 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 삽입클럭 발생 제어신호의 채널을 할당하여 출력하는 패턴 데이터 선택기와, 상기 클럭발생기로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기로부터 할당 출력된 패턴데이터를 기초로 테스트를 위한 실제의 데이터와 레이턴시를 증가시키기 위한 타이밍신호를 생성하는 신호발생부와, 버퍼구동신호를 발생하는 버퍼 드라이버와, 상기 버퍼 드라이버로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부로부터 생성된 테스트를 위한 실제 데이터 및 레이턴시를 증가시키기 위한 타이밍신호를 버퍼링하여 출력하는 버퍼부와, 상기 버퍼부로부터 출력되는 타이밍클럭신호(CLK)와 레이턴시를 증가시키기 위한 타이밍 신호를 받아 레이턴시가 증가된 타이밍 클럭신호(CLK1)를 생성하여 출력하는 클럭삽입부를 포함함을 특징으로 한다.
상기 클럭삽입부는, 상기 버퍼부로부터 출력된 타이밍 클럭신호(CLK)와 카스 레이턴시 증가신호를 논리합하여 상기 카스 레이턴시를 증가하기 위해 삽입되는 클럭신호를 출력하는 논리게이트와, 상기 패턴발생기로부터 출력된 타이밍제어신호(Tx)에 의해 상기 버퍼로부터 출력된 타이밍 클럭신호(CLK)와, 상기 타이밍 클럭신호(CLK)의 카스 레이턴시 증가구간에서 상기 카스 레이턴시를 증가하기 위해 삽입되는 클럭신호를 선택하여 출력되도록 하는 MUX를 포함함을 특징으로 한다.
이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 5는 본 발명의 실시 예에 따른 반도체 테스트장치(100)의 구성도이다.
소정의 타이밍 제어신호(Tx)에 대응하여 타이밍 클럭신호(CLK)를 발생하는 클럭발생기(TG: Timing Generator)(102)와, 상기 클럭발생기(102)로부터 발생된 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 타이밍 제어신호(Tx)와 삽입클럭 발생제어신호를 발생하여 출력하는 패턴발생기(ALPG: Algorithmic Pattern Generator)(104)와, 상기 패턴발생기(104)로부터 발생된 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 삽입클럭 발생 제어신호의 채널을 할당하여 출력하는 패턴 데이터 선택기(Pattern Data Selector)(106)와, 상기 클럭발생기(102)로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기(106)로부터 할당 출력된 패턴데이터를 기초로 테스트를 위한 실제의 데이터와 레이턴시를 증가시키기 위한 타이밍신호를 생성하는 신호발생부(TGFC: Timing Generator Format Controller)(108)와, 버퍼구동신호를 발생하는 버퍼 드라이버(110)와, 상기 버퍼 드라이버(110)로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부(108)로부터 생성된 테스트를 위한 실제 데이터 및 레이턴시를 증가시키기 위한 타이밍신호를 버퍼링하여 출력하는 버퍼부(112)와, 상기 버퍼부(112)로부터 출력되는 타이밍클럭신호(CLK)와 레이턴시를 증가시키기 위한 타이밍 신호를 받아 상기 패턴발생기(104)의 제어에 의해 타이밍 클럭신호(CLK1)를 출력하는 클럭삽입부(114)와, 클럭삽입부(114)로부터 출력된 타이밍 클럭신호(CLK1)를 받아 스위칭 온/오프 하기 위한 스위칭부(116)와, 상기 스위칭(116)에 연결된 DUT(Device Under Test)(200)로 구성되어 있다. 상기 버퍼부(112)는 제 1 내지 제 10 버퍼(B1~B8)로 구성되어 있고, 스위칭부(116)는 제1 내지 제8 스위치(SW1~SW8)로 구성되어 있다.
도 6 내지 도 8은 본 발명의 실시 예에 따른 테스트 패턴의 예시도이다.
도 6은 Xmarch 1Bank CL4 패턴의 예시도이고, 도 7은 Xmarch CL5 패턴의 예시도이며, 도 8은 Xmarch CL6 패턴의 예시도이다.
Xmarch는 로우(워드라인)방향으로 테스트 패턴을 형성하는 것이고, 도시하지 않은 Ymarch는 컬럼(비트라인)방향으로 테스트 패턴을 형성하는 것이다.
AWRA는 Active Read Command, 이고, LAL은 Second Command이다.
도 9는 본 발명의 실시 예에 따른 클럭삽입부(114)의 동작타이밍도이고,
도 10은 본 발명의 실시 예에 따른 Xmarch CL5 패턴의 타이밍 클럭발생 예시도이며,
도 11은 본 발명의 실시 예에 따른 Xmarch CL6 패턴의 타이밍 클럭발생 예시도이다.
상술한 도 5 내지 도 11을 참조하여 종래의 테스트 패턴 데이터를 출력하는 동작을 설명하면, 클럭발생기(102)는 소정의 타이밍 제어신호(Tx)에 대응하여 타이밍 클럭신호(CLK)를 발생한다. 패턴발생기(104)는 상기 클럭발생기(102)로부터 발생된 타이밍 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 타이밍 제어신호(Tx)와 삽입클럭 발생제어신호를 발생하여 패턴 데이터 선택기(106)로 출력한다. 테스트 패턴은 반도체 메모리장치의 데이터를 리드하거나 라이트하기 위해 클럭이 4개 싸이클 발생 후 할 것인지 5개 싸이클 발생후 할 것인지를 결정하여 패턴을 생성하는 것이다. 그런데 타이밍 클럭신호(CLK)가 4개 출력된 후 리드나 라이트를 하도록 하는 테스트 패턴을 패턴발생기(12)에서 발생하도록 하여 테스트를 할 수 있다. 그러나 타이밍 클럭신호(CLK)가 5개나 6개 출력된 후 리드나 라이트를 하도록 하는 테스트 패턴으로 변경될 경우 종래에는 처음부터 다시 프로그램에 의해 패턴을 다시 제작하여 패턴 발생기(12)에서 패턴을 생성하도록 하였다.
따라서 본 발명에서는 패턴발생기(12)에서 타이밍 클럭신호(CLK)가 4개 출력된 후 리드나 라이트를 하도록 하는 테스트 패턴을 발생하여 테스트를 한다. 그런 후 타이밍 클럭신호(CLK)가 5개나 6개 발생되고 나서 리드나 라이트를 하도록 하는 테스트 패턴으로 변경될 경우 패턴발생기(104)는 타이밍 제어신호를 MUX(120)의 선택단자(S)로 인가하는 동시에 클럭발생기(102)로부터 타이밍 클럭신호(CLK)를 받아 카스 레이턴시를 증가하기 위한 타이밍제어신호 및 삽입클럭 발생제어신호를 발생하여 패턴 데이터 선택기(106)로 인가한다. 이때 패턴 데이터 선택기(106)는 상기 패턴발생기(104)로부터 발생된 삽입클럭 발생제어신호를 제1 및 제2 채널(CH1, CH2)을 할당하고, 제3 내지 제9 채널(CH3~CH9)을 할당하여 어드레스 패턴, 데이터 패턴, 컨트롤패턴을 신호발생부(108)로 출력한다. 신호발생부(108)는 상기 클럭발생기(102)로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기(106)로부터 할당 출력된 패턴데이터 및 삽입클럭 발생 제어신호를 기초로 테스트를 위한 실제의 데이터와 타이밍 클럭신호(CLK) 및 카스 레이턴시 증가신호를 생성하여 제1 및 제2 버퍼(111, 113)로 각각 출력한다. 그리고 버퍼 드라이버(110)는 버퍼구동신호를 발생하여 다수의 버퍼(112)로 각각 인가한다. 다수의 버퍼(112)는 상기 버퍼 드라이버(110)로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부(108)로부터 생성된 테스트를 위한 실제 데이터와 타이밍클럭신호(CLK)와 카스 레이턴시 증가신호를 버퍼링하여 각각 출력한다. 이때 상기 제1 및 제2 버퍼(111, 113)로부터 출력된 타이밍클럭신호(CLK)와 카스 레이턴시 증가신호는 오아게이트(118)로 인가되며, 상기 오아게이트(118)는 타이밍클럭신호(CLK)와 카스 레이턴시 증가신호를 논리합하여 상기 카스 레이턴시를 증가하기 위해 삽입되는 클럭신호를 출력한다. 예를 들어 패턴발생기(12)에서 타이밍 클럭신호(CLK)가 4개 출력된 후 리드나 라이트를 하도록 하는 도 6과 같은 테스트 패턴을 발생하여 테스트하다가 타이밍 클럭신호(CLK)가 5개 발생되고 나서 리드나 라이트를 하도록 하는 도 7과 같은 테스트 패턴으로 변경될 경우 신호발생기(108)는 제1 버퍼(111)로 도 9의 A와 같은 타이밍 클럭신호(CLK)를 출력하고 제2 버퍼(113)로 도 9의 B와 같은 카스 레이턴시 증가신호를 출력한다. 오아게이트(118)는 상기 제1 버퍼(111)로부터 출력된 도 9의 A와 같은 타이밍 클럭신호(CLK)와 제2 버퍼(113)로부터 출력된 도 9의 B와 같은 카스 레이턴시 증가신호를 논리합하여 도 9의 C와 같이 카스 레이턴시를 증가하기 위한 클럭신호를 MUX(120)의 다른 입력단(B)으로 출력한다. 이때 MUX(120)는 상기 패턴발생기(104)로부터 출력된 타이밍제어신호(Tx)에 의해 상기 제1 버퍼(111)로부터 출력된 도 9의 A와 같은 타이밍 클럭신호(CLK)의 3싸이클 클럭신호가 출력되도록 하고, 3싸이클 클럭이 출력된 후 다른 입력단(B)으로 입력된 도 9의 C와 같은 카스 레이턴시를 증가하기 위한 클럭신호를 선택하여 출력되도록 한다. 즉, MUX(120)는 패턴발생기(104)로부터 출력된 타이밍 제어신호에 의해 도 9의 A와 같은 타이밍 클럭신호(CLK)가 3번째싸이클까지 출력되도록 선택한 후 4번째 싸이클 타이밍 클럭신호(CLK) 구간에 다른 입력단으로 입력된 카스 레이턴시를 증가하기 위한 클럭신호(2개의 타이밍 클럭신호(CLK)와 동일한 신호)를 선택하여 출력되도록 한다. 그런 후 MUX(120)는 패턴발생기(104)로부터 출력된 타이밍 제어신호(Tx)에 의해 타이밍 클럭신호(CLK)의 5번째 싸이클 타이밍 클럭신호(CLK)부터 다시 선택하여 출력되도록 한다. 상기 아이밍 클럭신호(CLK)의 첫 번째 싸이클은 액티브 리드 명령어(AWRA)이고, 두 번째 싸이클은 세컨드 명령어(LAL)이다. 상기 MUX(120)로부터 선택 출력된 타이밍 클럭신호(CLK1)는 다수의 스위치(116)를 통해 DUT(200)로 전달된다. 이와 같은 동작을 반복 수행하여 AWRA와 동기되는 타이밍 클럭신호가 출력되고 나서 2번 째 싸이클 구간마다 도 10과 같이 카스 레이턴시를 증가시키기 위한 클럭신호를 삽입하여 데이터를 리드하도록 하여 반도체 장치를 테스트하도록 한다.
또한 패턴발생기(104)에서 타이밍 클럭신호(CLK)가 4개 출력된 후 리드나 라이트를 하도록 하는 도 6과 같은 테스트 패턴을 발생하여 테스트하다가 타이밍 클럭신호(CLK)가 6싸이클 발생되고 나서 리드나 라이트를 하도록 하는 도 8과 같은 테스트 패턴으로 변경될 경우 신호발생기(108)는 제1 버퍼(111)로 도 9의 A와 같은 타이밍 클럭신호(CLK)를 출력하고 제2 버퍼(113)로 도 9의 B와 같은 카스 레이턴시 증가신호를 출력한다. 오아게이트(118)는 상기 제1 버퍼(111)로부터 출력된 도 9의 A와 같은 3번째 타이밍 클럭신호(CLK)와 제2 버퍼(113)로부터 출력된 도 9의 B와 같은 카스 레이턴시 증가신호를 논리합하여 도 9의 C와 같이 상기 카스 레이턴시를 증가하기 위해 삽입되는 클럭신호를 MUX(120)의 다른 입력단(B)으로 출력한다. 이때 MUX(120)는 상기 패턴발생기(104)로부터 출력된 타이밍제어신호(Tx)에 의해 상기 제1 버퍼(111)로부터 출력된 도 9의 A와 같은 2싸이클의 타이밍 클럭신호(CLK)를 선택하여 출력되도록 하고, 2번째의 클럭신호(LAL)가 출력된 후 다른 입력단(B)으로 입력된 도 9의 C와 같은 레이턴시를 증가하기 위해 삽입되는 클럭신호를 선택하여 출력되도록 한다. 즉, MUX(120)는 패턴발생기(104)로부터 출력된 타이밍 제어신호에 의해 도 9의 A와 같은 타이밍 클럭신호(CLK)가 2번째싸이클까지 출력되도록 선택한 후 3번째 싸이클 타이밍 클럭신호(CLK) 구간에 다른 입력단으로 입력된 도 9의 C와 같은 카스 레이턴시를 증가하기 위한 신호를 선택하여 출력되도록 한다. 그런 후 MUX(120)는 패턴발생기(104)로부터 출력된 타이밍 제어신호(Tx)에 의해 타이밍 클럭신호(CLK)의 4번째 싸이클 타이밍 클럭신호(CLK) 구간에 다시 오아게이트(118)로부터 출력된 도 9의 C와 같은 레이턴시를 증가하기 위해 삽입되는 클럭신호를 선택하여 출력되도록 한다. 상기 MUX(120)로부터 선택 출력된 타이밍 클럭신호(CLK1)는 다수의 스위칭부(116)의 제1스위치(SW1)를 통해 DUT(200)로 전달된다. 이와 같은 동작을 반복 수행하여 AWRA와 동기되는 타이밍 클럭신호가 출력되고 나서 2번 및 3번째싸이클 구간마다 도 11과 같이 카스 레이턴시를 증가시키기 위한 클럭신호를 삽입하여 데이터를 리드하도록 하여 반도체 장치를 테스트하도록 한다.
상술한 바와 같이 본 발명은, 반도체장치를 테스트하기 위한 테스트 패턴의 레이턴시가 변화될 때 테스트 패턴에 대한 별도로 프로그램을 개발하지 않고 카스 레이턴시가 증가되는 부분에서 타이밍 클럭신호만을 더 발생하도록 하여 프로그램과 검증을 위한 버던을 줄일 수 있는 이점이 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.
도 1은 종래의 반도체 테스트장치의 구성도
도 2 및 도 3은 종래의 테스트 패턴의 예시도
도 4는 종래의 Xmarch CL4 패턴에 따른 타이밍 클럭발생의 예시도
도 5는 본 발명의 실시 예에 따른 반도체 테스트장치(100)의 구성도
도 6 내지 도 8은 본 발명의 실시 예에 따른 테스트 패턴의 예시도이다.
도 9는 본 발명의 실시 예에 따른 클럭삽입부(114)의 동작타이밍도
도 10은 본 발명의 실시 예에 따른 Xmarch CL5 패턴의 타이밍 클럭발생 예시도
도 11은 본 발명의 실시 예에 따른 Xmarch CL6 패턴의 타이밍 클럭발생 예시도
* 도면의 주요 부분에 대한 부호의 설명 *
100: 반도체 테스트 장치 102: 클럭 발생기
104: 패턴 발생기 106: 패턴 데이터 선택기
108: 신호발생기 110: 버퍼드라이버
112: 버퍼부 114: 클럭삽입부
116: 스위칭부 200: DUT

Claims (2)

  1. 반도체 테스트장치에 있어서,
    소정의 타이밍 제어신호(Tx)에 대응하여 타이밍 클럭신호(CLK)를 발생하는 클럭발생기와;
    상기 클럭발생기로부터 발생된 클럭신호(CLK)를 받아 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 타이밍 제어신호(Tx)와 삽입클럭 발생제어신호를 발생하여 출력하는 패턴발생기와;
    상기 패턴발생기로부터 발생된 어드레스 패턴, 데이터 패턴, 컨트롤패턴 및 삽입클럭 발생 제어신호의 채널을 할당하여 출력하는 패턴 데이터 선택기와;
    상기 클럭발생기로부터 발생한 타이밍 클럭신호(CLK)에 동기시켜 패턴 데이터 선택기로부터 할당 출력된 패턴데이터를 기초로 테스트를 위한 실제의 데이터와 레이턴시를 증가시키기 위한 타이밍신호를 생성하는 신호발생부와;
    버퍼구동신호를 발생하는 버퍼 드라이버와;
    상기 버퍼 드라이버로부터 출력된 버퍼 구동신호에 의해 상기 신호발생부로부터 생성된 테스트를 위한 실제 데이터 및 레이턴시를 증가시키기 위한 타이밍신호를 버퍼링하여 출력하는 버퍼부와;
    상기 버퍼부로부터 출력되는 타이밍클럭신호(CLK)와 레이턴시를 증가시키기 위한 타이밍 신호를 받아 레이턴시가 증가된 타이밍 클럭신호(CLK1)를 생성하여 출력하는 클럭삽입부; 를 포함함을 특징으로 하는 반도체 테스트장치.
  2. 제 1 항에 있어서,
    상기 클럭삽입부는, 상기 버퍼부로부터 출력된 타이밍 클럭신호(CLK)와 카스 레이턴시 증가신호를 논리합하여 상기 카스 레이턴시를 증가하기 위해 삽입되는 클럭신호를 출력하는 논리게이트와,
    상기 패턴발생기로부터 출력된 타이밍제어신호(Tx)에 의해 상기 버퍼로부터 출력된 타이밍 클럭신호(CLK)와, 상기 타이밍 클럭신호(CLK)의 카스 레이턴시 증가구간에서 상기 카스 레이턴시를 증가하기 위해 삽입되는 클럭신호를 선택하여 출력되도록 하는 MUX를 포함함을 특징으로 하는 반도체 테스트장치.
KR10-2003-0095135A 2003-12-23 2003-12-23 반도체 시험장치 KR100513406B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR10-2003-0095135A KR100513406B1 (ko) 2003-12-23 2003-12-23 반도체 시험장치
US10/993,023 US7366967B2 (en) 2003-12-23 2004-11-19 Methods of testing semiconductor memory devices in a variable CAS latency environment and related semiconductor test devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0095135A KR100513406B1 (ko) 2003-12-23 2003-12-23 반도체 시험장치

Publications (2)

Publication Number Publication Date
KR20050065689A true KR20050065689A (ko) 2005-06-30
KR100513406B1 KR100513406B1 (ko) 2005-09-09

Family

ID=34709244

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0095135A KR100513406B1 (ko) 2003-12-23 2003-12-23 반도체 시험장치

Country Status (2)

Country Link
US (1) US7366967B2 (ko)
KR (1) KR100513406B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100900786B1 (ko) * 2007-06-27 2009-06-02 주식회사 하이닉스반도체 번-인 테스트모드를 갖는 반도체메모리소자
US7802154B2 (en) 2006-11-04 2010-09-21 Samsung Electronics Co., Ltd. Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing
US9299454B2 (en) 2012-08-16 2016-03-29 SK Hynix Inc. CAS latency setting circuit and semiconductor memory apparatus including the same

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7409609B2 (en) * 2005-03-14 2008-08-05 Infineon Technologies Flash Gmbh & Co. Kg Integrated circuit with a control input that can be disabled
US7712000B2 (en) * 2006-10-30 2010-05-04 Verigy (Singapore) Pte. Ltd. ATE architecture and method for DFT oriented testing
JP2008293120A (ja) * 2007-05-22 2008-12-04 Nec Electronics Corp データ転送装置
JP5252074B2 (ja) * 2009-03-10 2013-07-31 富士通株式会社 送受信装置、データの送受信方法
KR101640831B1 (ko) * 2010-03-16 2016-07-20 삼성전자주식회사 반도체 소자 및 이를 포함하는 테스트 장치
US9274911B2 (en) * 2013-02-21 2016-03-01 Advantest Corporation Using shared pins in a concurrent test execution environment
US20230184821A1 (en) * 2021-12-09 2023-06-15 Nanya Technology Corporation Appratus for performing multiple tests on a device under test

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0862302A (ja) * 1994-08-19 1996-03-08 Advantest Corp サイクル遅延用パターン発生器
US6032275A (en) 1996-01-12 2000-02-29 Advantest Corp. Test pattern generator
JP4130709B2 (ja) 1998-06-23 2008-08-06 株式会社アドバンテスト 半導体デバイス試験装置および信号出力装置
US6427217B1 (en) 1999-04-15 2002-07-30 Agilent Technologies, Inc. System and method for scan assisted self-test of integrated circuits
WO2001063311A2 (en) * 2000-02-22 2001-08-30 Don Mccord Method and system for wafer and device-level testing of an integrated circuit
DE10115880B4 (de) * 2001-03-30 2007-01-25 Infineon Technologies Ag Testschaltung zum kritischen Testen einer synchronen Speicherschaltung
JP4752131B2 (ja) * 2001-05-16 2011-08-17 味の素株式会社 エポキシ樹脂用潜在性硬化剤及び硬化性エポキシ樹脂組成物
KR100545440B1 (ko) 2001-11-15 2006-01-24 가부시키가이샤 아드반테스트 반도체 시험장치

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7802154B2 (en) 2006-11-04 2010-09-21 Samsung Electronics Co., Ltd. Method and apparatus for generating high-frequency command and address signals for high-speed semiconductor memory device testing
KR100900786B1 (ko) * 2007-06-27 2009-06-02 주식회사 하이닉스반도체 번-인 테스트모드를 갖는 반도체메모리소자
US7987402B2 (en) 2007-06-27 2011-07-26 Hynix Semiconductor Inc. Semiconductor memory device having burn-in test mode and method for driving the same
US9299454B2 (en) 2012-08-16 2016-03-29 SK Hynix Inc. CAS latency setting circuit and semiconductor memory apparatus including the same
US10068627B2 (en) 2012-08-16 2018-09-04 SK Hynix Inc. Semiconductor integrated circuit including CAS latency setting circuit

Also Published As

Publication number Publication date
US20050149788A1 (en) 2005-07-07
KR100513406B1 (ko) 2005-09-09
US7366967B2 (en) 2008-04-29

Similar Documents

Publication Publication Date Title
US6311300B1 (en) Semiconductor testing apparatus for testing semiconductor device including built in self test circuit
EP0474275B1 (en) Automatic test equipment system using pin slice architecture
KR100499848B1 (ko) 다수의 가상 논리 테스터를 지원하는 반도체 테스트 시스템
US7872488B2 (en) Tester for testing semiconductor device
US6181616B1 (en) Circuits and systems for realigning data output by semiconductor testers to packet-based devices under test
KR100513406B1 (ko) 반도체 시험장치
KR20010099723A (ko) 이벤트 기반 테스트 시스템을 위한 다중 테스트 종료 신호
US6754868B2 (en) Semiconductor test system having double data rate pin scrambling
US20030002365A1 (en) Test apparatus for semiconductor device
KR20000075496A (ko) 데이터 직렬변환기를 구비한 반도체 테스터
KR20100039405A (ko) 시험 장치, 회로 장치 및 프로그램
US8341477B2 (en) Test board having a plurality of test modules and a test system having the same
KR20170021640A (ko) 테스트 장치 및 이를 포함하는 테스트 시스템
US6490700B1 (en) Memory device testing apparatus and data selection circuit
KR101021375B1 (ko) 멀티태스킹 알고리즘 패턴 발생기를 갖춘 반도체 테스트시스템
US10288685B2 (en) Multi-bank digital stimulus response in a single field programmable gate array
US6374376B1 (en) Circuit, system and method for arranging data output by semiconductor testers to packet-based devices under test
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US6507801B1 (en) Semiconductor device testing system
KR20080105512A (ko) 반도체 장치의 테스트 시스템 및 테스트 방법
KR100295250B1 (ko) 반도체 메모리 시험장치 및 시험방법
US8120977B2 (en) Test method for nonvolatile memory device
JP4388490B2 (ja) 半導体メモリ検査装置
JP2000090700A (ja) 半導体集積回路装置
KR20020056801A (ko) 셀프 테스트 로직 방식의 반도체 메모리 소자의 테스트 장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100830

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee