KR20050065304A

KR20050065304A - 광 센서 및 디스플레이

Info

Publication number: KR20050065304A
Application number: KR1020040103432A
Authority: KR
Inventors: 니시까와류지; 오가와다까시
Original assignee: 산요덴키가부시키가이샤
Priority date: 2003-12-24
Filing date: 2004-12-09
Publication date: 2005-06-29
Also published as: TWI253763B; JP2005208582A; TW200524173A; US20050156261A1; KR100684675B1

Abstract

종래, 광 센서를 표시 장치에 구비하는 경우, 별도 공정에서 제조된 별도 모듈을 동일 케이스에 내장하였다. 그러나, 부품 점수나 코스트의 삭감이 도모되지 않고, 표시 장치의 소형화, 박형화도 진행되지 않았다. 본 발명에 따르면, 절연 기판 상에 설치하는 TFT로 광 센서를 실현한다. TFT의 오프 시에 외광이 입사함으로써 발생하는 포토 커런트를 검지하여 광 센서로서 이용한다. TFT의 게이트 폭 W를 크게 함으로써, 포토 커런트의 발생 영역을 증가시켜, 감도가 양호한 광 센서를 실현한다. 또한, 글래스 기판 상에 설치되는 TFT로 실현할 수 있기 때문에, EL 표시 장치와 동일 기판에 형성할 수 있다.

Description

광 센서 및 디스플레이{OPTICAL SENSOR AND DISPLAY}

본 발명은, 광 센서 및 디스플레이에 관한 것으로, 특히 박막 트랜지스터를 이용한 광 센서 및 광 센서와 표시부를 동일 기판 상에 갖는 디스플레이에 관한 것이다.

종래의 디스플레이 디바이스는, 소형화·경량화·박형화의 시장 요구에 의해, 평면 패널 디스플레이가 보급되고 있다. 이러한 디스플레이 디바이스에는, 예를 들면 광을 차단함으로써 입력 좌표를 검지하는 광학식 터치 패널이나, 외광을 검지하여 디스플레이의 화면의 휘도를 컨트롤하는 것 등, 광 센서가 내장되어 있는 것이 많다.

예를 들면, 도 7의 (a)에는 광학식 터치 패널의 일례를 도시한다. 광학식 터치 패널(301)은, 표시면(302)의 외주에, 적외선을 발광하는 발광기(303) 및, 수광하는 수광기(304)를 배치하고 있다. 이러한 광학식 터치 패널은, 발광기(303)가 발하는 적외선광을 좌표 입력하고자 하는 손가락 등으로 차단함으로써, 수광기(304)에 적외선광이 도달하지 않는 점을 입력 좌료로서 검지하는 것이다(예를 들면, 특허 문헌1 참조).

또한, 도 7의 (b)는, 액정 디스플레이(LCD)(305)에 광 센서(306)를 부착하고, 수광하는 주위의 광에 따라 LCD 디스플레이면의 백 라이트 휘도를 제어하는 디스플레이 장치이다. 이 광 센서로서는 예를 들면 Cds 셀의 광전 변환 소자(306)가 이용되고 있다(예를 들면 특허 문헌2 참조).

[특허 문헌1]

일본 특개평5-35402 공보(제2∼3페이지, 도 2)

[특허 문헌2]

일본 특개평6-111713 공보(제3 페이지, 도 1)

종래의 평면 패널 디스플레이에서는, 일반적으로 디스플레이부와, 광 센서는, 별개의 생산 설비에 의한 별개의 제조 프로세스를 거쳐 별개의 모듈품으로서 제조되었으며, 이들 모듈 부품을 동일한 케이스에 어셈블리함으로써 완성품을 제조하였다. 이 때문에, 제품의 부품 점수의 삭감, 각 모듈 부품의 제조 코스트의 저감에도 자연히 한계가 있었다.

특히, 현재에서는 예를 들면 휴대 전화, PDA 등의 모바일 단말기의 보급이 눈부시고, 이에 의해, 디스플레이 디바이스는 한층 더한 소형화, 경량화, 박형화가 요구되고 있다. 즉 이러한 디스플레이 디바이스에 이용하는 광 센서에 대해서도, 소형화 또는 부품 점수를 삭감하여, 염가로 제공하는 것이 요망되고 있다.

본 발명은 상기한 과제를 감안하여 이루어진 것으로, 제1로, 기판 상에 설치된 게이트 전극과, 그 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 그 반도체층에 설치된 채널과, 그 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서로서, 상기 게이트 전극의 게이트 폭은 그 게이트 전극의 게이트 길이의 10배 이상의 길이로 함으로써 해결하는 것이다.

또한, 상기 게이트 폭은 5㎛ 내지 10000㎛인 것을 특징으로 하는 것이다.

또한, 상기 반도체층은, 상기 소스와 상기 채널간 또는 상기 드레인과 상기 채널간의 접합 영역에 광이 조사되면 포토 커런트가 발생하는 것을 특징으로 하는 것이다.

또한, 상기 반도체층의 상기 소스와 상기 채널간 또는 상기 드레인과 상기 채널간에 저농도 불순물 영역을 형성하는 것을 특징으로 하는 것다.

또한, 상기 저농도 불순물 영역은, 입사광에 의해 발생한 포토 커런트를 출력하는 측에 형성하는 것을 특징으로 하는 것이다.

또한, 소정의 시간마다 상기 게이트 전극에 전압을 인가하여 해당 광 센서를 구동시키는 것을 특징으로 하는 것이다.

제2로, 박막 트랜지스터를 갖는 화소를 복수 설치한 표시부와, 절연성 기판 상에 설치된 게이트 전극과, 그 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 그 반도체층에 설치된 채널과, 그 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서를, 단일의 절연성 기판 상에 설치한 디스플레이로서, 상기 게이트 전극의 게이트 폭은 그 게이트 전극의 게이트 길이의 10배 이상의 길이로 함으로써 해결하는 것이다.

제3으로, EL 소자와 박막 트랜지스터로 구성되는 화소를 복수 설치한 표시부와, 절연성 기판 상에 설치된 게이트 전극과, 그 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 그 반도체층에 설치된 채널과, 그 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서를, 단일의 절연성 기판 상에 설치한 디스플레이로서, 상기 광 센서의 게이트 전극의 게이트 폭은 그 게이트 전극의 게이트 길이의 10배 이상의 길이로 함으로써 해결하는 것이다.

또한, 상기 EL 소자는, 적어도 제1 전극과, 제2 전극과, 상기 제1 및 제2 전극 사이에 끼워지는 발광층을 가짐으로써 해결하는 것이다.

또한, 상기 광 센서는, 주위의 광을 수광하여 상기 표시부의 휘도를 제어함으로써 해결하는 것이다.

또한, 상기 광 센서에 대응하여 설치된 발광 소자를 더 갖고, 상기 광 센서는 상기 발광 소자로부터 광의 수광 및 차단을 검지하는 것을 특징으로 하는 것이다.

또한, 상기 광 센서를 복수 병렬로 접속하고, 상기 각 광 센서의 총 게이트 폭이 5㎛ 내지 10000㎛인 것을 특징으로 하는 것이다.

또한, 상기 광 센서는, 상기 소스와 상기 채널간 또는 상기 드레인과 상기 채널간 중 어느 한쪽의 상기 반도체층에 저농도 불순물 영역을 형성하는 것을 특징으로 하는 것이다.

또한, 상기 박막 트랜지스터는, 상기 광 센서의 상기 절연막 및 상기 게이트 전극 및 상기 반도체층과, 각각 동일한 막질로 이루어지는 절연막, 게이트 전극 및 반도체층을 갖는 것을 특징으로 하는 것이다.

또한, 하나의 상기 광 센서의 게이트 길이에 대한 게이트 폭의 비율은, 하나의 상기 박막 트랜지스터의 게이트 길이에 대한 게이트 폭의 비율보다 큰 것을 특징으로 하는 것이다.

제4로, 박막 트랜지스터를 갖는 화소를 복수 설치한 표시부와, 절연성 기판 상에 설치된 게이트 전극과, 그 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 그 반도체층에 설치된 채널과, 그 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서를, 단일의 절연성 기판 상에 설치한 디스플레이로서, 상기 게이트 전극의 게이트 폭은 그 게이트 전극의 게이트 길이보다 길고, Ioff를 1×10^-9A 이상으로 함으로써 해결하는 것이다.

또한, 상기 광 센서는 상기 표시부의 주위에 복수 배치되는 것을 특징으로 하는 것이다.

제5로, 기판 상에 설치된 게이트 전극과, 그 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 그 반도체층에 설치된 채널과, 그 채널의 양측에 설치된 소스 및 드레인을 갖는 박막 트랜지스터를 복수개 병렬로 접속함으로써 구성되는 광 센서로서, 상기 복수의 박막 트랜지스터는 각각의 상기 게이트 전극의 게이트 길이가 복수의 방향을 따라 배치됨으로써 해결하는 것이다.

또한, 상기 게이트 전극은 게이트 길이의 방향이 직교하도록 배치되는 것을 특징으로 하는 것이다.

<실시예>

본 발명의 실시 형태를 도 1 내지 도 6을 참조하여 상세하게 설명한다. 우선, 도 1 내지 도 3에는 제1 실시 형태를 나타낸다.

제1 실시 형태에 나타내는 광 센서는, 게이트 전극과, 절연막과, 반도체층으로 구성되는 박막 트랜지스터(Thin Film Transistor : 이하 TFT라고 함)이다.

도 1의 (a)에 도시한 바와 같이, 석영 글래스, 무알카리 글래스 등으로 이루어지는 절연성 기판(10) 상에 버퍼층으로 이루어지는 절연막(SiN, SiO₂ 등)(14)을 형성하고, 그 상층에 다결정 실리콘((Poly-Silicon, 이하, 「p-Si」라고 함)막으로 이루어지는 반도체층(13)을 적층한다. 반도체층(13) 상에는 SiN, SiO₂로 이루어지는 게이트 절연막(12)을 적층하고, 그 위에 크롬(Cr), 몰리브덴(Mo) 등의 고융점 금속으로 이루어지는 게이트 전극(11)을 형성한다.

반도체층(13)에는, 게이트 전극(11) 하방에 위치하고, 진성 또는 실질 진성으로 되는 채널(13c)이 설치된다. 또한, 채널(13c)의 양측에는 n⁺형 불순물의 확산 영역인 소스(13s) 및 드레인(13d)이 설치된다.

게이트 절연막(12) 및 게이트 전극(11) 상의 전면에는, 예를 들면 SiO₂막, SiN막, SiO₂막의 순서로 적층하여 층간 절연막(15)을 적층한다. 게이트 절연막(12) 및 층간 절연막(15)에는, 드레인(13d) 및 소스(13s)에 대응하여 컨택트홀을 설치하고, 컨택트홀에 알루미늄(Al) 등의 금속을 충전하여 드레인 전극(16) 및 소스 전극(18)을 설치하여, 각각 드레인(13d) 및 소스(13s)에 컨택트시킨다. 광 센서(100)에 의해 증폭된 포토 커런트는 예를 들면 소스 전극(18)측으로부터 출력된다.

도 1의 (b)에 광 센서(100)로 되는 TFT(반도체층(13) 및 게이트 전극(11))의 평면도를 도시한다. TFT의 게이트 전극(11)은, 반도체층(13)에 대하여 직교하도록 배치된다. 이 때, 게이트 전극(11)의 게이트 폭 W는, 게이트 길이 L보다 대폭 길게 한다. 게이트 길이 L은 0.5㎛ 이상, 게이트 폭 W는 5㎛ 이상이면 광 센서로서 동작 가능하다. 구체적으로는, 게이트 길이 L이 5㎛∼15㎛ 정도이고, 게이트 폭 W는 5∼10000㎛ 정도가 바람직하다. 또한, 게이트 폭 W는 도면과 같이 게이트 전극(11)과 반도체층(13)이 중첩하는 부분의 폭이다. 게이트 길이 L과 게이트 폭 W의 비는 10배 이상으로 하는 것이 바람직하다.

도 1의 (c)는 반도체층(13)의, 채널(13c)과 소스(13s)(또는 드레인(13d))의 접합 영역 부근의 에너지 대역도를 3차원적으로 도시한 모식도이다.

상기한 구조의 p-Si TFT에서는, TFT가 오프 시에 반도체층(13)에 외부로부터 광이 입사하면, 채널(13c)과 소스(13s) 또는 채널(13c)과 드레인(13d)의 경계 부근에 접합 영역 J가 발생한다. 접합 영역 J란, 도 1의 (a), (b)의 파선으로 나타낸 바와 같이 채널(13c)에 인접하는 소스(13s)(또는 드레인(13d))의 경계부 근방의 영역을 말한다. 실질적으로 진성인 채널(13c)과, 소정의 불순물 농도를 갖는 소스(13s)의 접합면의 근방에는 양자의 불순물 농도차에 의해 도 1의 (c)와 같이, 에너지 대역이 천이하는 영역이 발생한다. 또한 접합면(경계부) 주위의 불순물 농도는 채널(13c) 및 소스(13s)의 중간적인 범위로 된다고 생각할 수 있다. 본 실시 형태에서는 이와 같은 경계부 근방의 영역을 접합 영역 J라고 한다.

접합 영역 J에서는 전자-정공쌍이 전장 때문에 나누어져 광 기전력이 발생하여, 포토 커런트가 얻어진다. 본 실시 형태에서는 이러한 포토 커런트의 증가를 광 센서로서 이용하는 것이며, 이 오프 시에 얻어지는 포토 커런트를 이하 Ioff라고 한다. Ioff가 커지면 광 센서로서의 감도가 양호해진다.

광의 입사에 의해 전자-정공쌍이 발생하는 것은, 도면의 해칭으로 나타낸 소스(13s)와 채널(13c)의 접합 영역 J이다. 즉, 이 접합 영역 J를 크게 확보하면, 보다 큰 Ioff를 얻을 수 있다. 본 실시 형태에서는, 접합 영역 J에 직접 기여하는 게이트 폭 W를 넓게 함으로써 접합 영역 J의 면적을 크게 확보하여, 감도가 양호한 광 센서를 실현하는 것이다.

도 2에는, 광 센서(100)로 되는 TFT의 Vg-Id 커브를 나타낸다. 도 2의 (a)는, 게이트 폭 W가 600㎛인 것이고, 도 2의 (b)는 6㎛인 것이다. 또한, 모두 게이트 길이 L은 13㎛이다. 이 그래프는, 일례로서 n채널형 TFT를 이용하여, 드레인 전압 Vd=10V, 소스 전압 Vs=GND의 조건에서, 입사광이 있는 경우(실선)와, 입사광이 없는 경우(파선)를 나타낸다.

도면에서는 게이트 전압 Vg=0V∼-1V 이하에서 오프 상태로 되며, 게이트 전압 Vg가 임계값을 초과하면 TFT가 온 상태로 되어 드레인 전류 Id가 증가한다. 예를 들면 TFT가 완전하게 오프 상태인 게이트 전압 Vg=-3V 부근에 주목하면, 도 2의 (a)의 경우, 입사광이 없는 경우에 1×10^-12A 정도인 Ioff가, 광이 닿음으로써 1×10^-9A 정도까지 증가한다.

한편, 도 2의 (b)와 같이, 게이트 폭 W가 작은 경우, 입사광이 없는 경우 1×10^-14A인 포토 커런트는, 광의 입사에 의해 1×10^-11A로 된다. 도 2의 (b)의 경우, Ioff로서 검지는 가능하지만, 이 레벨의 오더로 되면, 매우 미소하기 때문에 Ioff로서의 피드백이 곤란하게 되어, 광 센서로서 기능하지 않을 가능성이 있다. 따라서, Ioff가 1×10^-9A 이상으로 되도록 설계하는 것이 바람직하다.

이와 같이, 게이트 폭 W를 크게 함으로써, 동일한 광량이면 게이트 폭 W가 작은 경우와 비교하여 큰 Ioff를 얻을 수 있고, 또한, 미량의 외광으로도 큰 Ioff를 얻을 수 있다.

또한, 반도체층(13)은, 포토 커런트의 추출측에 저농도 불순물 영역을 형성하면 되고, 도 3에, 그 에너지 대역도를 3차원적으로 나타낸 모식도를 도시한다.

저농도 불순물 영역이란, 소스(13s) 또는 드레인(13d)의 채널(13c)측에 인접하여 형성되며, 소스(13s) 또는 드레인(13d)보다 불순물 농도가 낮은 영역을 말한다. 이것을 형성함으로써, 소스(13s)(또는 드레인(13d)) 단부에 집중하는 전계를 완화할 수 있다. 단 불순물 농도를 너무 내리면 전계가 증가하고, 또한 저농도 불순물 영역의 폭(소스(13s) 단부로부터 채널(13c) 방향으로의 길이)도 전계 강도에 영향을 미친다. 즉, 저농도 불순물 영역의 불순물 농도 및 영역 폭에는 최적 값이 존재하고, 예를 들면 0.5㎛∼3㎛ 정도이다.

본 실시 형태에서는 예를 들면 채널과 소스간(또는 채널과 드레인간)에, 저농도 불순물 영역(13LD)을 형성하여, 소위 LDD(Light Doped Drain) 구조로 한다.

LDD 구조로 하면, 채널(13c)과 소스(13g) 사이의 중간적인 불순물 농도의 영역이 넓어지게 된다. 즉, 해칭으로 나타내는 접합 영역 J가 소스(13g)측으로 넓어져, 에너지 대역의 경사가 완만하게 되는 것을 의미한다.

게이트 폭 W가 동등한 경우 경사가 완만한 쪽이, 포토 커런트의 발생에 기여하는 접합 영역 J를 게이트 길이 L 방향으로 증가시킬 수 있다. 즉 접합 영역 J 내의 불순물의 원자수를 증가시킬 수 있어, 포토 커런트가 발생하기 쉬워진다.

도 3의 (b)에는, LDD 구조의 유무를 비교한 경우를 도시한다. 도면은, LDD 구조를 형성하지 않은 샘플 A와, 폭 1.4㎛의 LDD 구조를 갖는 샘플 B에 대하여 조사한 입사광에 대한 드레인 전류 Id의 변화의 비율을 나타내는 Igrad의 값을 나타낸다. 또한, 도면의 Igrad(ave)란, 백, 적, 청, 녹의 광원의 각 Igrad의 평균이다. 여기서, 샘플 A와 샘플 B는 게이트 폭(W)은 동일하지만, 게이트 길이(L)가 서로 다르다. 그러나, 게이트 길이는 5㎛ 이상인 경우, 게이트 길이 L이 상이한 것에 의한 Ioff의 차는 거의 없어 비교에 영향은 없다.

이것에 따르면, LDD 구조를 갖지 않는 샘플 A에서는 Igrad(ave)가 1.3579인 것에 비해, LDD 구조를 갖는 샘플 B에서는 Igrad(ave)가 2.05로 되어 있다. 이와 같이, LDD 구조로 함으로써 미량의 광으로 보다 큰 Ioff를 얻을 수 있는 것을 알 수 있다. 또한, 예를 들면 도 2의 (a) 및 (b)의 파선으로 나타낸 바와 같이, LDD 구조가 아닌 경우에는 오프 시의 Vg-Id 특성이 불안정하지만, 이것을 LDD 구조로 함으로써 이것이 안정화되기 때문에, 즉 누설 특성이 안정되기 때문에, 각 전압 설정의 마진이 생겨, 광 센서로서 사용하기 쉬워진다.

상술한 광 센서는, TFT이기 때문에, 게이트 전극(11)에 소정의 전압을 인가함으로써, TFT를 온할 수 있다. 즉, 소정의 시간에서 포토 커런트가 흐르는 방향과 반대 방향으로 전류가 흐르는 전압을 광 센서의 게이트 전극, 드레인, 및/혹은 소스에 인가함으로서 광 센서를 리프레시시켜, 광 센서로서의 TFT 특성을 안정시킬 수 있다. 그러나, 이것이 TFT가 아니라 다이오드의 경우, 게이트 전극과 소스(또는 드레인)가 접속되어 있기 때문에 게이트 전극과 소스는 항상 동 전위로 되어, 게이트 전극과 소스에 독립적으로 전압을 인가할 수 없어, 리프레시할 수 없다. 또한, pn 접합형의 다이오드의 경우, 광이 닿지 않을 때의 누설 특성이 불안정하기 때문에, 광 센서로는 부적당하다.

이상, 소위 톱 게이트형 TFT에 대하여 설명하였지만, 게이트 전극, 게이트 절연막 및 반도체층의 적층순을 반대로 한 보텀 게이트형 TFT이어도 마찬가지이다.

다음으로, 도 4를 이용하여, 제2 실시 형태를 설명한다. 제2 실시 형태는, 표시부와 상기의 광 센서를 동일 기판 상에 배치한 디스플레이(230)이다.

도 4의 (a)에는, 디스플레이(230)의 평면도를 도시한다. 표시부(200)는, 유기 EL 소자와 박막 트랜지스터로 구성되는 화소를 복수 매트릭스 형상으로 배치한 것이다. 이 표시부의 주위(예를 들면 4코너)에, 상기의 광 센서(100)를 배치한다. 광 센서(100)는, 주위의 광을 수광하여 표시부(200)의 휘도를 제어한다.

광 센서(100)는 각 코너에 복수 배치하는 것이 좋다. TFT(광 센서(100))를 복수 설치함으로써, 광 센서로서의 용장성, 수광의 평균화성을 갖게 할 수 있다. 이와 같이 광 센서(100)를 복수 배치하는 경우에는 병렬로 접속하고, 게이트 폭 W는 토탈 100㎛ 정도로 하면 된다. 또한, 주위에 배치할 수 있는 영역은 한정되기 때문에, 게이트 폭 W를 사행시키는 등, 패턴을 고안하면 된다.

광 센서(100)와 표시부(200)는, 동일 절연성 기판(10) 상에 설치되기 때문에, 광 센서(100)는 표시부(200)와 동등한 광량을 감지할 수 있다. 광 센서(100)는 표시부(200)에 닿는 광량을 감지하여 전류로 변환하고, 표시부(200)의 휘도를 조절하는 예를 들면 컨트롤러를 제어한다. 컨트롤러는, 광 센서(100)로부터의 전류량에 따라 실내가 밝은 경우 또는 실외에서는 표시부가 밝고, 또한 주위가 어두운 경우에는 그것에 따른 밝기로 한다. 즉, 주위가 밝은 경우에는 휘도를 높게 하고, 어두운 경우에는 휘도를 낮게 한다. 이와 같이 하여, 주위의 광량에 따라 자동적으로 휘도를 조절함으로써, 시인성을 높게 하면서도 절전할 수 있다. 따라서, 예를 들면 EL 소자 등의 자발광 소자를 이용한 디스플레이에서는, 그 발광 소자의 수명을 길게 할 수 있다.

도 4의 (b)는 도 4의 (a)의 표시부의 1표시 화소를 도시하는 평면도이고, 도 4의 (c)는 도 4의 (a)의 A-A선(화소 부분은 도 4의 (b)의 A'-A'선)의 단면도를 도시한다. 단, 광 센서 부분은 간략화를 위해, 하나의 센서의 단면도만 도시하였다.

도 4의 (b)에 도시한 바와 같이, 게이트 신호선(151)과 드레인 신호선(152)으로 둘러싸인 영역에 표시 화소가 형성되어 있다. 양 신호선의 교점 부근에는 스위칭 소자인 제1 TFT(210)가 구비되어 있고, 그 제1 TFT(210)의 소스(113s)는 후술하는 축적 용량 전극(154)과 용량(170)을 이루는 용량 전극(155)을 겸함과 함께, 유기 EL 소자를 구동하는 제2 TFT(220)의 게이트(141)에 접속되어 있다. 제2 TFT(220)의 소스(143s)는 유기 EL 소자의 양극(161)에 접속되며, 다른쪽의 드레인 (143d)은 유기 EL 소자를 구동하는 구동 전원선(153)에 접속되어 있다.

또한, TFT의 부근에는, 게이트 신호선(151)과 병행으로 축적 용량 전극(154)이 배치되어 있다. 이 축적 용량 전극(154)은 크롬 등으로 이루어져 있으며, 게이트 절연막(12)을 통해 제1 TFT(210)의 소스(113s)와 접속된 축적 용량(155) 사이에서 전하를 축적하여 용량을 이루고 있다. 이 축적 용량(170)은, 제2 TFT(220)의 게이트(141)에 인가되는 전압을 유지하기 위해 설치되어 있다.

도 4의 (c)를 이용하여, 스위칭용의 TFT인 제1 TFT(210), 구동용 TFT인 제2 TFT(220) 및 광 센서(100)에 대하여 설명한다.

또한, 제1 TFT(210) 및 제2 TFT(220)의 구조는, 도 1의 (a)에 도시한 제1 실시 형태의 TFT와 거의 마찬가지이며, 중복 부분에 대한 상세한 설명은 생략한다.

제1 TFT(210)는, 석영 글래스, 무알카리 글래스 등으로 이루어지는 절연성 기판(10) 상에 버퍼층으로 되는 절연막(14)을 형성한다. 그 상층에 p-Si막으로 이루어지는 반도체층(113)을 형성한다. 반도체층(113)에는, 진성 또는 실질 진성으로 이루어지는 채널(113c)이 설치되며, 채널(113c)의 양측에는 저농도 영역(113LD)와 그 외측에 고농도 영역의 n형의 소스(113s) 및 드레인(113d)이 설치되어, 소위 LDD 구조를 갖고 있다.

반도체층(113) 상에는 게이트 절연막(12)을 형성하고, 그 상층에 고융점 금속으로 이루어지는 게이트 전극(111)을 겸한 게이트 신호선(151) 및 축적 용량 전극선(154)을 설치한다.

게이트 절연막(12), 게이트 전극(111), 게이트 신호선(151) 및 축적 용량 전극선(154) 상의 전면에는 층간 절연막(15)을 적층하고, 게이트 절연막(12) 및 층간 절연막(15)의 드레인(113d)에 대응하여 형성한 컨택트홀에 금속을 충전하여, 드레인 신호선(152)을 겸한 드레인 전극(116)을 형성한다. 또한, 소스(113s)는 연장되어 축적 용량(170)을 구성한다.

또한 전면에 예를 들면 유기 수지로 이루어지며 표면을 평탄하게 하는 평탄화 절연막(17)이 형성된다.

제2 TFT(220)는, 동일한 절연성 기판(10) 및 버퍼층(14) 상에, 반도체층(143)을 형성한다. 반도체층(143)에는, 진성 또는 실질적으로 진성인 채널(143c)과, 이 채널(143c)의 양측에 이온 도핑을 실시하여 소스(143s) 및 드레인(143d)이 설치되어 있다.

반도체층(143) 상에 게이트 절연막(12) 및 고융점 금속으로 이루어지는 게이트 전극(141)을 순서대로 적층·형성한다.

그리고, 제1 TFT(210)와 마찬가지로 층간 절연막(15)을 형성하고, 드레인(143d)에 대응하여 형성된 컨택트홀에 금속을 충전하여 구동 전원에 접속된 구동 전원선(153)을 배치한다. 또한, 소스(143d)에 대응하여 설치한 컨택트홀에 소스 전극(158)을 설치한다. 또한 전면에 평탄화 절연막(17)을 형성하고, 그 평탄화 절연막(17) 및 층간 절연막(15)의 소스 전극(158)에 대응한 위치에 컨택트홀을 형성하고, 이 컨택트홀을 통해 소스 전극(158)과 컨택트한 ITO(Indium Tin Oxide)로 이루어지는 유기 EL 소자의 제1 전극(양극)(161)을 평탄화 절연막(17) 상에 형성한다.

유기 EL층(165)은, 양극(161) 상에, 홀 수송층(162), 발광층(163) 및 전자 수송층(164)을 이 순서로 적층한 것이다. 또한, 마그네슘·인듐 합금으로 이루어지는 제2 전극(음극)(166)이 적층 형성된다. 이 음극(166)은, 도 4의 (b)에 도시한 유기 EL 표시 장치를 형성하는 기판(10)의 전면, 또는 표시부(200)의 전면에 설치된다.

또한 유기 EL 소자는, 음극으로부터 주입된 홀과, 음극으로부터 주입된 전자가 발광층의 내부에서 재결합하고, 발광층을 형성하는 유기 분자를 여기하여 여기자가 발생한다. 이 여기자가 방사하여 비활성화되는 과정에서 발광층으로부터 광이 방사되고, 이 광이 투명한 음극으로부터 투명 절연 기판을 통해 외부로 방출되어 발광한다.

광 센서(100)로 되는 TFT의 상세 구조도, 도 1의 (a)에 도시한 것과 동일하기 때문에, 상세한 설명은 생략하지만, 광 센서(100)의 버퍼층(14), 반도체층(13), 절연막(12), 게이트 전극(11) 및 층간 절연막(15), 평탄화 절연막(17)은, 표시부(200)를 구성하는 2개의 TFT(210, 220)의 버퍼층(14), 반도체층(113, 143), 게이트 절연층(12), 게이트 전극(111, 141), 및 층간 절연막(15), 평탄화 절연막(17)과, 동일 공정에서 형성되는 동일 막질의 막이다. 즉, 표시부의 제조 공정에서 광 센서를 동일 기판에 동시에 형성할 수 있어, 표시부의 구성 요소와 동일한 것으로 실현할 수 있기 때문에, 제조 공정의 간소화와 부품 점수의 삭감에 크게 기여할 수 있는 것이다.

또한, 광 센서(100)의 반도체층(13)의 막 두께는 표시부의 TFT와 동일한 막 두께이며, 패턴의 변경만으로 게이트 폭 W를 크게 하고 있다. 이 때, 광 센서(100)의 게이트 길이에 대한 게이트 폭의 비율(게이트 폭/게이트 길이)을 화소 내의 제1 TFT 또는 제2 TFT의 게이트 폭/게이트 길이보다 크게 하는 것이 바람직하다. 보다 바람직하게는, 화소 내의 제1 및 제2 TFT의 게이트 폭/게이트 길이보다 크게 한다. 이에 의해, 고기능·고성능의 디스플레이가 얻어진다. 또한, 표시부(200)에는, 도시하지 않은 차광막이 형성되지만, 광 센서(100) 상에는 형성하지 않는 것이 바람직하고, 이에 의해 외광을 보다 많이 입사시킬 수 있다.

또한, 도 5를 이용하여, 제3 실시 형태를 도시한다. 본 실시 형태도 광 센서를 동일 기판에 내장한 디스플레이로서, 표시부에 손가락 또는 펜을 접촉시킴으로써 그 입력 좌표를 취득하는, 소위 터치 패널(250)이다.

도 5의 (a)는 터치 패널(250)의 평면도이고, 도 5의 (b)는 도 5의 (a)의 B-B선 단면도이다. 도면과 같이 표시부(200)의 주위에 발광 소자(240)와, 광 센서(100)를 배치한다. 표시부(200)는, 제2 실시 형태의 표시부와 마찬가지이기 때문에, 설명은 생략한다. 발광 소자(240)는, 표시부(200)를 구성하는 화소와 동일한 구조이며, 표시부(200) 주위의 2변을 따라 일정 간격으로 복수 형성된다.

또한, 광 센서(100)는 발광 소자(240)와 쌍을 이루어 일정 간격으로 표시부의 다른 2변을 따라 배치되어, 도 1에 도시한 TFT와 동일한 구조이다. 또한, 발광 소자는 기판으로부터 상방에 발광하기 때문에, 발광 소자(240)의 광이 표시부(200) 상부를 통과하여 광 센서(100)에 도달하도록, 거울 등의 반사재(260)가 동일 기판(10) 상에 설치된다.

입력 좌표의 검출 방법의 일례를 설명하면, 발광 소자(240) 중, 한쪽의 변에 배치된 발광 소자(240)가 최초로 소자마다 순차적으로 발광하고, 다음으로 다른쪽의 변에 배치된 발광 소자(240)가 소자마다 순차적으로 발광한다. 이 발광은 표시부(200)의 상부에 아무것도 없으면 항상 광 센서(100)에서 수광되지만, 손가락이나 입력 펜 등으로, 표시부(200)의 소정의 위치에 접촉하면, 특정한 발광 소자(240)의 발광이 차단되어, 그 발광이 특정한 광 센서(100)에서 수광되지 않게 된다. 이 발광 소자(240)의 발광 타이밍과 광 센서(100)의 출력으로부터, 발광이 차단된 영역을 2차원적으로 감지하고, 입력 좌표를 검출한다.

이 경우에도 광 센서(100)는 표시부의 2변을 따라, 복수 배치되지만, 1개의 광 센서를 분할하여 병렬로 접속하고, 토탈의 게이트 폭 W가 100㎛로 되도록 한다. 이 경우, 예를 들면, 게이트 폭 W와 게이트 길이 L의 길이가 10배 정도 달라, 하나의 TFT의 외형은 거의 직사각형으로 되기 때문에, 도 5의 (c)와 같이, TFT를 90도 회전시켜 그 방향을 교대로 배치해도 된다. TFT를 복수 설치함으로써, 광 센서로서의 용장성, 수광의 평균화성을 갖게 할 수 있다.

또한, 이와 같이 발광 소자로부터의 광을 수광하는 경우에는, 발광측은 청을 발광시키면 된다. 광원의 휘도와 Ioff의 관계를 도시한 도 6으로부터도 명백해지는 바와 같이, 청은 도면에서의 녹의 기울기가 크기 때문에, 미량의 광이어도 큰 Ioff를 얻을 수 있다.

상기와 같이, 본 실시 형태의 디스플레이는, 감도가 양호한 광 센서 및 그 광 센서를 평면 패널 디스플레이와 동일 기판 상에 설치하는 것이다. 따라서, 제2 및 제3 실시예에 설명한 구조에 한정되지 않고, 동일 기판 상에 표시부와 광 센서를 형성하는 구조이면 적용할 수 있기 때문에, 표시부는 유기 EL 소자를 이용하는 것에 한하지 않고, 무기 EL 소자, 액정 표시 소자, 플라즈마 표시 소자 등을 이용하는 것이어도 된다.

또한, 제2 실시예에서는 발광 소자로부터의 광이 절연성 기판(10)을 통해 출력되는 보텀 에미션형에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, 발광 소자로부터의 광이 절연성 기판(10)과는 역방향으로 출력되는 톱 에미션형이어도 된다.

본 발명에 따르면, TFT의 오프 시에 외광이 입사함으로써 발생하는 포토 커런트를 검지하여 광 센서로서 이용함으로써, 절연 기판 상에 형성하는 TFT로, 고성능의 광 센서를 실현할 수 있다. TFT의 게이트 폭 W를 크게 함으로써, 포토 커런트의 발생 영역을 증가시켜, 감도가 양호한 광 센서를 얻을 수 있다. 게이트 폭 W는 패턴의 변경만으로 크게 할 수 있기 때문에, 감도가 양호한 광 센서를 별도 공정을 증가시키지 않고 실현할 수 있다. 또한, 광 센서의 반도체층의 Ioff의 추출측을 LDD 구조로 함으로써, 누설 특성을 안정시킬 수 있다.

또한, 본 실시 형태의 광 센서는 TFT이기 때문에, 게이트 전극에 소정의 전압을 인가함으로써, TFT를 온할 수 있다. 즉, 소정의 시간에서 포토 커런트가 흐르는 방향과 반대 방향으로 전류가 흐르는 전압을 광 센서의 게이트 전극, 드레인, 및/혹은 소스에 인가함으로써 광 센서를 리프레시시켜, 광 센서로서의 TFT 특성을 안정시킬 수 있다.

또한, 광 센서(100)와 표시부를 동일 기판 상에 설치한 디스플레이를 제공할 수 있다. 광 센서(100)는 표시부(200)가 받는 광량과 동등한 광량을 감지할 수 있기 때문에, 주위가 밝은 경우에는 휘도를 높게 하고, 어두운 경우에는 휘도를 낮게 하도록, 주위의 광에 따라 자동적으로 휘도를 조절할 수 있다. 이에 의해 시인성을 높게 하면서도 절전할 수 있다. 따라서, 예를 들면 EL 소자 등의 자발광 소자를 이용한 디스플레이에서는, 그 발광 소자의 수명을 길게 할 수 있다.

또한, 광 센서(100)를 내장한 디스플레이에서는, 광 센서의 게이트 폭/게이트 길이를 화소 내의 제1 TFT 또는 제2 TFT의 게이트 폭/게이트 길이보다 크고, 보다 바람직하게는, 화소 내의 제1 및 제2 TFT의 게이트 폭/게이트 길이보다 크게 함으로써, 고기능·고성능의 디스플레이가 얻어진다.

또한, 광 센서를 내장한 디스플레이의 소형화, 박형화에 기여할 수 있다. 광 센서의 각 구성 요소는, 유기 EL 소자를 이용한 디스플레이 디바이스의 TFT와 동일 공정에서, 동일 막질로 형성할 수 있기 때문에, 표시부와 광 센서를 동일 기판에 설치해도 제조 공정의 간소화와 부품 점수의 삭감을 실현할 수 있다.

도 1은 본 발명의 제1 실시 형태의 광 센서를 설명하기 위한 (a) 단면도, (b) 평면도, (c) 개요도.

도 2는 본 발명의 광 센서의 Vg-Id의 관계를 도시하는 특성도.

도 3은 본 발명의 LDD 구조를 갖는 광 센서를 설명하기 위한 (a) 개요도, (b) 특성도.

도 4는 본 발명의 제2 실시 형태의 디스플레이를 설명하는 (a) 평면도, (b) 평면도, (c) 단면도.

도 5는 본 발명의 제3 실시 형태의 디스플레이를 설명하는 (a) 평면도, (b) 단면도, (c) 회로 개요도.

도 6은 본 발명의 광원과 Ioff의 관계를 도시하는 특성도.

도 7은 종래 기술을 설명하는 (a) 단면도, (b) 평면도.

<도면의 주요 부분에 대한 부호의 설명>

10 : 절연성 기판

11, 111, 141 : 게이트 전극

12 : 게이트 절연막

13, 113, 143 : 반도체층

13c, 113c, 143c : 채널

13d, 113d, 143d : 드레인

13s, 113s, 143s : 소스

13LD, 113LD : 저농도 불순물 영역

14 : 버퍼층

15 : 층간 절연막

16 : 드레인 전극

18 : 소스 전극

100 : 광 센서

151 : 게이트 신호선

152 : 드레인 신호선

153 : 구동 전원선

154 : 축적 용량 전극

155 : 용량 전극

158 : 소스 전극

161 : 양극

162 : 홀 수송층

163 : 발광층

164 : 전자 수송층

165 : 유기 EL층

166 : 음극

170 : 축적 용량

200 : 표시부

210 : 제1 TFT

220 : 제2 TFT

230 : 디스플레이

240 : 발광 소자

250 : 터치 패널

260 : 반사재

302 : 표시면

303 : 발광기

304 : 수광기

305 : 액층 디스플레이

306 : 광 센서

W : 게이트 폭

L : 게이트 길이

Claims

기판 상에 설치된 게이트 전극과, 상기 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 상기 반도체층에 설치된 채널과, 상기 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서로서,

상기 게이트 전극의 게이트 폭은 상기 게이트 전극의 게이트 길이의 10배 이상의 길이인 것을 특징으로 하는 광 센서.
제1항에 있어서,

상기 게이트 폭은 5㎛ 내지 10000㎛인 것을 특징으로 하는 광 센서.
제1항에 있어서,

상기 반도체층은, 상기 소스와 상기 채널간 또는 상기 드레인과 상기 채널간의 접합 영역에 광이 조사되면 포토 커런트가 발생하는 것을 특징으로 하는 광 센서.
제1항에 있어서,

상기 반도체층의 상기 소스와 상기 채널간 또는 상기 드레인과 상기 채널간에 저농도 불순물 영역을 형성하는 것을 특징으로 하는 광 센서.
제4항에 있어서,

상기 저농도 불순물 영역은, 입사광에 의해 발생한 포토 커런트를 출력하는 측에 형성하는 것을 특징으로 하는 광 센서.
제1항에 있어서,

소정의 시간마다 상기 게이트 전극에 전압을 인가하여 해당 광 센서를 구동시키는 것을 특징으로 하는 광 센서.
박막 트랜지스터를 갖는 화소를 복수 설치한 표시부와,

절연성 기판 상에 설치된 게이트 전극과, 상기 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 상기 반도체층에 설치된 채널과, 상기 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서를, 단일의 절연성 기판 상에 설치한 디스플레이로서,

상기 게이트 전극의 게이트 폭은 상기 게이트 전극의 게이트 길이의 10배 이상의 길이인 것을 특징으로 하는 디스플레이.
EL 소자와 박막 트랜지스터로 구성되는 화소를 복수 설치한 표시부와,

절연성 기판 상에 설치된 게이트 전극과, 상기 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 상기 반도체층에 설치된 채널과, 상기 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서를, 단일의 절연성 기판 상에 설치한 디스플레이로서,

상기 광 센서의 게이트 전극의 게이트 폭은 상기 게이트 전극의 게이트 길이의 10배 이상의 길이인 것을 특징으로 하는 디스플레이.
제8항에 있어서,

상기 EL 소자는, 적어도 제1 전극과, 제2 전극과, 상기 제1 및 제2 전극 사이에 끼워지는 발광층을 갖는 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

상기 광 센서는, 주위의 광을 수광하여 상기 표시부의 휘도를 제어하는 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

상기 광 센서에 대응하여 설치된 발광 소자를 더 갖고, 상기 광 센서는 상기 발광 소자로부터의 광의 수광 및 차단을 검지하는 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

상기 광 센서를 복수 병렬로 접속하고, 상기 각 광 센서의 총 게이트 폭이 5㎛ 내지 10000㎛인 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

상기 광 센서는, 상기 소스와 상기 채널간 또는 상기 드레인과 상기 채널간 중 어느 한쪽의 상기 반도체층에 저농도 불순물 영역을 형성하는 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

상기 박막 트랜지스터는, 상기 광 센서의 상기 절연막 및 상기 게이트 전극 및 상기 반도체층과, 각각 동일한 막질로 이루어지는 절연막, 게이트 전극 및 반도체층을 갖는 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

하나의 상기 광 센서의 게이트 길이에 대한 게이트 폭의 비율은, 하나의 상기 박막 트랜지스터의 게이트 길이에 대한 게이트 폭의 비율보다 큰 것을 특징으로 하는 디스플레이.
제7항 또는 제8항에 있어서,

상기 광 센서는 상기 표시부의 주위에 복수 배치되는 것을 특징으로 하는 디스플레이.
박막 트랜지스터를 갖는 화소를 복수 설치한 표시부와,

절연성 기판 상에 설치된 게이트 전극과, 상기 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 상기 반도체층에 설치된 채널과, 상기 채널의 양측에 설치된 소스 및 드레인을 갖는 광 센서를, 단일의 절연성 기판 상에 설치한 디스플레이로서,

상기 게이트 전극의 게이트 폭은 상기 게이트 전극의 게이트 길이보다 길고, Ioff가 1×10^-9A인 것을 특징으로 하는 디스플레이.
기판 상에 설치된 게이트 전극과, 상기 게이트 전극과 절연막을 개재하여 형성된 반도체층과, 상기 반도체층에 설치된 채널과, 상기 채널의 양측에 설치된 소스 및 드레인을 갖는 박막 트랜지스터를 복수개 병렬로 접속함으로써 구성되는 광 센서로서,

상기 복수의 박막 트랜지스터는 각각의 상기 게이트 전극의 게이트 길이가 복수의 방향을 따라 배치되는 것을 특징으로 하는 광 센서.
제18항에 있어서,

상기 게이트 전극은 게이트 길이의 방향이 직교하도록 배치되는 것을 특징으로 하는 광 센서.