KR20050064218A - Method for forming element isolation layer of semiconductor device - Google Patents
Method for forming element isolation layer of semiconductor device Download PDFInfo
- Publication number
- KR20050064218A KR20050064218A KR1020030095567A KR20030095567A KR20050064218A KR 20050064218 A KR20050064218 A KR 20050064218A KR 1020030095567 A KR1020030095567 A KR 1020030095567A KR 20030095567 A KR20030095567 A KR 20030095567A KR 20050064218 A KR20050064218 A KR 20050064218A
- Authority
- KR
- South Korea
- Prior art keywords
- film
- oxide film
- trench
- pad nitride
- pad
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76232—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials of trenches having a shape other than rectangular or V-shape, e.g. rounded corners, oblique or rounded trench walls
Abstract
본 발명은 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법을 개시한다. 개시된 본 발명은, 실리콘 기판 상에 패드산화막과 폴리실리콘막 및 패드질화막을 차례로 형성하는 단계; 상기 패드질화막, 폴리실리콘막, 패드산화막, 기판을 차례로 식각하여 트렌치를 형성하는 단계; 상기 기판 결과물에 대해 라운딩 산화 공정을 수행하여 트렌치 표면 상에 열산화막을 형성함과 동시에 식각된 폴리실리콘막의 측벽 일부폭을 산화시키는 단계; 상기 트렌치 내에 HDP 산화막을 매립시키는 단계; 상기 패드질화막이 노출되도록 HDP 산화막의 표면을 CMP하는 단계; 및 상기 패드질화막 및 폴리실리콘막을 제거하는 단계를 포함한다. 본 발명에 따르면, 패드산화막과 패드질화막 사이에 폴리실리콘막을 형성한 후에 트렌치 가장자리 영역에 열산화막을 형성함으로써, 소자분리막의 가장자리 영역에서 모트가 발생하는 것을 방지할 수 있으며, 모트의 발생으로 인해 소자분리막 가장자리 영역에 불순물이 적층되는 현성을 방지할 수 있다.The present invention discloses a device isolation film formation method using a shallow trench isolation (STI) process. The disclosed invention comprises the steps of sequentially forming a pad oxide film, a polysilicon film and a pad nitride film on a silicon substrate; Etching the pad nitride film, the polysilicon film, the pad oxide film, and the substrate in order to form a trench; Performing a round oxidation process on the substrate resultant to form a thermal oxide film on the trench surface and simultaneously oxidizing a portion of sidewalls of the etched polysilicon film; Embedding an HDP oxide film in the trench; CMP the surface of the HDP oxide film to expose the pad nitride film; And removing the pad nitride film and the polysilicon film. According to the present invention, by forming a thermal oxide film in the trench edge region after forming a polysilicon film between the pad oxide film and the pad nitride film, it is possible to prevent the generation of the mote in the edge region of the device isolation film, due to the generation of the mote It is possible to prevent the deposition of impurities in the separator edge region.
Description
본 발명은 반도체 소자의 소자분리막 형성방법에 관한 것으로, 보다 상세하게는, STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성에서의 모트 (Moat)를 개선할 수 있는 반도체 소자의 소자분리막 형성방법에 관한 것이다. The present invention relates to a method of forming a device isolation film of a semiconductor device, and more particularly, to a method of forming a device isolation film of a semiconductor device capable of improving the moat in forming a device isolation film using a shallow trench isolation (STI) process. It is about.
반도체 기술의 진보와 더불어 반도체 소자의 고속화 및 고집적화가 급속하게 진행되고 있고, 이에 수반해서 패턴의 미세화 및 패턴 칫수의 고정밀화에 대한 요구가 점점 높아지고 있다. With the progress of semiconductor technology, the speed and integration of semiconductor devices have been rapidly progressing. As a result, the demand for miniaturization of patterns and high precision of pattern dimensions is increasing.
이러한 요구는 소자 영역에 형성되는 패턴은 물론 상대적으로 넓은 영역을 차지하는 소자분리막에도 적용된다. 이것은 고집적 소자로 갈수록 소자 영역의 폭이 감소되고 있는 추세에서 상대적으로 소자 영역의 폭을 증가시키기 위해서는 소자분리 영역의 폭을 감소시켜야만 하기 때문이다. This requirement applies not only to patterns formed in device regions, but also to device isolation films that occupy a relatively large area. This is because the width of the device region must decrease in order to increase the width of the device region in the trend that the width of the device region is decreasing toward the highly integrated device.
여기서, 기존의 소자분리막은 로커스(LOCOS) 공정에 의해 형성되어져 왔는데, 상기 로커스 공정에 의한 소자분리막은, 주지된 바와 같이, 그 가장자리 부분에서 새부리 형상의 버즈-빅(bird's-beak)이 발생되기 때문에 소자 분리막의 면적을 증대시키면서 누설전류를 발생시키는 단점이 있다. Here, a conventional device isolation film has been formed by a LOCOS process. As is well known, a bird's-beak having a beak shape is generated at an edge portion of the device isolation film by the locus process. Therefore, there is a disadvantage in that leakage current is generated while increasing the area of the device isolation layer.
따라서, 상기 로커스 공정에 의한 소자분리막의 형성방법을 대신해서 적은 폭을 가지면서 우수한 소자 분리 특성을 갖는 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막의 형성방법이 제안되었고, 현재 대부분의 반도체 소자는 STI 공정을 적용해서 소자분리막을 형성하고 있다.Accordingly, a method of forming a device isolation layer using a shallow trench isolation (STI) process having a small width and excellent device isolation characteristics instead of the method of forming a device isolation layer by the locus process has been proposed. The device isolation film is formed by applying an STI process.
이러한 STI 공정을 적용한 소자분리막 형성방법에 대해 도 1a 내지 도 1d를 참조하여 설명하면 다음과 같다. A method of forming a device isolation film applying the STI process will be described below with reference to FIGS. 1A to 1D.
도 1a 내지 도 1e는 종래의 STI 공정을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.1A through 1E are cross-sectional views illustrating processes of forming a device isolation layer using a conventional STI process.
종래 기술에 따른 반도체 소자의 소자분리막 형성방법은, 도 1a에 도시된 바와 같이, 실리콘 기판(1) 상에 패드산화막(2)과 패드질화막(3) 및 소자분리 영역을 한정하는 감광막 패턴(4)을 차례로 형성한다. In the method of forming a device isolation film of a semiconductor device according to the related art, as illustrated in FIG. 1A, a photoresist pattern 4 defining a pad oxide film 2, a pad nitride film 3, and a device isolation region on a silicon substrate 1 is illustrated. ) In turn.
그 다음, 도 1b에 도시된 바와 같이, 상기 감광막 패턴(4)을 식각 마스크로 이용해서 노출된 패드질화막(3) 부분을 식각한 후 이어 그 아래의 패드산화막 부분(2)과 반도체 기판(1) 부분을 순차적으로 과도 식각하여 반도체 기판(1) 내에 트렌치(5)를 형성한다. Next, as shown in FIG. 1B, the exposed portion of the pad nitride film 3 is etched using the photoresist pattern 4 as an etching mask, followed by the pad oxide film portion 2 and the semiconductor substrate 1 below. ) Is sequentially overetched to form the trench 5 in the semiconductor substrate 1.
이어서, 도 1c에 도시된 바와 같이, 상기 트렌치 식각을 형성한 후에 트렌치(5) 표면에 산화막(6)을 형성한 후에 상기 트렌치 표면 및 패드질화막 상에 트렌치를 매립하도록 HDP 산화막(7)을 형성한다.Subsequently, as shown in FIG. 1C, an oxide film 6 is formed on the surface of the trench 5 after the trench etching is formed, and then an HDP oxide film 7 is formed to fill the trench on the trench surface and the pad nitride film. do.
그 다음, 도 1d에 도시된 바와 같이, 상기 패드질화막(3)이 노출되도록 HDP 산화막(7)의 표면을 평탄화시키고, 상기 패드질화막(3)을 제거한 후 HDP 산화막(7)을 선택적으로 제거하여 소자분리막(7a)를 형성한다. Next, as shown in FIG. 1D, the surface of the HDP oxide film 7 is planarized so that the pad nitride film 3 is exposed, the pad nitride film 3 is removed, and then the HDP oxide film 7 is selectively removed. An element isolation film 7a is formed.
이어서, 도 1e에 도시된 바와 같이, 소자분리막(7a) 상에 게이트 산화 공정을 진행한다.Subsequently, as shown in FIG. 1E, a gate oxidation process is performed on the device isolation film 7a.
그러나, 도 1c에서와 같이, 실리콘 기판에 인접한 트렌치 영역의 가장자리 부분에 틈(A)이 형성되고, 이 틈에 형성되는 HDP 산화막은 상대적으로 다공성(Porous)의 특성을 가지고 있기 때문에 패드질화막 제거 이후 후속의 세정 공정에서 HF 용액에 의해 과다 침식이 일어나게 된다. However, as shown in FIG. 1C, a gap A is formed in the edge portion of the trench region adjacent to the silicon substrate, and since the HDP oxide film formed in the gap has a relatively porous characteristic, the pad nitride film is removed after the pad nitride film is removed. Subsequent cleaning processes result in excessive erosion by the HF solution.
결국, 도 1e에 도시된 바와 같이, 소자분리막의 가장자리 영역에서 모트(B)가 발생하게 된다. 이 모트는 소자분리막 가장자리 영역에 기생 트랜지스터를 형성하기 때문에 전류와 전압 곡선의 험프(Hump)현상 및 트랜지스터의 폭이 감소함에 따라 문턱전압이 감소하여 발생하는 인버스 네로우 위쓰 이펙트(Inverse Narrow Width Effect : INWE) 현상 등의 문제점이 발생하게 되어 반도체 소자가 비정상적으로 동작하게 된다.As a result, as shown in FIG. 1E, the mort B is generated in the edge region of the device isolation layer. Since the mott forms parasitic transistors in the edge region of the device isolation layer, the inverse narrow width effect (Hump) of the current and voltage curves and the threshold voltage decreases as the width of the transistor decreases. INWE (phenomena) phenomenon, and the like, cause a semiconductor device to operate abnormally.
따라서, 본 발명은 상기와 같은 종래 문제점을 해결하기 위해 안출된 것으로서, 소자분리막과 액티브 영역 경계에서의 모트 발생을 억제할 수 있는 반도체 소자의 소자분리막 형성방법을 제공함에 그 목적이 있다. Accordingly, an object of the present invention is to provide a method for forming a device isolation film of a semiconductor device capable of suppressing generation of a mott at the boundary between an device isolation film and an active region.
상기 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 패드산화막과 폴리실리콘막 및 패드질화막을 차례로 형성하는 단계; 상기 패드질화막, 폴리실리콘막, 패드산화막, 기판을 차례로 식각하여 트렌치를 형성하는 단계; 상기 기판 결과물에 대해 라운딩 산화 공정을 수행하여 트렌치 표면 상에 열산화막을 형성함과 동시에 식각된 폴리실리콘막의 측벽 일부폭을 산화시키는 단계; 상기 트렌치 내에 HDP 산화막을 매립시키는 단계; 상기 패드질화막이 노출되도록 HDP 산화막의 표면을 CMP하는 단계; 및 상기 패드질화막 및 폴리실리콘막을 제거하는 단계를 포함한다.The present invention for achieving the above object, the step of sequentially forming a pad oxide film, a polysilicon film and a pad nitride film on a silicon substrate; Etching the pad nitride film, the polysilicon film, the pad oxide film, and the substrate in order to form a trench; Performing a round oxidation process on the substrate resultant to form a thermal oxide film on the trench surface and simultaneously oxidizing a portion of sidewalls of the etched polysilicon film; Embedding an HDP oxide film in the trench; CMP the surface of the HDP oxide film to expose the pad nitride film; And removing the pad nitride film and the polysilicon film.
여기에서, 상기 폴리실리콘막을 형성하는 단계는 600℃이상의 온도에서 SiH4 가스를 사용하여 500Å의 두께로 형성한다. Here, the step of forming the polysilicon film is formed to a thickness of 500 kPa using SiH4 gas at a temperature of 600 ℃ or more.
상기 라운딩 산화 공정은 1차 세정 공정, 1차 산화 공정, 2차 세정 공정, 2차 산화 공정으로 이루어진다.The rounding oxidation process includes a primary cleaning process, a primary oxidation process, a secondary cleaning process, and a secondary oxidation process.
상기 1차 세정 공정은 H20:HF=19:1의 혼합 용액을 사용하여 100초 동안 수행하며, 상기 1차 산화 공정은 900∼1000℃의 온도에서 O2 가스를 사용하여 트렌치 표면에 50Å의 두께로 산화막을 형성한다.The primary cleaning process is performed for 100 seconds using a mixed solution of H20: HF = 19: 1, and the primary oxidation process is 50 mm thick on the trench surface using O2 gas at a temperature of 900 to 1000 ° C. An oxide film is formed.
상기 2차 세정 공정은 H20:HF=99:1의 혼합 용액을 사용하여 120초 동안 수행하며, 상기 2차 산화 공정은 1000∼1200℃의 온도에서 O2 가스를 사용하여 250Å의 두께로 열산화막을 형성한다.The secondary cleaning process is performed for 120 seconds using a mixed solution of H20: HF = 99: 1, and the secondary oxidation process is performed using a thermal oxide film having a thickness of 250 kPa using O2 gas at a temperature of 1000 to 1200 ° C. Form.
상기 폴리실리콘막을 제거하는 단계는 Cl2/HBr 건식 가스를 사용하여 수행한다.Removing the polysilicon film is performed using Cl 2 / HBr dry gas.
(실시예)(Example)
이하, 본 발명의 바람직한 실시예에 대해 첨부된 도면을 참조하여 상세하게 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도이다.2A to 2E are cross-sectional views of processes for describing a method of forming a device isolation film according to an embodiment of the present invention.
도 2a에 도시된 바와 같이, 실리콘 기판(21) 상에 패드산화막(22)과 폴리실리콘막(23) 및 패드질화막(24)을 차례로 형성한 후에 패드질화막(24) 상에 트렌치 영역을 한정하는 감광막 패턴(25)을 형성한다. As shown in FIG. 2A, after the pad oxide film 22, the polysilicon film 23, and the pad nitride film 24 are sequentially formed on the silicon substrate 21, a trench region is defined on the pad nitride film 24. The photosensitive film pattern 25 is formed.
이때, 상기 폴리실리콘막(23)은 600℃이상의 온도에서 SiH4 가스를 사용하여 500Å의 두께로 형성하며, 상기 패드질화막(24)은 1200Å의 두께로 형성한다. 여기에서, 패즈질화막(24)은 기존의 CMP 공정을 사용하기 위해 폴리실리콘막의 두께만큼 감소시켜 1200Å로 형성한다.At this time, the polysilicon film 23 is formed to a thickness of 500 kPa using SiH4 gas at a temperature of 600 ℃ or more, the pad nitride film 24 is formed to a thickness of 1200 kPa. Here, the passivation film 24 is formed by reducing the thickness of the polysilicon film to 1200 kPa in order to use the conventional CMP process.
도 2b에 도시된 바와 같이, 상기 감광막 패턴(25)을 식각 마스크로 이용하여 패드질화막(24), 폴리실리콘막(23), 패드산화막(22), 기판을 차례로 식각하여 트렌치(26)를 형성한다. As illustrated in FIG. 2B, the trench 26 is formed by sequentially etching the pad nitride layer 24, the polysilicon layer 23, the pad oxide layer 22, and the substrate using the photoresist pattern 25 as an etching mask. do.
도 2c에 도시된 바와 같이, 상기 트렌치(26) 식각 후에 기판 결과물에 대해 1차 세정 공정을 진행한다. 이때, 1차 세정 공정을 H20:HF=19:1의 혼합 용액을 사용하여 100초 동안 실시한다. 그 다음, 상기 트렌치(26) 표면에 1차 라운딩 산화(Rounding Oxidation) 공정을 통해 50Å의 두께로 산화막(27)을 형성한다. 여기에서, 1차 라운딩 산화 공정을 900∼1000℃의 온도에서 O2 가스를 사용하여 실시한다.As shown in FIG. 2C, the substrate 26 is subjected to a primary cleaning process after the trench 26 is etched. At this time, the primary cleaning process is performed for 100 seconds using a mixed solution of H20: HF = 19: 1. Next, an oxide film 27 is formed on the surface of the trench 26 by a first rounding oxidation process to a thickness of 50 kV. Here, a primary rounding oxidation process is performed using O2 gas at the temperature of 900-1000 degreeC.
이어서, 상기 기판 결과물에 대해 2차 세정 공정을 진행한다. 이때, 2차 세정 공정을 H20:HF=99:1의 혼합 용액을 사용하여 120초 동안 실시한다. 그 다음, 상기 트렌치 가장자리 영역의 산화막(27) 부분이 노출되도록 폴리실리콘막(23)의 일정 부분을 식각한 후에 노출된 산화막(27) 부분에 라운딩 산화 공정을 통해 250Å의 두께로 열산화막(28)을 형성한다. 여기에서, 라운딩 산화 공정을 1000∼1200℃의 온도에서 O2 가스를 사용하여 실시한다.Subsequently, a secondary cleaning process is performed on the substrate resultant. At this time, the secondary cleaning process is performed for 120 seconds using a mixed solution of H20: HF = 99: 1. Then, after etching a portion of the polysilicon film 23 to expose the portion of the oxide film 27 in the trench edge region, the thermal oxide film 28 to a thickness of 250 kPa through a rounding oxidation process on the exposed oxide film 27. ). Here, a round oxidation process is performed using O2 gas at the temperature of 1000-1200 degreeC.
도 2d에 도시된 바와 같이, 상기 트렌치(26)를 매립하도록 HDP 산화막(29)을 형성한 후에 상기 패드질화막(24)이 노출되도록 HDP 산화막(29)의 표면을 CMP한다. 이어서, 상기 패드질화막(24)을 제거한 후에 SiO2에 대한 실리콘 식각 선택비가 우수한 Cl2/HBr 건식 가스를 사용하여 폴리실리콘막(23)을 제거한다.As shown in FIG. 2D, after the HDP oxide layer 29 is formed to fill the trench 26, the surface of the HDP oxide layer 29 is CMP so that the pad nitride layer 24 is exposed. Subsequently, after the pad nitride layer 24 is removed, the polysilicon layer 23 is removed using a Cl 2 / HBr dry gas having a good silicon etching selectivity to SiO 2.
도 2e에 도시된 바와 같이, 상기 기판(21) 결과물 상에 잔여물을 제거하기 위해 세정 공정을 실시한다. 그 다음, 게이트 산화 공정을 진행하여 패드산화막(22) 상에 게이트 산화막(30)을 형성하여 소자분리막(29a)을 형성한다.As shown in FIG. 2E, a cleaning process is performed to remove residues on the substrate 21 resultant. Next, a gate oxide process is performed to form a gate oxide film 30 on the pad oxide film 22 to form an isolation layer 29a.
상기와 같이, 본 발명은 트렌치 가장자리 영역에 형성되는 다공성의 HDP 산화막 대신 패드산화막과 패드질화막 사이에 폴리실리콘막을 형성한 후에 트렌치 가장자리 영역에 열산화막을 형성함으로써 HDP 산화막보다 HF에 대한 식각 저항성이 우수하여 HF 용액을 이용한 세정 공정에서 HDP 산화막의 과도 침식을 방지한다. 따라서, HDP 산화막의 과도 침식을 방지함으로 인해 소자분리막의 가장자리 영역(C)에서 모트가 발생하는 것을 방지할 수 있다. As described above, the present invention forms a polysilicon film between the pad oxide film and the pad nitride film instead of the porous HDP oxide film formed in the trench edge region, and then forms a thermal oxide film in the trench edge region, so that the etching resistance to HF is better than that of the HDP oxide film. To prevent excessive erosion of the HDP oxide film in the cleaning process using HF solution. Therefore, by preventing excessive erosion of the HDP oxide film, it is possible to prevent the mott from occurring in the edge region C of the device isolation film.
이상, 본 발명을 몇 가지 예를 들어 설명하였으나, 본 발명은 이에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 본 발명의 사상에서 벗어나지 않으면서 많은 수정과 변형을 가할 수 있음을 이해할 것이다.In the above, the present invention has been described with reference to some examples, but the present invention is not limited thereto, and a person of ordinary skill in the art may make many modifications and variations without departing from the spirit of the present invention. I will understand.
이상에서와 같이, 본 발명에 의하면, 패드산화막과 패드질화막 사이에 폴리실리콘막을 형성한 후에 트렌치 가장자리 영역에 열산화막을 형성함으로써, 소자분리막의 가장자리 영역에서 모트가 발생하는 것을 방지할 수 있으며, 모트의 발생으로 인해 소자분리막 가장자리 영역에 불순물이 적층되는 현성을 방지할 수 있다.As described above, according to the present invention, by forming a thermal oxide film in the trench edge region after the polysilicon film is formed between the pad oxide film and the pad nitride film, it is possible to prevent the mote from occurring in the edge region of the device isolation film, Due to the occurrence of impurities, the deposition of impurities on the edge region of the device isolation layer can be prevented.
또한, 모트 발생을 방지하여 험프 현상 및 인버스 네로우 위쓰 효과와 같은 소자의 비정상적인 동작을 방지할 수 있어 소자의 전기적 특성을 향상시킬 수 있다.In addition, it is possible to prevent the occurrence of the mote to prevent abnormal operation of the device, such as the hump phenomenon and the inverse narrow whistle effect to improve the electrical characteristics of the device.
도 1a 내지 도 1d는 종래의 STI(Shallow Trench Isolation) 공정을 이용한 소자분리막 형성방법을 설명하기 위한 공정별 단면도. 1A through 1D are cross-sectional views illustrating processes of forming a device isolation film using a conventional shallow trench isolation (STI) process.
도 2a 내지 도 2e는 본 발명의 실시예에 따른 소자분리막 형성방법을 설명하기 위한 공정별 단면도.2A to 2E are cross-sectional views of processes for describing a method of forming a device isolation film according to an embodiment of the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
21 : 실리콘 기판 22 : 패드산화막21 silicon substrate 22 pad oxide film
23 : 폴리실리콘막 24 : 패드질화막23 polysilicon film 24 pad nitride film
25 : 감광막 패턴 26 : 트렌치25 photosensitive film pattern 26 trench
27 : 산화막 28 : 열산화막27: oxide film 28: thermal oxide film
29 : HDP 산화막 29a : 소자분리막29: HDP oxide film 29a: device isolation film
30 : 게이트 산화막30: gate oxide film
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095567A KR20050064218A (en) | 2003-12-23 | 2003-12-23 | Method for forming element isolation layer of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030095567A KR20050064218A (en) | 2003-12-23 | 2003-12-23 | Method for forming element isolation layer of semiconductor device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050064218A true KR20050064218A (en) | 2005-06-29 |
Family
ID=37255842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030095567A KR20050064218A (en) | 2003-12-23 | 2003-12-23 | Method for forming element isolation layer of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20050064218A (en) |
-
2003
- 2003-12-23 KR KR1020030095567A patent/KR20050064218A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100224700B1 (en) | Isolation method of semiconductor device | |
| KR100317041B1 (en) | A method of forming a trench isolation in a semiconductor device | |
| KR100839894B1 (en) | Semiconductor device and fabrication method therefor | |
| KR101006508B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100979233B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR20050064218A (en) | Method for forming element isolation layer of semiconductor device | |
| KR100412138B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR20030056602A (en) | Method of forming an isolation film in semiconductor device | |
| KR100552852B1 (en) | Method for fabricating shallow trench isolation | |
| JP3053009B2 (en) | Method for manufacturing semiconductor device | |
| KR100984854B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100561974B1 (en) | A Manufacturing Method of Semiconductor Element | |
| KR100984855B1 (en) | Method for forming element isolation layer of semiconductor device | |
| KR100524916B1 (en) | Trench isolation method of semiconductor integrated circuit | |
| KR100575616B1 (en) | Method for forming borderless contact hole in a semiconductor device | |
| KR20060009422A (en) | Method for manufacturing of semiconductor device | |
| KR101006510B1 (en) | Method for forming isolation layer of semiconductor device | |
| KR100475718B1 (en) | Method for manufacturing isolation of semiconductor device | |
| KR20050064232A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20070001740A (en) | Method of fabricating trench isolation for semiconductor device | |
| KR101059810B1 (en) | Method of manufacturing semiconductor device | |
| KR20050012581A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20050063064A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20060002142A (en) | Method for forming element isolation layer of semiconductor device | |
| KR20050012652A (en) | Method for forming element isolation layer of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |