KR20050063424A

KR20050063424A - 유무선 인터넷 전화용 시스템온칩 개발 장치

Info

Publication number: KR20050063424A
Application number: KR1020030094828A
Authority: KR
Inventors: 소운섭; 황대환; 김봉태
Original assignee: 한국전자통신연구원
Priority date: 2003-12-22
Filing date: 2003-12-22
Publication date: 2005-06-28
Also published as: KR100542436B1; US20050138582A1; US7296186B2

Abstract

본 발명은 유무선 인터넷 전화용 시스템온칩 개발 장치에 관한 것이다.

본 발명에 따른 유무선 인터넷 전화용 시스템온칩개발 장치는 리스크 코어에 필수적인 기능을 추가하고 부가적인 기능 제공을 위해 FPGA를 집적한 디바이스를 이용하여 코어 커널부를 구성한다. 그리고 코어 커널부를 중심으로 인터넷 전화 기능에 필요한 다수의 인터페이스부가 제공된다.

이와 같이 하면, 구성 부품이 최소화되면서 설계가 용이하고 구성이 간단해진다.

Description

유무선 인터넷 전화용 시스템온칩 개발 장치{SYSTEM ON CHIP DEVELOPMENT APPRATUS FOR WIRELINE AND WIRELESSLINE INTERNET PHONE}

본 발명은 유무선 인터넷 전화용 시스템온칩 개발장치에 관한 것으로, 특히 전세계적으로 연결되어 있는 인터넷 망을 통하여 무료 또는 아주 저렴하게 음성 전화 기능 및 인터넷 접속 기능을 제공해 줄 수 있는 유무선 인터넷 전화기의 개발에 필수적인 시스템온칩 개발장치에 관한 것이다.

종래에는 시스템온칩을 개발하는데 있어서, 내부 프로세서 기능을 수행하는 명령어축약형컴퓨팅(Reduced Instruction Set Computer; 이하, RISC라고 한다.) 코어를 별도로 사용하고, RISC 코어를 사용하기 위한 FPGA(Field Programmable Gate Array)와 추가로 주변장치들을 개발하기 위한 FPGA들을 사용해야 한다. 또한, 유선 인터넷 전화용 시스템온칩 개발장치 장치 또는 무선 인터넷 전화용 시스템온칩 개발장치를 각각 따로 구성하여 제한적으로 사용해야 한다. 따라서 회로 구성이 복잡하고, RISC 코어와 FPGA 들간의 연결선이 많고 복잡하게 되어 신호가 불안하며, 규모가 커지며, 불필요한 기능이 추가되는 문제점이 있다.

일례로 ARM920T RISC 코어를 사용하는 경우, RISC외에 RISC 코어를 사용하기 위한 FPGA 1개와 최소한 1개 이상의 주변장치들을 개발하기 위한 FPGA들을 사용해야 하며, 이들을 연결하여 사용하기 위한 버스 클럭 주파수도 FPGA 특성에 따라 20MHz ~ 40 MHz 정도로만 사용할 수 있다. 이와 같이 별도의 RISC 코어와 FPGA를 사용하기 때문에 RISC 코어가 가지는 최대 클럭 주파수까지 사용하여 성능을 시험해 볼 수 없다. 이로 인해 시스템온칩 개발장치의 설계 및 개발이 어렵고, 디버깅하고 개발하는데 시간이 많이 걸리는 문제점이 있다.

상기와 같은 문제점을 해결하기 위한 것으로 본 발명이 이루고자 하는 기술적 과제는 RISC 코어에 필수적인 기능을 추가하고, 부가적으로 사용할 수 있는 FPGA를 집적한 디바이스를 이용하여 구성 부품을 최소화하여 용이한 설계 및 간단한 구성에 따른 양질의 시스템온칩 설계와 양질의 개발환경을 제공하기 위한 것이다.

이러한 과제를 해결하기 위해 본 발명에서는 인터넷에 유무선으로 직접 접속하여 개발된 시스템온칩을 시험하여 기능 검증하는 유무선 인터넷 전화용 시스템온칩 개발 장치가 제공된다.

본 발명의 하나의 특징에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치는, 내부에 리스크(Reduced Instruction Set Computer) 마이크로 프로세서 및 FPGA를 집적한 디바이스를 이용하여 로직 회로를 구성하고, 하나 이상의 통신 방식에 따른 프로토콜을 하드웨어 및 소프트웨어를 사용하여 처리하는 코어 커널부; 상기 코어 커널부에 필요한 클럭 신호를 공급하는 클럭부; 상기 코어 커널부에 필요한 리셋 신호를 공급하는 리셋부; 상기 코어 커널부에 연결되어 VoIP(Voice over Internet Protocol) 송수화기와의 접속 기능을 수행하는 송수화기 접속부; 상기 코어 커널부에 연결되어 FPGA로 구성된 기저대역 무선 모뎀 기능을 수행하는 FPGA로 구성된 BBP(BaseBand Processor) 로직부; 상기 코어 커널부에 연결되어 시작 프로그램과 운용 프로그램과 사용자 데이터 및 각종 응용 프로그램을 저장하는 메모리부; 상기 코어 커널부에 연결되어 다른 디버깅 장치와의 연결을 위한 JTAG(Joint Test Action Group) 접속부; 및 상기 코어 커널부에 연결되어 터미널과 접속 기능을 수행하는 EIA232 접속부를 포함한다.

그리고 유무선 인터넷 전화용 시스템온칩 개발 장치는, 상기 코어 커널부와 POTS 전화기와의 접속 기능을 수행하는 POTS 접속부; 상기 BBP 로직부에 연결되어 주파수 대역에 따른 무선 접속 기능을 수행하는 무선 접속부; 상기 코어 커널부에 접속되어 USB와 연결하는 USB 접속부; 및 상기 코어 커널부와 로컬 버스 및 이더넷에 연결되어 이더넷 물리층 기능 또는 이더넷 MAC 계층과 물리계층 기능을 수행하는 이더넷 접속부를 더 포함할 수 있다.

또한, 유무선 인터넷 전화용 시스템온칩 개발 장치는, 상기 송수화기 접속부에 연결되어 VoIP 전화 기능을 수행하는 VoIP 송수화기; 및 상기 POTS 접속부에 연결되어 아날로그 전화 기능을 수행하는 POTS 전화기를 더 포함할 수 있고, 상기 코어 커널부에 접속되어 추가 회로 구성을 위해 확장 기능을 제공하는 사용자 확장 접속부; 및 상기 코어 커널부에 연결되어 사용자와 통신하는 기능을 위한 키패드 및 LCD를 더 포함할 수 있다.

그리고 상기 코어 커널부는 상기 RISC 마이크로 프로세서 및 기본 제어회로를 포함하는 코어부; 및 상기 기본 제어회로에 따른 기능외에 추가적인 기능에 따른 로직 회로를 FPGA로 구성하여 부가의 주변장치를 제어하는 커널로직부를 포함한다. 이 때, 상기 코어부는, 상기 JTAG 접속부와 연결되어 제어기 전체의 중앙 연산 처리를 수행하는 리스크 코어; 상기 리셋부와 연결되어 리셋 신호의 생성 및 제어를 수행하여 고급호스트버스를 통해 상기 리셋 신호를 공급하는 리셋 제어기; 상기 클럭부와 연결되어 클럭 신호의 생성 및 제어를 수행하여 상기 고급호스트버스를 통해 상기 클럭 신호를 공급하는 클럭 제어기; 상기 메모리부 및 고급호스트버스와 연결되어 외부 메모리와의 접속 기능을 수행하는 외부 버스 제어기; 및 상기 EIA232 접속부 및 고급호스버스와 연결되어 입출력 데이터를 제어하는 범용 비동기 송수신 제어기를 포함한다.

또한, 상기 코어부는, 상기 고급호스트버스와 연결되어 버스 사용권 제어 및 상기 커널 로직부의 고급호스트버스 신호로 확장해주는 버스 브리지; 상기 고급호스트버스와 연결되어 프로그램 수행에서 발생되는 내부 및 외부 인터럽트를 처리하는 인터럽트 처리기; 상기 고급호스트버스와 연결되어 상기 클럭 제어기로부터 기준 클럭을 입력받아 타이밍 신호를 발생시키는 타이머 및 WDT; 상기 리스크 코어가 동작 속도를 위한 프로그램 및 데이터를 일시적으로 저장하는 내부 메모리; 및 상기 코어 커널부의 전체 환경 설정 데이터 및 상기 커널 로직부의 로직 데이터를 제어하는 환경설정 제어기를 더 포함할 수 있다.

그리고 상기 커널로직부는, 상기 버스 브리지와 연결된 고급 주변 버스 브리지를 통해 데이터 송수신에 따른 제어 신호를 생성하여 공급하는 직접 메모리 액세스 제어기; 상기 고급 주변 버스 주변기와 연결된 고급 주변 버스를 통해 상기 제어 신호로 사용되는 입출력 신호를 처리하는 입출력 제어기; 상기 고급 주변 버스와 연결되어 톤 생성 및 코덱을 제어하고, 송수화기 접속부 및 POTS 접속부와 데이터를 송수신하는 톤 모듈 및 코덱 제어기; 상기 고급 주변 버스와 연결되어 무선 MAC 프로토콜을 처리하는 무선 미디어 액세스 제어기; 상기 고급 주변 버스와 연결되어 이더넷 MAC 프로토콜을 처리하는 이더넷 미디어 액세스 제어기; 상기 고급 주변 버스와 연결되어 USB 포트에 접속하기 위한 인터페이스를 제공하는 범용 직렬 버스 제어기; 및 상기 커널 로직부에서 사용하고 남은 상기 고급 주변 버스를 확장하는 사용자 정합부를 포함한다. 이 때, 상기 고급 주변 버스 브리지는, 상기 고급호스트버스와 고급주변버스를 각 버스의 타이밍에 기초하여 데이터 신호와 주소 신호 및 제어 신호를 연결할 수 있다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다.

먼저, 본 발명의 실시예에 따른 유무선 인터넷 전화용 시스템온칩 개발장치에 대해서 도 1 및 도 2를 참조하여 설명한다.

도 1은 본 발명에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치와 유선을 사용하여 인터넷에 연결한 상태를 나타내는 도면이고, 도 2는 본 발명에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치와 무선을 사용하여 인터넷에 연결한 상태를 나타내는 도면이다.

먼저, 도 1 내지 도 2에 나타낸 바와 같이, 본 발명의 실시예에 따른 유무선 인터넷 전화용 시스템온칩 개발장치(300)는 허브(Hub)(200) 또는 무선랜 장비(Access Point)(210)를 구성하여 인터넷(100)에 연결하여 실제 환경에서 실시간으로 시험한다. 이와 같이 함으로써, 실제 시스템온칩이 생산되기 전에 모든 기능들을 시험할 수 있으므로 안전하게 칩을 개발할 수 있다.

다음, 도 3을 참조하여 본 발명의 실시예에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치에 대해서 상세하게 설명한다.

도 3은 본 발명에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치의 구성도이다.

도 3에 나타낸 바와 같이, 유무선 인터넷 전화용 시스템온칩 개발 장치(200)는 코어 커널부(302)를 중심으로 인터넷 전화 기능에 필요한 각 인터페이스부로 구성된다. 인터페이스부는 클럭부(304), 리셋부(306), 키패드 및 LCD(308), 송수화기 접속부(310), VoIP(Voice over Internet Protocol) 송수화기(312), POTS 접속부(314), POTS(Plain Old Telephone Service) 전화기(316), BBP(BaseBand Processor) 로직부(318), 무선 접속부(320), USB 접속부(322), 사용자확장 접속부(324), 메모리부(326), 이더넷 접속부(330), EIA232 접속부(332) 및 JTAG 접속부(334)를 포함한다.

클럭부(304)는 시스템온칩 개발장치(300)에 필요한 50MHz, 40MHz, 32.768MHz의 클럭을 공급해 주며, 이 클럭은 코어 커널부에 입력되어 각각 분주 및 배수가 되어 각부에 공급된다.

리셋부(306)는 통신서비스 제어기에 필요한 시간 동안 전원 입력 리셋 신호 및 스위치 리셋 신호를 공급해 주는 기능을 수행한다.

키패드 및 LCD(308)는 코어 커널부(302)의 GPIO(General Purpose Input Output) 제어기에 직접 연결되어 외부와의 입출력 기능을 수행한다. 키패드는 전화 번호 및 특수 번호 다이얼링을 위한 12개의 기본 키 버튼과 추가적인 부가 서비스 기능을 위한 4개의 보조 키 버튼을 사용한다. 보조키 버튼에는 메뉴 키 1개, 기능 설정 키 1개, 제어 기능 키 2개로 구성된다. 액정 표시 장치(LCD : Liquid Crystal Display)는 8비트의 데이터 신호와 쓰기 제어 신호, 제어 명령 데이터 구분신호로 통신 서비스 제어기에 연결되어 단말장치의 모든 상태 및 사용자에게 필요한 메시지를 표시해 준다. 표시되는 메시지는 전화기의 훅 온오프 상태, 발신 및 착신 전화번호, 현재 시간 등이 있으며 코어 커널부(302)의 RISC 코어를 프로그램함으로써 다양한 메시지의 추가 및 삭제가 가능하다.

송수화기 접속부(310)는 각종 톤 신호 및 음성 신호의 디지털 신호와 아날로그 신호의 상호 변환 및 아날로그 신호의 증폭 기능을 수행한다. 여기에는 마이크 및 스피커도 연결되어 스피커 폰 기능도 수행한다. 코어 커널부(302)의 톤 모듈 및 코덱제어기와는 PCM(Pulse Code Modulation) 버스로 연결되며, 송수신 클럭 신호(PCMCLK), 프레임 동기신호(PFS), 송신데이터 신호(PCMTXD), 수신데이터 신호(PCMRXD)로 연결되어 상호 통신한다.

VoIP(Voice over Internet Protocol) 송수화기(312)는 송수화기 접속부(310)에 연결되어 송수화기 기능을 수행한다.

POTS 접속부(314)는 POTS 전화기가 인터넷 망에 접속되어 VoIP 전화기로 사용될 때 링 신호 공급 기능, 각종 톤 신호 공급 기능, DTMF(Dual Tone Multi Frequency) 입력 신호 해석 기능 및 링(Ring) 신호 공급에 필요한 전압 컨버팅 기능을 수행한다. 코어 커널부의 톤 모듈 및 코덱제어기와는 TDM 버스로 연결되며, 송수신 클럭 신호(TDMCLK), 프레임 동기신호(TFS), 송신데이터 신호(TDMTXD), 수신데이터 신호(TDMRXD)로 연결되어 상호 통신한다.

POTS(Plain Old Telephone Service) 전화기(316)는 일반적으로 공중 전화망에 연결되어 사용하는 아날로그 전화기이다.

BBP(BaseBand Processor) 로직부(318)는 코어 커널부(302)의 무선 MAC에 연결되고, 기술적으로 복잡하고 구성 로직이 크므로 코어 커널부(302)의 커널 로직부에서는 구현할 수 없다. 따라서, 추가의 FPGA로 구성하여 BBP의 기능을 구현한다. 본 발명의 실시예에서는 IEEE 802.g 규격에 따르는 OFDM(Othogonal Frequency Division Multoplexing) 모뎀 기능을 수행하도록 구성하였으며, 필요에 따라 IEEE 802.a, IEEE 802.b 등의 규격을 지원하는 모뎀 기능을 구현할 수 있다.

무선 접속부(320)는 2.4GHz 또는 5GHz 대역의 무선 주파수와 접속되며, 수신 처리한 아날로그 신호는 10비트의 디지털 데이터로 변환되어 통신서비스 제어기에 입력되고, 통신서비스 제어기에서 출력한 8비트의 디지털 데이터는 아날로그 신호로 변환되어 송신 처리된다.

USB 접속부(322)는 코어 커널부의 USB 제어기에 연결되고, 외부에 USB 장치를 연결하기 위해 사용되며 USB 트랜시버와 컨넥터로 구성된다.

사용자 확장 접속부(324)는 코어 커널부에서 기본적으로 인터넷 전화기용 시스템온칩을 구성하기 위해 사용하고 남은 외부 핀들과 로직을 추후에 사용자가 임의의 추가 로직을 구성할 수 있도록 확장 시켜 놓은 것이다.

메모리부(326)는 코어 커널부(302)의 외부버스 제어기에 직접 연결되며, 시작 프로그램이나 단말장치 운용 프로그램을 저장하며 8비트, 16비트, 32비트 버스로 접속이 가능한 플래쉬 롬(FROM : Flash Read Only Memory)이 구성되고, 사용자 데이터나 각종 응용 프로그램을 일시적으로 저장하며 8비트, 16비트, 32비트 버스로 접속이 가능한 동적 램(DRAM : Dynamic Random Access Memory) 으로 구성된다. 또한 메모리 맵 형태로 액세스가 가능한 외부 소자가 연결될 수 있는데 본 발명의 실시예에서는 이더넷 접속부(330)에서 외부 이더넷 디바이스도 연결할 수 있다.

이더넷 접속부(330)는 코어 커널부(302) 이너넷 MAC과 표준 MII(Media Independent Interface) 버스를 통하여 접속되어 10 Base T 또는 100 Base TX 이더넷의 물리층 기능을 수행하고, 외부 로컬 버스에 메모리 맵 형태로 디바이스가 연결되어 이더넷 미디어 액세스 제어기와 물리층 기능을 수행한다. MII 버스는 송신데이터 신호(MTXD3~MTXD0), 송신 가능 신호(MTXENB), 송신데이터 클럭 신호(MTXCLK), 송신 에러 신호(MTXER)로 서로 연결되고, 수신데이터 신호(MRXD3~MRXD0)와 수신 가능 신호(MRXDVB), 수신데이터 클럭 신호(MRXCLK), 수신 에러 신호(MRXER), 캐리어 센스 신호(MCRS), 충돌 검출 신호(MCOL), 인터럽트 신호(MINTR), 제어데이터 클럭(MDC), 제어 데이터(MDIO) 신호로 서로 연결된다. 메모리 맵 형태의 연결에는 주소신호(A1 ~ A15), 데이터 신호(D0 ~ D31), 칩 선택신호(ECS), 데이터 읽기 신호(ERD), 데이터 쓰기 신호(EWR), 인터럽트 신호(EIRQ), 바이트 인에이블 신호(EBE0 ~ EBE3), 데이터 클럭 신호(ECLK), 리셋 신호(ERESET)가 연결된다.

EIA232 접속부(332)는 EIA232 포트를 통하여 디버깅을 위한 터미널과 연결 기능을 갖는다. 신호 레벨 드라이버와 리시버가 구성되며, 송신 데이터 신호(TXD), 수신 데이터 신호(RXD), 송신 요구 신호(RTS), 수신 준비 신호(CTS)가 상호 연결된다.

JTAG(Joint Test Action Group) 접속부(334)는 코어 커널부(302)의 RISC 코어에 연결되어, 커널 로직부의 FPGA 하드웨어를 프로그램하고, RISC 코어에서 동작하는 소프트웨어 프로그램을 디버깅하기 위해 ByteBlasterMV 라는 장치를 연결할 수 있고, 소프트웨어 프로그램만을 디버깅하기 위해서는 Multi-ICE 또는 RealView 라는 장치를 연결할 수 있다. 상호 연결되는 신호에는 입력 데이터 신호(TDI), 출력 데이터 신호(TDO), 데이터 클럭 신호(TCK), 리셋 신호(TRST) 신호가 있다.

이하, 도 4를 참조하여 코어 커널부(302)에 대해 상세하게 설명한다.

도 4는 커널 코어부의 구성도이다.

도 4에 나타낸 바와 같이 코어 커널부(302)는 코어부(402) 및 커널 로직부(430)를 포함한다.

코어부(302)는 내부에 RISC 프로세서와 기본 제어회로를 포함한다. 그리고 커널 로직부(430)는 부가의 주변장치를 제어하는 FPGA를 포함한다.

시스템온칩 개발장치(300)로의 제어 및 통신 기능을 수행하기 위해, 코어부(302)는 고급 호스트 버스(AHB : Advanced Host Bus)에 연결되는 리스크 코어(RISC Core)(402), 리셋 제어기(Reset Controller)(404), 클럭 제어기(Controller)(406), 외부 버스 제어기(External Bus Controller)(408), 범용 비동기 송수신 제어기(UART Controller)(410), 버스 브리지(Bus Bridge)(412), 인터럽트 중재기(Interrupt Controller)(414), 타이머 및 WDT(Timer & Watch Dog Timer)(416), 내부 SRAM(Internal SRAM)(418), 환경설정 제어기(Configuration Controller)(420)를 포함한다.

리셋 제어기(404)는 리셋부(304)에 연결되어 외부에서 입력된 리셋 신호에 따라 모든 제어기를 초기화 하고 각 제어기에 필요한 리셋 신호를 생성하여 AHB에 실어준다.

클럭 제어기(406)는 클럭부(306)에 연결되어 외부에서 입력된 클럭 신호(50MHz, 40MHz, 32.768MHz)를 입력 받아서 PLL(Phase Lock Loop)을 걸어서 내부에서 필요한 다양한 클럭을 만든다.

외부 버스 제어기(408)는 외부에 접속되는 플래쉬 메모리, 동적 메모리와의 접속을 위해 메모리부(326)의 데이터를 읽거나, 메모리부(326)에 데이터를 쓰기 위한 제어 신호를 타이밍에 맞춰서 생성한다.

범용 비동기 송수신 제어기(410)는 EIA232 통신을 하기 위해 최대 230.4kbps의 속도로 입출력되는 데이터를 제어하고 UART 프로토콜에 맞게 데이터를 처리한다.

리스크 코어(402)는 32비트 RISC 마이크로 프로세서로서 제어기 전체의 중앙 연산 처리 기능을 수행한다. 그리고 리스크 코어(402)는 각부의 통신 방식에 따른 프로토콜 처리와 통신단말의 기능을 하드웨어 및 소프트웨어적으로 수행하며, FPGA는 추가로 필요한 로직 회로를 구성하여 각부와 접속되는 핵심부이다.

버스 브리지(412)는 코어부(400)의 AHB에 연결되어 있는 각 제어기 간의 버스 사용권을 제어하고, 커널 로직부(430)의 AHB 신호로 확장시키는 기능을 수행한다.

인터럽트 제어기(414)는 프로그램 수행에서 발생되는 내부 및 외부 인터럽트를 처리한다.

타이머 및 WDT(416)는 기준 클럭을 입력 받아서 프로그램에서 지정한 시간에 적절한 타이밍 신호를 발생시키고, 프로그램 수행절차를 감시하기 위한 Watch Dog Timer 기능을 수행한다.

내부 SRAM(418)은 RISC 코어(402)가 빠르게 액세스 할 수 있는 프로그램 및 데이터를 일시적으로 저장한다.

환경설정 제어기(420)는 코어 커널부(302)의 전체 환경 설정을 위한 데이터 및 커널 로직부(430)의 로직을 구성하는 데이터를 가지고 있다.

그리고, 커널 로직부(430)는 직접 메모리 액세스 제어기(DMA Controller)(431), 고급 주변 버스(APB : Advanced Peripheral Bus) 브리지(432), 입출력 제어기(GPIO Controller)(433), 톤 모듈 및 코덱 제어기(Tone Module and Codec Controller)(434), 이더넷 미디어 액세스 제어기(Ethernet Media Access Controller)(435), 무선 미디어 액세스 제어기(Wireless Media Access Controller)(436), 범용 직렬 버스 제어기(USB Controller)(437) 및 사용자 정합부(User Interface)(438)을 포함한다.

직접 액세스 메모리 제어기(431)는 직접 액세스 메모리 제어기(431)는 코어부(400)의 버스 브리지에 연결되어 각 제어기와 메모리 간의 데이터 송수신을 프로세서의 개입 없이 빠르게 할 수 있도록 필요한 제어 신호를 생성 및 공급한다.

고급 주변 버스 브리지(432)는 AHB와 APB 간의 상호 버스를 각 버스의 타이밍에 맞도록 데이터 신호, 주소 신호, 제어 신호를 연결한다.

입출력 제어기(433)는 각종 제어신호로 사용되는 입출력 신호를 처리하고 주로 키패드 데이터 입력, 액정 표시 장치 데이터 출력, LED 구동 신호, DTMF 입력 신호가 연결된다.

톤 모듈 및 코덱 제어기(434)는 ITU-T Q.23 표준 규격에 따른 16종의 DTMF 신호와 단일 톤 신호, 멜로디 신호들을 발생시키며, 이 신호를 송수화기 접속부(310) 또는 POTS 접속부(316)로 전달한다. 또한 송수화기 접속부(310)와 PCM 데이터를 송수신하거나 POTS 접속부(316)와 TDM 데이터를 송수신하는 기능을 수행한다.

무선 미디어 액세스 제어기(435)는 무선랜 접속을 위한 무선 MAC 기능 프로토콜을 처리한다.

이더넷 미디어 액세스 제어기(436)는 유선 이더넷 접속을 위한 이더넷 MAC 기능 프로토콜을 처리한다.

범용 직렬 버스 제어기(437)는 USB 포트에 접속하기 위해 USB 1.0 또는 USB 2.0 표준의 인터페이스를 제공한다.

사용자 정합부(438)는 커널 로직부(430)에서 사용하고 남은 부분의 APB를 확장하여 추가로 외부에서 사용할 수 있는 기능을 제공해 준다.

그리고, 커널 로직부(430)에 MAC 프레임을 이더넷 물리층 프레임으로 상호 변환하는 기능을 수행하는 이더넷 물리층 인터페이스(438)가 더 포함될 수 있다.

상기와 같이 구성된 유무선 인터넷 전화용 시스템온칩 개발장치(300)는 직접 이더넷에 연결하거나 무선랜을 통하여 인터넷 망(100)에 접속되어 사용자에게 인터넷을 통한 음성 전화 기능 및 인터넷 접속 기능을 제공해 주는 시스템온칩 개발장치에 사용된다. 그리고 유무선 인터넷 전화용 시스템온칩 개발장치(300)는 상기의 기능에 국한되지 않고 간단한 기능 변경 및 기능 추가로 사용자 요구에 따른 다양한 기능을 처리할 수 있으며, 일례로 영상 신호 처리 소자를 추가하면 인터넷 영상 전화 기능을 기지는 시스템온칩 개발에 사용할 수 있고, 무선 액세스 포인트의 개발에도 활용될 수 있다.

이상의 실시예들은 본원 발명을 설명하기 위한 것으로, 본원 발명의 범위는 실시예들에 한정되지 아니하며, 첨부된 청구 범위에 의거하여 정의되는 본원 발명의 범주 내에서 당업자들에 의하여 변형 또는 수정될 수 있다.

본 발명에 의하면, RISC 코어에 필수적인 기능을 추가하고, 부가적으로 사용할 수 있는 FPGA를 집적한 디바이스를 이용하여 구성 부품을 최소화 할 수 있다. 그로 인하여 설계가 용이하고, 구성이 간단하며, 시스템온칩 개발이 용이한 유선 또는 무선 환경에서 사용할 수 있는 인터넷 전화용 시스템온칩 개발장치를 설계할 수 있다.

또한, 인터넷 전화용 시스템온칩 개발장치의 구성이 간단하므로 유지보수가 용이하며, 신뢰성이 있고, 필요에 따라 다양한 프로토콜의 소프트웨어를 탑재하여 사용할 수 있는 효과가 있다.

도 1은 본 발명에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치와 유선을 사용하여 인터넷에 연결한 상태를 나타내는 도면이다.

도 2는 본 발명에 따른 유무선 인터넷 전화용 시스템온칩 개발 장치와 무선을 사용하여 인터넷에 연결한 상태를 나타내는 도면이다.

도 4는 도 3의 커널 코어부의 구성도이다.

Claims

인터넷에 유무선으로 직접 접속하여 개발된 시스템온칩을 시험하여 기능 검증하는 유무선 인터넷 전화용 시스템온칩 개발 장치에 있어서,

내부에 RISC(Reduced Instruction Set Computer) 마이크로 프로세서 및 FPGA(Field Programmable Gate Array)를 집적한 디바이스를 이용하여 로직 회로를 구성하고, 하나 이상의 통신 방식에 따른 프로토콜을 하드웨어 및 소프트웨어를 사용하여 처리하는 코어 커널부;

상기 코어 커널부에 필요한 클럭 신호를 공급하는 클럭부;

상기 코어 커널부에 필요한 리셋 신호를 공급하는 리셋부;

상기 코어 커널부에 연결되어 VoIP(Voice over Internet Protocol) 송수화기와의 접속 기능을 수행하는 송수화기 접속부;

상기 코어 커널부에 연결되어 FPGA로 구성된 기저대역 무선 모뎀 기능을 수행하는 FPGA로 구성된 BBP(BaseBand Processor) 로직부;

상기 코어 커널부에 연결되어 시작 프로그램과 운용 프로그램과 사용자 데이터 및 각종 응용 프로그램을 저장하는 메모리부;

상기 코어 커널부에 연결되어 다른 디버깅 장치와의 연결을 위한 JTAG(Joint Test Action Group) 접속부; 및

상기 코어 커널부에 연결되어 터미널과 접속 기능을 수행하는 EIA232 접속부

를 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 1항에 있어서,

상기 코어 커널부와 POTS(Plain Old Telephone Service) 전화기와의 접속 기능을 수행하는 POTS 접속부;

상기 BBP 로직부에 연결되어 주파수 대역에 따른 무선 접속 기능을 수행하는 무선 접속부;

상기 코어 커널부에 접속되어 USB(Universal Serial Bus)와 연결하는 USB 접속부; 및

상기 코어 커널부와 로컬 버스 및 이더넷에 연결되어 이더넷 물리층 기능 또는 이더넷 MAC(Medium Access Control) 계층과 물리계층 기능을 수행하는 이더넷 접속부

를 더 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 2항에 있어서,

상기 송수화기 접속부에 연결되어 VoIP 전화기능을 수행하는 VoIP 송수화기;

상기 POTS 접속부에 연결되어 아날로그 전화기능을 수행하는 POTS 전화기; 및

상기 코어 커널부에 접속되어 추가 회로 구성을 위해 확장 기능을 제공하는 사용자 확장 접속부

를 더 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 1항에 있어서,

상기 코어 커널부에 연결되어 사용자와 통신하는 기능을 위한 키패드 및 LCD

를 더 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 1항에 있어서, 상기 코어 커널부는,

상기 RISC 마이크로 프로세서 및 기본 제어회로를 포함하는 코어부; 및

상기 기본 제어회로에 따른 기능외에 추가적인 기능에 따른 로직 회로를 FPGA로 구성하여 부가의 주변장치를 제어하는 커널로직부

를 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 2항에 있어서, 상기 코어부는,

상기 JTAG 접속부와 연결되어 제어기 전체의 중앙 연산 처리를 수행하는 리스크 코어;

상기 리셋부와 연결되어 리셋 신호의 생성 및 제어를 수행하여 고급호스트버스를 통해 상기 리셋 신호를 공급하는 리셋 제어기;

상기 클럭부와 연결되어 클럭 신호의 생성 및 제어를 수행하여 상기 고급호스트버스를 통해 상기 클럭 신호를 공급하는 클럭 제어기;

상기 메모리부 및 고급호스트버스와 연결되어 외부 메모리와의 접속 기능을 수행하는 외부 버스 제어기; 및

상기 EIA232 접속부 및 고급호스버스와 연결되어 입출력 데이터를 제어하는 범용 비동기 송수신 제어기

를 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 6항에 있어서, 상기 코어부는,

상기 고급호스트버스와 연결되어 버스 사용권 제어 및 상기 커널 로직부의 고급호스트버스 신호로 확장해주는 버스 브리지;

상기 고급호스트버스와 연결되어 프로그램 수행에서 발생되는 내부 및 외부 인터럽트를 처리하는 인터럽트 처리기;

상기 고급호스트버스와 연결되어 상기 클럭 제어기로부터 기준 클럭을 입력받아 타이밍 신호를 발생시키는 타이머 및 WDT(Watch Dog Timer);

상기 리스크 코어가 동작 속도를 위한 프로그램 및 데이터를 일시적으로 저장하는 내부 메모리; 및

상기 코어 커널부의 전체 환경 설정 데이터 및 상기 커널 로직부의 로직 데이터를 제어하는 환경설정 제어기

를 더 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 7항에 있어서, 상기 커널로직부는,

상기 버스 브리지와 연결된 고급 주변 버스 브리지를 통해 데이터 송수신에 따른 제어 신호를 생성하여 공급하는 직접 메모리 액세스 제어기;

상기 고급 주변 버스 주변기와 연결된 고급 주변 버스를 통해 상기 제어 신호로 사용되는 입출력 신호를 처리하는 입출력 제어기;

상기 고급 주변 버스와 연결되어 톤 생성 및 코덱을 제어하고, 송수화기 접속부 및 POTS 접속부와 데이터를 송수신하는 톤 모듈 및 코덱 제어기;

상기 고급 주변 버스와 연결되어 무선 MAC 프로토콜을 처리하는 무선 미디어 액세스 제어기;

상기 고급 주변 버스와 연결되어 이더넷 MAC 프로토콜을 처리하는 이더넷 미디어 액세스 제어기;

상기 고급 주변 버스와 연결되어 USB 포트에 접속하기 위한 인터페이스를 제공하는 범용 직렬 버스 제어기; 및

상기 커널 로직부에서 사용하고 남은 상기 고급 주변 버스를 확장하는 사용자 정합부

를 포함하는 유무선 인터넷 전화용 시스템온칩 개발 장치.
제 8항에 있어서,

상기 고급 주변 버스 브리지는, 상기 고급호스트버스와 고급주변버스를 각 버스의 타이밍에 기초하여 데이터 신호와 주소 신호 및 제어 신호를 연결하는 것을 특징으로 하는 유무선 인터넷 전화용 시스템온칩 개발 장치.