CN112804128A - 一种支持多协议的总线控制系统及方法 - Google Patents

Abstract

本发明提供一种支持多协议的总线控制系统及方法，包括信号同步处理模块，用于获取输入信号，对输入信号进行同步处理，得到同步后的输入信号；通信协议选择模块，用于对其中的协议选择输入信号进行采样，得到选择指示，并根据所述选择指示，确定一种支持的通信接口协议作为当前通信接口协议；通信数据处理模块，用于获取同步后的通信协议输入信号，对当前通信接口协议所需的通信协议输入信号进行信息处理；引脚复用控制模块，用于根据当前通信接口协议，配置输出引脚，输出通信协议输出信号，本发明芯片支持并同时兼容多种不同的通信接口协议并实现通信接口的自由切换。

Description

一种支持多协议的总线控制系统及方法

技术领域

本发明涉及片上系统技术领域，尤其涉及一种支持多协议的总线控制系统及方法。

背景技术

片上系统（System-on-a-chip，SoC），指的是在单个芯片上集成一个完整的系统，对所有或部分必要的电子电路进行包分组的技术。所谓完整的系统一般包括中央处理器（CPU）、存储器、以及外围电路等。SoC是与其它技术并行发展的，如绝缘硅（SOI），它可以提供增强的时钟频率，从而降低微芯片的功耗。片上系统技术通常应用于小型的，日益复杂的客户电子设备。例如，声音检测设备的片上系统是在单个芯片上为所有用户提供包括音频接收端、模数转换器（ADC）、微处理器、必要的存储器以及输入输出逻辑控制等设备。此外系统芯片还应用于单芯片无线产品，诸如蓝牙设备，支持单芯片WLAN和蜂窝电话解决方案。由于空前的高效集成性能，片上系统是替代集成电路的主要解决方案。SoC已经成为当前微电子芯片发展的必然趋势。

目前的SoC上存在多个协议的通信接口模块，例如UART、SPI、IIC等协议，片上系统可用于与蓝牙、WiFi、调试设备、电池电源监测模块、传感器等进行通信。根据应用或者解决方案的不同，每个解决方案中SoC所需用到的通信接口的个数都会有不同。一般在芯片中会布置足够多的通信接口，即会布置足够多的UART、SPI、SoC等接口。但是在芯片设计层面，这些通信接口的移植性是非常差的，并且它们之间并不互相兼容，很多时候，一款SoC不得不同时推出多种不同接口的系列芯片，例如，若要同时集成UART、SPI、IIC三种协议于一个SoC中，需要用到芯片的12个引脚与这些通信接口的信号线进行连接，包括UART的RX、TX，SPI的CS、SCK、MOSI、MISO，IIC的SCL、SDA以及假定IIC常用的四根地址编程线，这样也会导致当采取不同解决方案时，IIC、UART和SPI中的大部分实际上没有工作，从而浪费了芯片面积和接口，造成芯片面积较大，生产成本较高，设计效率低。

因此，考虑到减小芯片面积、降低芯片生产成本、提升芯片生产效率等因素，能够减少芯片内部所需通信接口的总体数量，同时配置灵活性不变的总线控制系统是目前业界亟待解决的重要课题。

发明内容

本发明提供一种支持多协议的总线控制系统及方法，用以解决现有技术中芯片中通信接口之间不兼容的缺陷，实现芯片支持并同时兼容多种不同的通信接口协议并实现通信接口的自由切换。

本发明提供一种支持多协议的总线控制系统，包括：

信号同步处理模块，用于获取输入信号，对所述输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的协议选择输入信号和通信协议输入信号；

通信协议选择模块，与所述信号同步处理模块电性连接，用于获取同步后的所述输入信号，对其中的所述协议选择输入信号进行采样，得到选择指示，并根据所述选择指示，确定一种支持的通信接口协议作为当前通信接口协议；

通信数据处理模块，与所述通信协议选择模块电性连接，用于获取同步后的所述通信协议输入信号，根据所述当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理；

引脚复用控制模块，与所述通信数据处理模块电性连接，用于根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

根据本发明提供的一种支持多协议的总线控制系统，所述信号同步处理模块为相互串联的多组多级同步寄存器，所述多级同步寄存器为三级同步寄存器。

根据本发明提供的一种支持多协议的总线控制系统，多级同步寄存器的数量为^n-1+U_max，其中，n为所述支持的通信接口协议的数量，U_max为最大引脚数量，所述最大引脚数量为支持的通信接口协议中所需引脚最多的通信接口协议所需的引脚数量。

根据本发明提供的一种支持多协议的总线控制系统，通信协议选择模块包括：

协议选择信号拼接单元，与所述信号同步处理模块电性连接，用于获取并采样同步后的所述协议选择输入信号，得到选择指示，并根据所述选择指示，确定所述当前通信接口协议；

引脚复用输入控制单元，与所述协议选择信号拼接单元电性连接，用于提供当前通信接口协议所需时钟信号、使能信号以及相关协议信息；

根据本发明提供的一种支持多协议的总线控制系统，支持多协议的总线控制系统还包括：

硬件地址编程模块，与信号同步处理模块电性连接，用于获取同步后的所述通信协议输入信号，在硬件地址编码模式下对通信协议输入信号进行采样，以及在非硬件地址编码模式下对协议选择输入信号进行寄存；

其中，所述硬件地址编码模式采用IIC硬件地址编程模式，寄存非硬件地址编码模式下的协议选择输入信号作为IIC硬件地址。

根据本发明提供的一种支持多协议的总线控制系统，通信协议选择模块还包括：

SEL信号判断单元，与信号同步处理模块电性连接，用于获取同步后的通信协议输入信号，判断通信协议输入信号是否进入硬件地址编码模式。

根据本发明提供的一种支持多协议的总线控制系统，硬件地址编程模块包括：

硬件地址采样单元，与所述SEL信号判断单元电性连接，用于当通信协议输入信号进入硬件地址编码模式时，采样并寄存通信协议输入信号；

硬件地址匹配比较单元，与所述硬件地址采样单元电性连接，用于对帧格式里的地址帧与硬件地址采样单元里寄存的地址进行比较，并当两者相同时，与IIC数据处理单元建立通信。

根据本发明提供的一种支持多协议的总线控制系统，通信数据处理模块包括：

UART数据处理单元，与所述引脚复用输入控制单元电性连接，用于获取同步后的所述通信协议输入信号，根据当前通信接口协议，对UART协议所需的通信协议输入信号进行信息处理；

SPI数据处理单元，与所述引脚复用输入控制单元电性连接，用于获取同步后的所述通信协议输入信号，根据当前通信接口协议，对SPI协议所需的通信协议输入信号进行信息处理；

IIC数据处理单元，与所述引脚复用输入控制单元和所述硬件地址编程模块电性连接，用于获取同步后的所述通信协议输入信号，根据当前通信接口协议，对IIC协议所需的通信协议输入信号进行信息处理：

IIC数据引脚三态控制单元，与所述IIC数据处理单元电性连接，用于切换IIC协议所需的通信协议输入信号的状态，所述状态包括输入状态和输出状态。

根据本发明提供的一种支持多协议的总线控制系统，引脚复用控制模块选择UART数据处理单元、SPI数据处理单元、IIC数据处理单元中的其中一个单元配置输出引脚，并输出相应协议的所述通信协议输出信号。

本发明还提供一种支持多协议的总线控制方法，包括以下步骤：

获取输入信号，对所述输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的所述协议选择输入信号和通信协议输入信号；

获取同步后的所述输入信号，对其中的所述协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议；

获取同步后的所述通信协议输入信号，根据所述当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理；

根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

本发明提供的支持多协议的总线控制系统及方法，通过通信协议选择模块，选择一种通信接口协议进行通信，使得芯片支持并同时兼容多种不同的通信接口协议，并实现通信接口的自由切换，通过信号同步处理模块、通信协议选择模块、通信数据处理模块和引脚复用控制模块之间的层层关联，使得芯片的电路设计层次分明，在不改变芯片配置的灵活性下的情况下减少芯片内部所需通信接口的总体数量，从而减小芯片面积、降低生产成本、提高设计效率。

附图说明

为了更清楚地说明本发明或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本发明提供的支持多协议的总线控制系统的结构框图之一；

图2是本发明提供的支持多协议的总线控制系统中信号同步处理模块的原理示意图；

图3是本发明提供的支持多协议的总线控制系统中通信协议选择模块具体的结构框图一；

图4是本发明提供的支持多协议的总线控制系统的结构框图之二；

图5是本发明提供的支持多协议的总线控制系统中通信协议选择模块具体的结构框图二；

图6是本发明提供的支持多协议的总线控制系统中硬件地址编程模块具体的结构框图；

图7是本发明提供的支持多协议的总线控制系统中通信数据处理模块具体的结构框图；

图8是本发明提供的支持多协议的总线控制系统的结构框图之三；

图9是本发明提供的支持多协议的总线控制系统的结构框图之四；

图10是本发明提供的支持多协议的总线控制系统中引脚复用控制模块的编码示意图；

图11是本发明提供的支持多协议的总线控制方法的流程示意图一；

图12是本发明提供的支持多协议的总线控制方法中步骤S200具体的流程示意图；

图13是本发明提供的支持多协议的总线控制方法的流程示意图二；

图14是本发明提供的支持多协议的总线控制方法中步骤S310具体的流程示意图；

图15是本发明提供的电子设备的结构示意图。

附图标记：

100：信号同步处理模块；200：通信协议选择模块；201：协议选择信号拼接单元；220：引脚复用输入控制单元；20：SEL信号判断单元；300：硬件地址编程模块；310：硬件地址采样单元；320：硬件地址匹配比较单元；400：通信数据处理模块；410：UART数据处理单元；420：SPI数据处理单元；430：IIC数据处理单元：440：IIC数据引脚三态控制单元；500：引脚复用控制模块；810：处理器；820：通信接口；830：存储器；840：通信总线。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合本发明中的附图，对本发明中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面结合图1描述本发明的支持多协议的总线控制系统，该系统包括：

信号同步处理模块100，用于获取输入信号，对输入信号进行同步处理，得到同步后的输入信号，信号同步处理模块100的作用在于把输入信号中的异步信号变为同步释放，能有限避免亚稳态对本发明支持多协议的总线控制系统硬件电路的影响，同时也使输入信号与后述的通信信号处理模块400处于同一时钟域，能有效提高本发明支持多协议的总线控制系统的稳定性。

需要说明的是，上述的输入信号包括来自上位机的协议选择输入信号和通信协议输入信号，通信协议输入信号又可以分为协议的时钟信号或数据信号。

即对于本发明的支持多协议的总线控制系统而言，芯片与通信接口进行连接的引脚分为两类，第一类是用于协议选择的引脚，该类引脚接入的是协议选择输入信号，第二类是用于协议复用的引脚，该类引脚接入的是通信协议输入信号。

通信协议选择模块200，与信号同步处理模块100电性连接，用于获取同步后的输入信号，对其中的协议选择输入信号进行采样，得到选择指示，并根据选择指示，确定一种可支持的通信接口协议作为当前通信接口协议。

在本实施例中，支持的通信接口协议包括但不局限于UART、SPI和IIC协议。

UART、SPI、IIC三种协议之间有许多区别点，并且之间并不相互兼容，SPI总线由三条信号线组成：串行时钟（SCLK），串行数据输出（SDO），串行数据输入（SDI）。SPI总线可以实现多个SPI设备互相连接。提供SPI串行时钟的SPI设备为SPI主机或主设备，其他设备为SPI从机或从设备（Slave）的。主从设备间可以实现全双工通信，当有多个从设备时，还可以增加一条从设备选择线。如果用通用IO口模拟SPI总线，必须要有一个输出口（SDO），一个输入口（SDI），另一个口则视实现的设备类型而定，如果要实现主从设备，则需输入输出口，若只实现主设备，则需输出口即可，若只实现从设备，则只需输入口即可。IIC 总线是双向，两线（SCL，SDA），串行，多主控（多-master）接口标准，具有总线仲裁机制，非常适合在器件之间进行近距离，非经常性的数据通信。在它的协议体系中，传输数据时都会带上目的设备的设备地址，因此可以实现设备组网。如果用通用I/O口模拟IIC总线，并实现双向传输，则需一个输入输出口（SDA），另外还需一个输出口（SCL）。UART总线是异步串口，因此一般比前两种同步串口的结构要复杂很多，一般由波特率产生器（产生的波特率等于传输波特率的16倍），UART接收器，UART发送器组成，硬件上由两根线，一根用于发送，一根用于接收。显然，如果用通用IO口模拟UART总线，则需一个输入口，一个输出口。SPI和UART可以实现全双工，但IIC则不行。

通信数据处理模块400，与通信协议选择模块200，用于获取同步后的通信协议输入信号，根据当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理，对通信协议输入信号中的一个或者多个信号进行信息处理。例如当前通信接口协议为UART协议时，对UART协议所需的通信协议信号进行信息处理；当前通信协议为SPI协议，对SPI协议所需的通信协议信号进行信息处理；当前通信接口协议为IIC协议时，对IIC协议所需的通信协议信号进行信息处理。

引脚复用控制模块500，与通信数据处理模块400电性连接，用于根据当前通信接口协议，自动配置输出引脚，使其匹配当前通信协议，输出通信协议输出信号。

下面结合图2描述本发明的支持多协议的总线控制系统。信号同步处理模块100为相互串联的多组多级同步寄存器，在本实施例中，多级同步寄存器为三级同步寄存器（D触发器）。D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。每个输入信号都经过相互串联的D触发器的三级同步，实现异步信号的同步处理，信号同步处理模块200通过相互串联的多组多级同步寄存器，把输入信号中的异步信号变为同步释放，能有限避免亚稳态对本发明支持多协议的总线控制系统的硬件电路的影响，同时也使输入信号与后述的通信信号处理模块400处于同一时钟域，能有效提高本发明支持多协议的总线控制系统的稳定性。

由于本发明支持多协议的总线控制系统根据开发需求可以支持多协议接口，为了确保每个输入信号都能经过相互串联的D触发器的三级同步，多级同步寄存器即D触发器的数量为2^n-1+U_max，其中，n为可支持的通信接口协议的数量，U_max为最大引脚数量，最大引脚数量为可支持的通信接口协议中所需引脚最多的通信接口协议所需的引脚数量。

上述提到对于本发明的支持多协议的总线控制系统而言，芯片与通信接口进行连接的引脚分为两类，第一类是用于协议选择的引脚，第二类是用于协议复用的引脚，该支持多协议的总线控制系统每需要使用到一个引脚，便需要一个D触发器。其中用于协议选择的引脚的数量即为2^n-1，若需要支持三种协议，用于协议选择的引脚的数量为2²=4个；若需要支持四种协议，用于协议选择的引脚的数量为2³=8个。用于协议复用的引脚的数量是这些通信接口协议中所需引脚最多的通信接口协议其所需的引脚数量，若需要支持四种协议，这四种通信接口协议所需的引脚数量分别为4、2、4、2，所需引脚最多的通信接口协议其所需的引脚数量为4，那么U_max取其中的最大值即为4，所需的多级同步寄存器即D触发器总数为8+4=12个，以此类推，提供对应数量的多级同步寄存器。

下面结合图3描述本发明的支持多协议的总线控制系统，通信协议选择模块200包括：

协议选择信号拼接单元210，与信号同步处理模块100电性连接，用于获取并采样同步后的协议选择输入信号，得到选择指示，并根据选择指示，确定当前通信接口协议，即指示本发明的支持多协议的总线控制系统选择哪种通信接口协议还是进入硬件地址编程模式。

引脚复用输入控制单元220，与协议选择信号拼接单元210电性连接，用于提供当前通信接口协议所需时钟信号、使能信号以及相关协议信息，即为硬件地址编程模块300、后述的UART数据处理单元410、SPI数据处理单元420、IIC数据处理单元430中的一个模块（单元）提供所需要的时钟信号、使能信号、以及相关协议信息，能极大程度降低功耗。

本发明支持多协议的总线控制系统通过通信协议选择模块200，选择一种通信接口协议进行通信，使得芯片支持并同时兼容多种不同的通信接口协议，并实现通信接口的自由切换，通过信号同步处理模块100、通信协议选择模块200、通信数据处理模块400和引脚复用控制模块500之间的层层关联，使得芯片的电路设计层次分明，在不改变芯片配置的灵活性下的情况下减少芯片内部所需通信接口的总体数量，从而减小芯片面积、降低生产成本、提高设计效率。

下面结合图4描述本发明的支持多协议的总线控制系统，在另一种情况下，该支持多协议的总线控制系统还包括：

硬件地址编程模块300，与信号同步处理模块100电性连接，用于获取并采样同步后的通信协议输入信号，在硬件地址编码模式下对通信协议输入信号进行采样，以及在非硬件地址编码模式下对协议选择输入信号进行寄存。

硬件地址编程模块300输入的信号是除了协议选择输入信号外的通信协议输入信号，能够在通信协议输入信号选中硬件地址编程模式下通过外部修改硬件地址，在本实施例中，这里的硬件地址为IIC硬件地址，硬件地址编码模式采用IIC硬件地址编程模式，寄存非硬件地址编码模式下的协议选择输入信号作为IIC硬件地址。

下面结合图5描述本发明的支持多协议的总线控制系统，通信协议选择模块200还包括：

SEL信号判断单元230，与信号同步处理模块100电性连接，用于获取同步后的通信协议输入信号，判断通信协议输入信号是否进入硬件地址编码模式，通信协议输入信号也就是SEL信号，以需要支持UART、SPI、IIC这三种主流的通信接口协议为例进行说明，请参阅图10，假设赋予选择0引脚输出高电平为1，输出低电平为0，同步也赋予选择1引脚输出高电平为1，输出低电平为0，选择0引脚和选择1引脚都输出高电平即11代表进入硬件地址编码模式，选择1引脚输出高电平选择0引脚输出低电平即10代表选通UART协议，选择1引脚输出低电平选择0引脚输出低电平即00代表选通SPI协议，选择1引脚输出低电平选择0引脚输出高电平即01代表选通IIC协议，此时若SEL信号都输出为高电平，即上述的选择0引脚和选择1引脚都输出高电平即11代表进入硬件地址编码模式。

结合上述内容，下面结合图7描述本发明的支持多协议的总线控制系统，通信数据处理模块400包括：

UART数据处理单元410，与引脚复用输入控制单元320电性连接，用于获取同步后的通信协议输入信号，根据当前通信接口协议，对UART协议所需的通信协议输入信号进行信息处理。

SPI数据处理单元420，与引脚复用输入控制单元320电性连接，用于获取同步后的通信协议输入信号，根据当前通信接口协议，对SPI协议所需的通信协议输入信号进行信息处理。

IIC数据处理单元430，与引脚复用输入控制单元和硬件地址编程模块电性连接，用于获取同步后的通信协议输入信号，根据当前通信接口协议，对IIC协议所需的通信协议输入信号进行信息处理。

IIC数据引脚三态控制单元440，与IIC数据处理单元430电性连接，用于切换IIC协议所需的通信协议输入信号的状态，状态包括输入状态和输出状态，IIC的数据引脚为双向数据引脚，需要在输入状态与输出状态之间来回切换，这个由IIC数据引脚三态控制单元440输出link信号作为标志。

下面结合图6描述本发明的支持多协议的总线控制系统，硬件地址编程模块300中采用IIC硬件地址编程模式，寄存变化前的协议选择输入信号作为IIC硬件地址，硬件地址编程模块300包括：

硬件地址采样单元310，与SEL信号判断单元230电性连接，用于当通信协议输入信号进入硬件地址编码模式时，SEL信号判断单元230会输出标志地址采样标志给硬件地址采样单元310，之后硬件地址采样单元310采样并寄存通信协议输入信号，当协议选择输入信号退出硬件地址编码模式后，选择0引脚和选择1引脚对应输出的电平值会发生变化，代表选通了对应的通信接口协议，硬件地址采样单元310会寄存变化前的各个通信协议输入信号的值作为IIC硬件地址，输出给硬件地址比较单元320用于对帧格式中的硬件地址进行比较。

硬件地址匹配比较单元320，与硬件地址采样单元310电性连接，用于对帧格式里的地址帧与硬件地址采样单元310里寄存的地址进行比较，并当两者相同时，与IIC数据处理单元430建立通信，即只有帧格式里的地址帧与硬件地址采样单元310里寄存的地址两者相同时，才允许建立IIC通信。

引脚复用控制模块500选择UART数据处理单元410、SPI数据处理单元420、IIC数据处理单元430中的其中一个单元配置输出引脚，并输出相应协议的通信协议输出信号。

下面结合图8和图9描述本发明的的支持多协议的总线控制系统，以需要支持UART、SPI、IIC这三种主流的通信接口协议为例进行说明，此时协议选择输入信号包括选择0、选择1。选择0、选择1用来指示选通UART、SPI、IIC中的其中一个作为当前通信协议，之后芯片内部使用引脚复用技术，通过对选择信号0、选择信号1的识别处理，接通不同的引脚，从而实现引脚资源的节省。比较特殊的是选通IIC作为当前通信协议时的引脚处理，因为IIC的SDA线为双向I/O线，所以对引脚控制时需要考虑当前IIC的输入输出状态。为了说明IIC协议下引脚的处理，本实施例中以选通IIC作为当前通信协议进行说明，需要说明的是，当前假设本发明的支持多协议的总线控制系统用于从机端。

首先对所有来自上位机的输入信号进行三级同步处理，协议选择信号拼接单元210对处理完成后选择0、选择1进行采样，组成两位寄存器，引脚复用输入控制单元220对选择指示进行比较，选择指示编码如图10所示，根据选择指示引脚复用输入控制单元220把信号0、信号1、信号2、信号3接进UART数据处理单元410、SPI数据处理单元420、IIC数据处理单元430或者硬件地址编程模块300其中的一个，当处于IIC硬件地址编程模式下，内部地址可由外部修改，当退出IIC硬件地址编程模式后，内部会锁存当前信号0到信号3的值作为地址编号。引脚复用输出控制模块500连接这三个协议的输出引脚，由选择指示选择哪个协议输出，并且控制当前外部I/O状态，其中选通IIC时需要结合IIC内部输入输出状态指示link信号来决定SDA线所接I/O的输入还是输出状态。

硬件地址编程模块300在选中IIC硬件地址编程模式后，硬件地址编程模块300对信号0、信号1、信号2、信号3进行采样，当选择0、选择1的值变化后，硬件地址编程模块300会寄存变化前信号0、信号1、信号2、信号3的值作为IIC硬件地址，输出给IIC数据处理单元430，用于对帧格式中的硬件地址比较。具体的，硬件地址采样单元310在收到SEL信号判断单元230的采样信号后，对同步后的信号0、信号1、信号2、信号3进行采样寄存，分别对应IIC硬件地址的最低位、次低位、次高位、最高位。UART数据处理单元410、SPI数据处理单元420、IIC数据处理单元430在选通其中一个协议作为当前通信协议后，对其所需信号信号0、信号1、信号2、信号3中某个或多个进行信息处理。具体比如，UART协议只需信号0、信号3；SPI协议与IIC硬件地址编程模式需要信号0、信号1、信号2、信号3；IIC需要信号2、信号3。

若要同时集成UART、SPI、IIC三种协议于一个SoC中，传统的总线控制系统需要用到芯片的12个引脚与这些通信接口的信号线进行连接，包括UART的RX、TX，SPI的CS、SCK、MOSI、MISO，IIC的SCL、SDA以及假定IIC常用的四根地址编程线。本发明的支持多协议的总线控制系统通过引脚复用技术仅需6个外部引脚即可实现成UART、SPI、IIC三种协议的选通以及数据交流，并且可进行IIC硬件地址编程操作，节省的引脚资源超过50%。在本发明的支持多协议的总线控制系统的控制下无需进行硬件操作即可自由切换选通协议，大大降低了以往切换协议使用的复杂性，同时也提高了电路的利用率，大量节省了芯片资源。

需要说明的是，本发明提供的具体硬件电路仅作为一个例子对发明进行解释说明，在具体应用过程中，为实现本发明，可对实际电路和相匹配的应用程序进行调整，本实施例对此不做限定。

本发明支持多协议的总线控制方法通过信号通信协议选择模块200，选择一种通信接口协议进行通信，使得芯片支持并同时兼容多种不同的通信接口协议，并实现通信接口的自由切换，也可以通过硬件地址编程模块300修改内部IIC地址，通过信号同步处理模块100、通信协议选择模块200、硬件地址编程模块300、通信数据处理模块400和引脚复用控制模块500之间的层层关联，使得芯片的电路设计层次分明，在不改变芯片配置的灵活性下的情况下减少芯片内部所需通信接口的总体数量，从而减小芯片面积、降低生产成本、提高设计效率。

下面结合图11描述本发明的支持多协议的总线控制方法，该方法包括以下步骤：

S100、获取输入信号，对输入信号进行同步处理，得到同步后的输入信号，步骤100的作用在于把输入信号中的异步信号变为同步释放，能有限避免亚稳态对本发明支持多协议的总线控制系统硬件电路的影响，能有效提高本发明支持多协议的总线控制系统的稳定性。

需要说明的是，上述的输入信号包括来自上位机的协议选择输入信号和通信协议输入信号，通信协议信号又可以分为协议的时钟信号或数据信号。

即对于本发明的支持多协议的总线控制方法而言，芯片与通信接口进行连接的引脚分为两类，第一类是用于协议选择的引脚，该类引脚接入的是协议选择输入信号，第二类是用于协议复用的引脚，该类引脚接入的是通信协议信号。

S200、获取同步后的输入信号，对其中的协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议。

在本实施例中，可支持的通信接口协议包括但不局限于UART、SPI和IIC协议。

S300、获取同步后的通信协议输入信号，根据当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理，对通信协议输入信号中的一个或者多个信号进行信息处理，例如当前通信接口协议为UART协议时，对UART协议所需的通信协议信号进行信息处理；当前通信协议为SPI协议，对SPI协议所需的通信协议信号进行信息处理；当前通信接口协议为IIC协议时，对IIC协议所需的通信协议信号进行信息处理。

S400、根据当前通信接口协议，配置输出引脚，使其匹配当前通信协议，输出通信协议输出信号。

下面结合图12描述本发明的支持多协议的总线控制方法，步骤S200具体包括以下步骤：

S210、获取并采样同步后的协议选择输入信号，得到选择指示，并根据选择指示，确定当前通信接口协议，即指示本发明的支持多协议的总线控制系统选择哪种通信接口协议还是进入IIC硬件地址编程模式。

S220、提供当前通信接口协议所需时钟信号、使能信号以及相关协议信息，能极大程度降低功耗。

S230、获取同步后的通信协议输入信号，判断通信协议输入信号是否都输出为高电平，通信协议输入信号也就是SEL信号，判断SEL信号是否都输出为高电平。

下面结合图13描述本发明的支持多协议的总线控制方法，该方法包括以下步骤：

S110、获取输入信号，对输入信号进行同步处理，得到同步后的输入信号，步骤110的作用在于把输入信号中的异步信号变为同步释放，能有限避免亚稳态对本发明支持多协议的总线控制系统硬件电路的影响，能有效提高本发明支持多协议的总线控制系统的稳定性。

需要说明的是，上述的输入信号包括来自上位机的协议选择输入信号和通信协议输入信号，通信协议信号又可以分为协议的时钟信号或数据信号。

即对于本发明的支持多协议的总线控制方法而言，芯片与通信接口进行连接的引脚分为两类，第一类是用于协议选择的引脚，该类引脚接入的是协议选择输入信号，第二类是用于协议复用的引脚，该类引脚接入的是通信协议信号。

S210、获取同步后的输入信号，对其中的协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议。

在本实施例中，可支持的通信接口协议包括但不局限于UART、SPI和IIC协议。

S310、获取并采样同步后的通信协议输入信号，并对变化前的协议选择输入信号进行寄存，步骤300中输入的信号是除开协议选择输入信号外的通信协议输入信号，能够在通信协议输入信号选中IIC硬件地址编程模式下通过外部修改硬件地址，在本实施例中，这里的硬件地址为IIC硬件地址。

比较特殊的是选通IIC作为当前通信协议时的引脚处理，因为IIC的SDA线为双向I/O线，所以对引脚控制时需要考虑当前IIC的输入输出状态。为了说明IIC协议下引脚的处理，本实施例中以选通IIC作为当前通信协议进行说明，需要说明的是，当前假设本发明的支持多协议的总线控制方法用于从机端。

S410、获取同步后的通信协议输入信号，根据当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理，对通信协议输入信号中的一个或者多个信号进行信息处理，例如当前通信接口协议为UART协议时，对UART协议所需的通信协议信号进行信息处理；当前通信协议为SPI协议，对SPI协议所需的通信协议信号进行信息处理；当前通信接口协议为IIC协议时，对IIC协议所需的通信协议信号进行信息处理。

S510、根据当前通信接口协议，配置输出引脚，使其匹配当前通信协议，输出通信协议输出信号。

下面结合图14描述本发明的支持多协议的总线控制方法，步骤S310具体包括以下步骤：

S311、当通信协议输入信号进入硬件地址编码模式时，步骤230会输出标志地址采样标志给该步骤S311，之后采样并寄存通信协议输入信号，当协议选择输入信号退出硬件地址编码模式后，选择0引脚和选择1引脚对应输出的电平值会发生变化，代表选通了对应的通信接口协议，步骤S311会寄存变化前的各个通信协议输入信号的值作为IIC硬件地址，输出给后述的步骤312用于对帧格式中的硬件地址进行比较。

S312、对帧格式里的地址帧与步骤S311里寄存的地址进行比较，并响应于两者相同，与IIC建立通信，即只有帧格式里的地址帧与硬件步骤S311里寄存的地址两者相同时，才允许建立IIC通信。

图15示例了一种电子设备的实体结构示意图，如图8所示，该电子设备可以包括：处理器(processor)810、通信接口(CommunicationsInterface)820、存储器(memory)830和通信总线840，其中，处理器810，通信接口820，存储器830通过通信总线840完成相互间的通信。处理器810可以调用存储器830中的逻辑指令，以执行支持多协议的总线控制方法，该方法包括以下步骤：

S100、获取输入信号，对输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的协议选择输入信号和通信协议输入信号。

S200、获取同步后的输入信号，对其中的协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议；

S300、获取同步后的通信协议输入信号，根据当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理。

S400、根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

此外，上述的存储器830中的逻辑指令可以通过软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器（ROM，Read-OnlyMemory）、随机存取存储器（RAM，RandomAccessMemory）、磁碟或者光盘等各种可以存储程序代码的介质。

另一方面，本发明还提供一种计算机程序产品，所述计算机程序产品包括存储在非暂态计算机可读存储介质上的计算机程序，所述计算机程序包括程序指令，当所述程序指令被计算机执行时，计算机能够执行上述各方法所提供的支持多协议的总线控制方法，该方法包括以下步骤：

S100、获取输入信号，对输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的协议选择输入信号和通信协议输入信号。

S200、获取同步后的输入信号，对其中的协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议；

S300、获取同步后的通信协议输入信号，根据当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理。

S400、根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

又一方面，本发明还提供一种非暂态计算机可读存储介质，其上存储有计算机程序，该计算机程序被处理器执行时实现以执行上述各提供的支持多协议的总线控制方法，该方法包括以下步骤：

S100、获取输入信号，对输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的协议选择输入信号和通信协议输入信号。

S200、获取同步后的输入信号，对其中的协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议；

S300、获取同步后的通信协议输入信号，根据当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理。

S400、根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

以上所描述的装置实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施方式的描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中，如ROM/RAM、磁碟、光盘等，包括若干指令用以使得一台计算机设备（可以是个人计算机，服务器，或者网络设备等）执行各个实施例或者实施例的某些部分所述的方法。

最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的精神和范围。

Claims (10)

1.一种支持多协议的总线控制系统，其特征在于，包括：

信号同步处理模块（100），用于获取输入信号，对所述输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的协议选择输入信号和通信协议输入信号；

通信协议选择模块（200），与所述信号同步处理模块（100）电性连接，用于获取同步后的所述输入信号，对其中的所述协议选择输入信号进行采样，得到选择指示，并根据所述选择指示，确定一种支持的通信接口协议作为当前通信接口协议；

通信数据处理模块（400），与所述通信协议选择模块（200）电性连接，用于获取同步后的所述通信协议输入信号，根据所述当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理；

引脚复用控制模块（500），与所述通信数据处理模块（400）电性连接，用于根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

2.根据权利要求1所述的支持多协议的总线控制系统，其特征在于，所述信号同步处理模块（100）为相互串联的多组多级同步寄存器，所述多级同步寄存器为三级同步寄存器。

3.根据权利要求2所述的支持多协议的总线控制系统，其特征在于，多级同步寄存器的数量为2^n-1+U_max，其中，n为所述支持的通信接口协议的数量，U_max为最大引脚数量，所述最大引脚数量为支持的通信接口协议中所需引脚最多的通信接口协议所需的引脚数量。

4.根据权利要求3所述的支持多协议的总线控制系统，其特征在于，通信协议选择模块（200）包括：

协议选择信号拼接单元（210），与所述信号同步处理模块（100）电性连接，用于获取并采样同步后的所述协议选择输入信号，得到选择指示，并根据所述选择指示，确定所述当前通信接口协议；

引脚复用输入控制单元（220），与所述协议选择信号拼接单元（210）电性连接，用于提供当前通信接口协议所需时钟信号、使能信号以及相关协议信息。

5.根据权利要求4所述的支持多协议的总线控制系统，其特征在于，支持多协议的总线控制系统还包括：

硬件地址编程模块（300），与信号同步处理模块（100）电性连接，用于获取同步后的所述通信协议输入信号，在硬件地址编码模式下对通信协议输入信号进行采样，以及在非硬件地址编码模式下对协议选择输入信号进行寄存；

其中，所述硬件地址编码模式采用IIC硬件地址编程模式，寄存非硬件地址编码模式下的协议选择输入信号作为IIC硬件地址。

6.根据权利要求5所述的支持多协议的总线控制系统，其特征在于，通信协议选择模块（200）还包括：

SEL信号判断单元（230），与信号同步处理模块（100）电性连接，用于获取同步后的通信协议输入信号，判断通信协议输入信号是否进入硬件地址编码模式。

7.根据权利要求6所述的支持多协议的总线控制系统，其特征在于，硬件地址编程模块（300）包括：

硬件地址采样单元（310），与所述SEL信号判断单元（230）电性连接，用于当通信协议输入信号进入硬件地址编码模式时，采样并寄存通信协议输入信号；

硬件地址匹配比较单元（320），与所述硬件地址采样单元（310）电性连接，用于对帧格式里的地址帧与硬件地址采样单元（310）里寄存的地址进行比较，并当两者相同时，与IIC数据处理单元（430）建立通信。

8.根据权利要求7所述的支持多协议的总线控制系统，其特征在于，通信数据处理模块（400）包括：

UART数据处理单元（410），与所述引脚复用输入控制单元（220）电性连接，用于获取同步后的所述通信协议输入信号，根据当前通信接口协议，对UART协议所需的通信协议输入信号进行信息处理；

SPI数据处理单元（420），与所述引脚复用输入控制单元（220）电性连接，用于获取同步后的所述通信协议输入信号，根据当前通信接口协议，对SPI协议所需的通信协议输入信号进行信息处理；

IIC数据处理单元（430），与所述引脚复用输入控制单元（220）和所述硬件地址编程模块（300）电性连接，用于获取同步后的所述通信协议输入信号，根据当前通信接口协议，对IIC协议所需的通信协议输入信号进行信息处理：

IIC数据引脚三态控制单元（440），与所述IIC数据处理单元（430）电性连接，用于切换IIC协议所需的通信协议输入信号的状态，所述状态包括输入状态和输出状态。

9.根据权利要求8所述的支持多协议的总线控制系统，其特征在于，引脚复用控制模块（500）选择UART数据处理单元（410）、SPI数据处理单元（420）、IIC数据处理单元（430）中的其中一个单元配置输出引脚，并输出相应协议的所述通信协议输出信号。

10.一种基于权利要求1-9任一项所述的支持多协议的总线控制系统所实现的支持多协议的总线控制方法，其特征在于，包括以下步骤：

获取输入信号，对所述输入信号进行同步处理，得到同步后的输入信号，其中，输入信号包括来自上位机的所述协议选择输入信号和通信协议输入信号；

获取同步后的所述输入信号，对其中的所述协议选择输入信号进行采样，并确定一种可支持的通信接口协议作为当前通信接口协议；

获取同步后的所述通信协议输入信号，根据所述当前通信接口协议，对当前通信接口协议所需的通信协议输入信号进行信息处理；

根据当前通信接口协议，配置输出引脚，输出通信协议输出信号。

Images