KR20050063374A - 반도체소자의 깊은 콘택홀 형성 방법 - Google Patents

반도체소자의 깊은 콘택홀 형성 방법 Download PDF

Info

Publication number
KR20050063374A
KR20050063374A KR1020030094773A KR20030094773A KR20050063374A KR 20050063374 A KR20050063374 A KR 20050063374A KR 1020030094773 A KR1020030094773 A KR 1020030094773A KR 20030094773 A KR20030094773 A KR 20030094773A KR 20050063374 A KR20050063374 A KR 20050063374A
Authority
KR
South Korea
Prior art keywords
film
contact hole
forming
hard mask
semiconductor device
Prior art date
Application number
KR1020030094773A
Other languages
English (en)
Inventor
이성권
김영찬
조성윤
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030094773A priority Critical patent/KR20050063374A/ko
Publication of KR20050063374A publication Critical patent/KR20050063374A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor

Abstract

본 발명은, 깊은 콘택홀 형성 후 갭-필을 향상시킬 수 있는 반도체 소자의 깊은 콘택홀 형성 방법을 제공하기 위한 것으로, 이를 위해 본 발명은, 전도막 상에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크용 물질막을 형성하는 단계; 상기 하드마스크용 물질막을 선택적으로 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계; 상기 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 전도막을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하는 보호막을 형성하는 단계; 습식 식각 공정을 실시하여 상기 콘택홀 상단의 개구부를 확장시키는 단계; 및 상기 하드마스크 및 상기 보호막을 제거하는 단계를 포함하는 반도체 소자의 깊은 콘택홀 형성 방법을 제공한다.

Description

반도체소자의 깊은 콘택홀 형성 방법{METHOD FOR FABRICATION OF DEEP CONTACT HOLE OF SEMICONDUCTOR DEVICE}
본 발명은 반도체 소자 제조 방법에 관한 것으로 특히, 반도체 소자의 깊은 콘택홀 형성 방법에 관한 것이다.
일반적으로 반도체 장치는 그 내부에 다수의 단위 소자들을 포함하여 이루어진다. 반도체 장치가 고집적화되면서 일정한 셀(Cell) 면적 상에 고밀도로 반도체 소자들을 형성하여야 하며, 이로 인하여 단위 소자, 예를 들면 트랜지스터, 캐패시터들의 크기는 점차 줄어들고 있다. 특히 DRAM(Dynamic Random Access Memory)과 같은 반도체 메모리 장치에서 디자인 룰(Design rule)이 감소하면서 셀의 내부에 형성되는 반도체 소자들의 크기가 점차 작아지고 있다. 실제로 최근 반도체 DRAM 장치의 최소 선폭은 0.1㎛ 이하로 형성되며, 80nm 이하까지도 요구되고 있다. 따라서 셀을 이루는 반도체 소자들의 제조 공정에 많은 어려움들이 발생하고 있다.
80nm 이하의 선폭을 갖는 반도체 소자에서 193nm의 파장을 갖는 ArF(불화아르곤) 노광을 이용하여 포토리소그라피 공정을 적용할 경우, 기존의 식각 공정 개념(정확한 패턴 형성과 수직한 식각 프로파일 등)에 식각 도중 발생되는 포토레지스트의 변형(Deformation)의 억제라는 추가의 요구 조건이 필요하게 된다. 이에 따라 80nm 이하의 반도체 소자 제조시에는, 식각의 관점에서 기존의 요구조건과 패턴 변형 방지라는 새로운 요구 조건을 동시에 만족하기 위한 공정 조건의 개발이 주요한 과제가 되었다.
한편, 소자의 집적도는 증가하고 디자인 룰은 감소함에 따라 인접한 도전패턴(예컨대, 게이트전극) 사이의 거리가 감소하게 되며, 이와는 반대로 도전패턴의 두께는 증가함에 따라, 도전패턴의 높이와 도전패턴들 사이의 거리의 비를 나타내는 종횡비(Aspect ratio)는 점차 증가하게 된다.
그 대표적인 예가 반도체 메모리 소자 제조시 비트라인 형성 및 셀영역의 캐패시터 형성 후 주변영역에서 비트라인의 금속 배선 형성을 위한 깊은 콘택홀 형성 공정이다.
이러한 비트라인 금속 배선 형성을 위해서는 미세 패턴 공정에 부합하도록 ArF 또는 F2 포토리소그라피 등의 공정에 부합하여야 하며, 콘택 사이즈가 150nm 이하이고 식각할 깊이 대비 종횡비가 15/1 이상일 경우 포토레지스트 패턴 만으로는 마스킹 역할을 할 수가 없을 뿐만아니라, ArF용 포토레지스트의 불소계 가스에 대한 약한 식각 내성 문제 또한 극복하여야 한다.
이러한 ArF 포토리소그라피 공정의 한계를 극복하기 위해 하드마스크가 사용되고 있다.
도 1은 반도체 메모리 소자에서 하드마스크를 이용하여 비트라인 금속 배선 형성을 위해 깊은 콘택홀을 형성한 공정 단면을 도시한다.
도 1을 참조하면, 게이트 전극을 구비하는 트랜지스터 등의 여러 소자가 형성된 기판(100) 상에 비트라인(101)이 형성되어 있으며, 비트라인은 제1절연막(102)에 의해 둘러싸여 있다
제1절연막(102) 상에는 제2절연막(103)과 제3절연막(104) 및 제4절연막(105)이 적층되어 있다. 제2절연막(103) 내지 제4절연막(105) 형성 공정 사이에서 셀영역에서는 스토리지노드 콘택 및 캐패시터 형성 공정이 이루어진다.
따라서, 비트라인 금속 배선 형성을 위해서는 제2절연막(103) 내지 제4절연막(105)을 모두 식각하여야 한다. 이를 위해 제4절연막(105)에는 하드마스크(106)가 형성되어 있다. 하드마스크(106)는 질화막 계열 또는 텅스텐 계열 등으 물질을 사용할 수 있다.
하드마스크(106) 상에는 유기 계열의 반사방지막(107)과 비트라인 금속 배선용 콘택홀 형성을 위한 마스크인 포토레지스트 패턴(108)이 형성되어 있다.
식각 공정시 하드마스크(106)를 형성한 다음, 포토레지스트 패턴(108)을 제거한 후 실시할 수도 있고, 포토레지스트 패턴(108)을 제거하지 않고 포토레지스트 패턴(108)과 하드마스크(106)를 식각마스크로 하여 실시할 수도 있다. 여기서는, 포토레지스트 패턴(108)과 하드마스크(106)를 식각마스크로 하였다.
포토레지스트 패턴(108)과 하드마스크(106)를 식각마스크로 한 식각 공정에 의해 제2절연막(103) 내지 제4절연막(105)이 식각되어 비트라인(101) 상부를 노출시키는 깊은 콘택홀(109)이 형성되어 있다.
하드마스크(106)를 사용함으로 인해, 포토레지스트 패턴(108)의 식각마스크로서의 한계를 극복할 수 있는 장점이 있는 반면, 하드마스크(106)의 두께 증가 만큼 후속 금속막 증착시 갭-필 마진을 감소시킨다.
또한, 콘택홀(109)의 상부 개구부에서 폭이 좁아 갭-필 문제는 더욱 심각해 진다.
도 2는 깊은 콘택홀 형성 후 금속막을 증착하여 콘택홀을 갭-필한 후의 공정 단면을 도시한다.
도 2를 참조하면, 금속막(110)이 증착되어 콘택홀(109)을 갭-필하고 있으며, 콘택홀(109)의 개구부가 좁아 급속막(110)의 갭-필 특성이 열악해 짐을 알 수 있다. 도면부호 '106'은 하드마스크를 나타낸다.
이러한 갭-필 특성의 열화로 인해, 금속 배선의 리프팅(Lifting)과 EM(Electro Migration) 또는 SM 등의 문제점이 유발된다.
한편, 이러한 갭-필 문제를 해결하기 위해 마스크의 콘택 사이즈를 키울 수도 있으나, 이 경우에는 이웃하는 패턴과의 오버랩 마진 문제를 유발할 수 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 깊은 콘택홀 형성 후 갭-필을 향상시킬 수 있는 반도체 소자의 깊은 콘택홀 형성 방법을 제공하는 것을 그 목적으로 한다.
상기의 목적을 달성하기 위해 본 발명은, 전도막 상에 절연막을 형성하는 단계; 상기 절연막 상에 하드마스크용 물질막을 형성하는 단계; 상기 하드마스크용 물질막을 선택적으로 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계; 상기 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 전도막을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀을 매립하는 보호막을 형성하는 단계; 습식 식각 공정을 실시하여 상기 콘택홀 상단의 개구부를 확장시키는 단계; 및 상기 하드마스크 및 상기 보호막을 제거하는 단계를 포함하는 반도체 소자의 깊은 콘택홀 형성 방법을 제공한다.
본 발명은, 깊은 콘택홀 형성시 ArF 등의 고해상도의 포토리소그라피 공정에 부합되도록 하드마스크를 사용하면서 콘택홀 형성 후 하드마스크를 제거하고 습식 식각 공정을 통해 콘택 개구부를 확장시킴으로써, 깊은 콘택홀에 대한 갭-필 특성을 향상시키고자 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세하게 설명한다.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 메모리 소자의 주변영역에서의 비트라인 금속 배선 형성 공정을 도시한 단면도로서, 이를 참조하여 본 발명의 깊은 콘택홀 형성 공정을 상세히 설명한다.
후술하는 본 발명의 실시예에서는 반도체소자의 스페이스 패턴(Space pattern) 예컨대, 콘택홀 패턴 형성 공정을 그 일예로 하여 설명하는 바, 본 발명의 적용 대상이 되는 콘택홀 패턴은 금속배선 콘택과 비트라인 또는 캐패시터의 스토리지 노드 콘택을 위한 소스/드레인 접합 등의 기판 내의 불순물 접합층과의 콘택 및 콘택 패드 형성을 위한 공정 등에 적용이 가능하다.
먼저 도 3a에 도시된 바와 같이, 반도체 소자를 이루기 위한 여러 요소 예컨대, 필드절연막과 웰 및 게이트전극을 구비하는 트랜지스터 등이 형성된 반도체 기판(300) 상에 비트라인(301)을 형성한다.
비트라인(301)은 통상 하드마스크/전도막의 적층 구조를 가지나, 여기서는 설명의 간략화를 위해 생략하였다.
비트라인(301)이 형성된 전면에 제1절연막(302)을 형성한 다음, 제1절연막(302) 상에 제2절연막(303)과 제3절연막(304) 및 제4절연막(304)을 형성한다.
제2절연막(303) 내지 제4절연막(304) 형성시 셀영역에서는 셀 캐패시터를 형성한다.
따라서, 제2절연막(303) 내지 제4절연막(304)이 이루는 수직 높이는 매우 높다. 제1절연막(302) 내지 제4절연막(304)은 각각 HDP(High Density Plasma) 산화막, TEOS(Tetra Ethyl Ortho Silicate)막, BPSG(Boro Phospho Silicate Glass)막, BSG(Boro Silicate Glass)막, PSG(Phospho Silicate Glass)막, SOG(Spin On Glass)막, APL(Advanced Planarization Layer)막 등을 단독 또는 조합하여 형성할 수 있다.
한편, 비트라인이 형성된 전면에 후속 식각 공정에서 비트라인(301)의 어택을 방지하기 위해 식각 정지 역할을 하는 식각정지막을 형성한다. 이 때, 비트라인의 프로파일을 따라 식각정지막이 형성되도록 하며, 식각정지막으로는 실리콘질화막 또는 실리콘산화질화막 등의 질화막 계열의 물질막을 이용한다. 식각정지막은 생략하였다.
이어서, 제4절연막(305) 상에 피식각층인 제4절연막(305)과 선택비를 갖는 재료를 이용하여 하드마스크용 물질막(306a)을 형성한다.
하드마스크용 물질막(306a)은 질화막, 폴리실리콘막, Al막, W막, WSix(x는 1 내지 2)막, WN막, Ti막, TiN막, TiSix(x는 1 내지 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Au막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 내지 2)막 및 CrSix(x는 1 내지 2)막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 이용한다.
이어서, 하드마스크용 물질막(306a) 상에 패턴 형성을 위한 노광시 하부 즉, 하드마스크용 물질막(306a)의 광반사도가 높음으로 인해 난반사가 이루어져 원하지 않는 패턴이 형성되는 것을 방지하며, 하드마스크용 물질막(306a)과 후속 포토레지스트의 접착력을 향상시킬 목적으로 반사방지막(307, ARC)을 형성한다.
여기서, 반사방지막(307)은 포토레지스트와 그 식각 특성이 유사한 유기계열(Organic)의 물질을 이용한다.
이어서, 반사방지막(307) 상에 F2 노광원용 또는 ArF 노광원용의 포토레지스트(예컨대, COMA 또는 아크릴레이드를 포함하는 포토레지스트)를 사용하며, 이들을 스핀 코팅(Spin coating) 등의 방법을 통해 적절한 두께로 도포한 다음, F2 노광원 또는 ArF 노광원과 깊은 비트라인 금속 배선용 콘택홀의 폭을 정의하기 위한 소정의 레티클(도시하지 않음)을 이용하여 포토레지스트의 소정 부분을 선택적으로 노광하고, 현상 공정을 통해 노광 공정에 의해 노광되거나 혹은 노광되지 않은 부분을 잔류시킨 다음, 후세정 공정 등을 통해 식각 잔유물 등을 제거함으로써 포토레지스트 패턴(308)을 형성한다.
이어서, 도 3b에 도시된 바와 같이, 포토레지스트 패턴(308)을 식각 마스크로 하는 선택적 식각 공정을 통해 반사방지막(307)을 선택적으로 식각하는 바, 이 때 포토레지스트 패턴(308)의 손실을 최소화하기 위해 Cl2, BCl3, CCl4 또는 HCl 등의 염소계 가스를 사용한 플라즈마를 이용하여 식각 공정을 실시하거나, CF 계열의 가스를 사용할 경우 C/F의 비율이 낮은 가스 예컨대, CF4, C2F2, CHF 3 및 CH2F2로 이루어진 그룹으로부터 선택된 어느 하나의 가스를 사용한 플라즈마를 이용하여 식각 공정을 실시하는 것이 바람직하다.
이는 반사방지막(307) 식각시에는 CD의 조절이 용이해야 하므로 폴리머를 거의 발생시키지 않는 조건으로 식각을 진행하기 위한 것이다.
이어서, 포토레지스트 패턴(308)을 식각마스크로 하드마스크용 물질막(306a)을 식각하여 하드마스크(306b)를 형성한다.
이 과정에서 포토레지스트 패턴(308)과 반사방지막(307)은 공정 진행 과정에서 자연스럽게 제거된다. 한편, 별도의 포토레지스트 스트립 공정을 실시할 수도 있다.
이하, 전술한 하드마스크용 물질막(306a)의 식각 공정을 구체적으로 살펴본다.
하드마스크용 물질막(306a)이 W막, WSix막 또는 WN막과 같이 텅스텐(W)을 포함하는 박막인 경우, SF6/N2의 혼합 가스를 사용한 플라즈마를 이용하며, 이 때 SF6/N2의 혼합비율이 0.10 ∼ 0.60인 것을 사용하는 것이 바람직하다.
하드마스크용 물질막(306a)이 폴리실리콘막 또는 Ti막, TiN막, TiSix막, TiAlN막 또는 TiSiN막과 같이 티타늄(Ti)을 포함하는 박막인 경우, 염소 계열의 가스 특히, Cl2를 주식각가스로 하며, 이 때 식각 프로파일의 제어를 위해 산소(O2) 또는 CF 가스를 적절히 첨가하여 사용한다.
하드마스크용 물질막(306a)이 Pt, Ir, Ru 등의 귀금속 또는 이들의 산화물 또는 질화막을 포함하는 경우 염소 계열 또는 불소 계열의 가스를 사용한 플라즈마를 이용하며, 이 때 식각 프로파일의 제어를 위해서는 높은 이온에너지(High ion energy)가 필요하므로 이를 위해 저압(Low pressure) 및 고 바이어스 파워(High bias power) 조건을 유지하도록 하는 것이 바람직하다.
다음으로, 하드마스크(306b)를 식각마스크로 피식각층인 제4절연막(305) 내지 제2절연막(303)을 선택적으로 식각하여 비트라인(301)을 노출시키는 콘택홀(H)을 형성한다. 하드마스크(306b)의 사용으로 인해 포토레지스트 패턴(308)의 변형을 방지할 수 있다.
전술한 피식각층 즉, 산화막 계열의 식각시에는 불소계플라즈마 예컨대, C2F4, C2F6, C3F8, C4F 6, C5F8 또는 C5F10 등의 CxFy(x,y는 1 ∼ 10)를 주식각가스로 하며, 여기에 SAC 공정시 폴리머를 발생시키기 위한 가스 즉, CH2F2, C3 HF5 또는 CHF3 등의 가스를 첨가하며, 이 때 캐리어 가스로 He, Ne, Ar 또는 Xe 등의 비활성 가스를 사용한다.
이어서, 도 3c에 도시된 바와 같이, 콘택홀(H)을 포함한 전면에 막 평탄도가 높은 유기 계열의 반사방지막이나 포토레지스트 등을 이용하여 보호막(309)을 형성한다.
이 때, 보호막(309)이 콘택홀(H)을 완전히 매립하지 않고 상부의 일부가 오픈되도록 하는 것이 바람직하다.
이어서, 도 3d에 도시된 바와 같이, 습식 식각 공정을 실시하여 콘택홀(H) 개구부 표면의 제4절연막(305)을 등방성 식각하여 도면부호 '310'과 같이 콘택 개구부를 확장한다.
이 때, 보호막(310)에 의해 콘택홀(H) 저면에서의 습식 식각 공정에 의한 어택이 방지된다.
습식 식각시 식각되는 대상이 산화막 계열로 이루어진 제4절연막(305)이므로 불산계 용액이나 BOE(Buffered Oxide Etchant)를 사용한다.
이어서, 하드마스크(306b)를 제거한다. 하드마스크(306b) 제거시에는 각 물질에 따라 전술한 하드마스크(306b) 식각 공정에서 사용한 식각 조건을 이용한다.
이어서, 보호막(309)을 제거한다. 보호막(309)으로는 유기 계열의 물질 또는 포토레지스트를 이용하므로 O2 플라즈마를 이용하여 제거하며, 노출된 제4절연막(305) 등에는 어택이 발생하지 않는다.
이어서, 도 3e에 도시된 바와 같이, 그 개구부가 확장된 콘택홀(H) 전면에 배리어막(311)과 금속막(312)을 증착하여 콘택홀(H)을 매립한다.
이 때, 콘택홀(H)의 개구부가 확장되어 있어 배리어막(311) 및 금속막(312) 증착시 갭-필 특성을 향상시킬 수 있다.
배리어막(311)으로는 Ti, TiN, Ta, TaN 등의 단독 또는 조합된 구조를 이용하며, 금속막(312)으로는 Cu, Al, W 등을 이용한다.
이어서, 배리어막(311)과 금속막(312)을 선택적으로 패터닝함으로써, 금속막(312)과 배리어막(311)의 적층 구조로 비트라인(301)에 전기적으로 접속된 금속 배선 형성 공정이 완료된다.
전술한 바와 같이 이루어지는 본 발명은, 깊은 콘택홀 형성시 ArF 포토리소그라피 등의 미세 패턴 형성 공정시 패턴 변형을 방지하면서도 콘택 개구부를 확장함으로써 깊은 콘택홀에 대한 갭-필 특성을 향상시킬 수 있음을 실시예를 통해 알아 보았다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 본 발명의 실시예에서는 비트라인 금속 배선 공정을 그 예로 하였으나, 게이트전극 패턴, 콘택 패드 또는 금속배선 등과의 콘택홀 형성 공정 등 콘택홀을 형성하는 모든 공정으로 응용이 가능하다.
상술한 바와 같은 본 발명은, 깊은 콘택홀 형성시 갭-필 특성을 향상시킬 수 있어, 반도체 소자 제조시 결함 발생을 줄여 수율을 향상시킬 수 있는 효과가 있다.
도 1은 반도체 메모리 소자에서 하드마스크를 이용하여 비트라인 금속 배선 형성을 위해 깊은 콘택홀을 형성한 공정 단면을 도시한 도면.
도 2는 깊은 콘택홀 형성 후 금속막을 증착하여 콘택홀을 갭-필한 후의 공정 단면을 도시한 도면.
도 3a 내지 도 3e는 본 발명의 일실시예에 따른 반도체 메모리 소자의 주변영역에서의 비트라인 금속 배선 형성 공정을 도시한 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
300 : 기판 301 : 비트라인
302 : 제1절연막 303 : 제2절연막
304 : 제3절연막 305 : 제4절연막
306b : 하드마스크 309 : 보호막
310 : 콘택 개구부의 확장

Claims (7)

  1. 전도막 상에 절연막을 형성하는 단계;
    상기 절연막 상에 하드마스크용 물질막을 형성하는 단계;
    상기 하드마스크용 물질막을 선택적으로 식각하여 콘택홀 형성 영역을 정의하는 하드마스크를 형성하는 단계;
    상기 하드마스크를 식각마스크로 상기 절연막을 식각하여 상기 전도막을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀을 매립하는 보호막을 형성하는 단계;
    습식 식각 공정을 실시하여 상기 콘택홀 상단의 개구부를 확장시키는 단계; 및
    상기 하드마스크 및 상기 보호막을 제거하는 단계
    를 포함하는 반도체 소자의 깊은 콘택홀 형성 방법.
  2. 제 1 항에 있어서,
    상기 보호막은,
    유기 계열의 물질막 또는 포토레지스트를 포함하는 것을 특징으로 하는 반도체 소자의 깊은 콘택홀 형성 방법.
  3. 제 1 항에 있어서,
    상기 절연막은, 다층 구조의 산화막 계열의 물질막을 포함하는 것을 특징으로 하는 반도체 소자의 깊은 콘택홀 형성 방법.
  4. 제 3 항에 있어서,
    상기 습식 식각하는 단계에서,
    불산계 용액 또는 BOE를 사용하는 것을 특징으로 하는 반도체 소자의 깊은 콘택홀 형성 방법.
  5. 제 1 항에 있어서,
    상기 하드마스크를 형성하는 단계에서, ArF 포토리소그라피 공정에 의한 포토레지스트 패턴을 이용하는 것을 특징으로 하는 반도체 소자의 깊은 콘택홀 형성 방법.
  6. 제 1 항에 있어서,
    상기 하드마스크용 물질막은,
    질화막, 폴리실리콘막, Al막, W막, WSix(x는 1 내지 2)막, WN막, Ti막, TiN막, TiSix(x는 1 내지 2)막, TiAlN막, TiSiN막, Pt막, Ir막, IrO2막, Ru막, RuO2막, Ag막, Au막, Co막, Au막, TaN막, CrN막, CoN막, MoN막, MoSix(x는 1 내지 2)막, Al2O3막, AlN막, PtSix(x는 1 내지 2)막 및 CrSix(x는 1 내지 2)막으로 이루어진 그룹으로부터 선택된 적어도 어느 하나의 박막을 포함하는 것을 특징으로 하는 반도체 소자의 깊은 콘택홀 형성 방법.
  7. 제 1 항 에 있어서,
    상기 전도막은 게이트전극 패턴, 비트라인, 콘택 패드 또는 금속배선 중 어느 하나를 포함하는 것을 특징으로 하는 반도체 장치 제조 방법.
KR1020030094773A 2003-12-22 2003-12-22 반도체소자의 깊은 콘택홀 형성 방법 KR20050063374A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030094773A KR20050063374A (ko) 2003-12-22 2003-12-22 반도체소자의 깊은 콘택홀 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030094773A KR20050063374A (ko) 2003-12-22 2003-12-22 반도체소자의 깊은 콘택홀 형성 방법

Publications (1)

Publication Number Publication Date
KR20050063374A true KR20050063374A (ko) 2005-06-28

Family

ID=37255232

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030094773A KR20050063374A (ko) 2003-12-22 2003-12-22 반도체소자의 깊은 콘택홀 형성 방법

Country Status (1)

Country Link
KR (1) KR20050063374A (ko)

Similar Documents

Publication Publication Date Title
KR100652791B1 (ko) 반도체소자 제조 방법
KR100744672B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100672780B1 (ko) 반도체 소자 및 그 제조 방법
KR100685677B1 (ko) 반도체 소자 제조 방법
KR100616499B1 (ko) 반도체소자 제조 방법
KR101062833B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR20060000912A (ko) 반도체 소자 제조 방법
KR100507872B1 (ko) 반도체 장치 제조 방법
KR20050063374A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR20060023004A (ko) 반도체소자의 콘택 플러그 형성 방법
KR20050116314A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100701425B1 (ko) 반도체소자 제조 방법
KR100910868B1 (ko) 반도체소자 제조 방법
KR20060022995A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100716651B1 (ko) 반도체 소자 제조 방법
KR20050116483A (ko) 반도체소자의 콘택홀 형성 방법
KR20060029007A (ko) 반도체 소자 제조 방법
KR20060036705A (ko) 반도체 소자 제조 방법
KR20060000910A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR100571627B1 (ko) 반도체 소자 제조 방법
KR20050063410A (ko) 반도체소자 제조방법
KR20060038589A (ko) 반도체 소자의 플러그 형성 방법
KR20050067546A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR20060033582A (ko) 반도체소자의 깊은 콘택홀 형성 방법
KR20050116311A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination