KR20050062091A - 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법 - Google Patents

하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법 Download PDF

Info

Publication number
KR20050062091A
KR20050062091A KR1020030093762A KR20030093762A KR20050062091A KR 20050062091 A KR20050062091 A KR 20050062091A KR 1020030093762 A KR1020030093762 A KR 1020030093762A KR 20030093762 A KR20030093762 A KR 20030093762A KR 20050062091 A KR20050062091 A KR 20050062091A
Authority
KR
South Korea
Prior art keywords
capacitor
nitrogen
dielectric film
hafnium
oxide film
Prior art date
Application number
KR1020030093762A
Other languages
English (en)
Other versions
KR100604665B1 (ko
Inventor
이기정
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020030093762A priority Critical patent/KR100604665B1/ko
Publication of KR20050062091A publication Critical patent/KR20050062091A/ko
Application granted granted Critical
Publication of KR100604665B1 publication Critical patent/KR100604665B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2

Abstract

본 발명은 HfO2 자체가 갖고 있는 구조적 취약성때문에 발생하는 누설전류와 후속 고온 열공정 진행시 결정화온도가 낮아서 발생하는 누설전류의 급증을 모두 방지할 수 있는 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법을 제공하기 위한 것으로, 본 발명의 캐패시터는 하부전극, 상기 하부전극 상의 하프늄, 알루미늄, 산소 및 질소가 합성된 유전막, 및 상기 유전막 상의 상부전극을 포함하고, 이때 상기 유전막을 Hf-O-Al, Hf-O-N 및 Al-O-N 결합이 공유된 3성분계 (Hf-Al)ON 유전막으로 형성하여 구조적 취약성에 따른 누설전류를 억제시키고 후속 고온 열공정 진행시의 열안정성을 향상시켜 100nm 이하의 금속배선 공정이 적용되는 256M DRAM급 이상의 초고집적 메모리 제품군에서 요구되는 대용량의 셀캐패시턴스를 얻을 수 있는 효과가 있다.

Description

하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법{CAPACITOR WITH DIELECTRIC LAYER INCLUDING HAFNIUM AND METHOD FOR MAKING THE SAME}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 캐패시터 및 그 제조 방법에 관한 것이다.
최근 미세화된 반도체 공정기술의 발달로 메모리제품의 고집적화가 가속화됨에 따라 단위 셀면적이 크게 감소하고 있으며, 동작전압의 저전압화가 이루어지고 있다. 그러나, 기억소자의 동작에 필요한 충전용량은 셀면적 감소에도 불구하고, 소프트에러(soft error)의 발생과 리프레시 시간(refresh time)의 단축을 방지하기 위해서 25fF/cell 이상의 충분히 큰 충전용량이 지속적으로 요구되고 있다.
때문에, Si3N4를 유전막으로 사용하고 있는 DRAM의 NO(Nitride/Oxide) 캐패시터의 경우는 표면적이 큰 반구형 구조의 전극 표면을 갖는 3차원 형태의 스토리지노드를 사용하고 있음에도 불구하고, 충분히 큰 충전용량을 확보하기 위해 스토리지노드의 높이를 계속적으로 증가시켜야 한다.
또한, NO 캐패시터가 256M 이상의 차세대 DRAM 제품에 필요한 충전용량을 확보하는데 그 한계를 보이고 있기 때문에 최근에는 Si3N4 대신에 유전상수가 큰 Al2O3(ε=9), HfO2(ε=20) 등의 유전막이 적용된 캐패시터의 개발이 진행되고 있다.
그러나, Al2O3는 유전상수가 그다지 크지 않기 때문에 캐패시터의 충전용량 확보에 한계가 있어 100nm 이하의 금속배선 공정이 적용되는 메모리 제품의 캐패시터의 유전막으로는 제한적 사용이 불가피하다.
그리고, HfO2는 100nm 이하의 금속배선 공정이 적용되는 256M DRAM급 이상의 초고집적 메모리 제품군에서 대용량의 셀캐패시턴스를 얻기 위한 측면에서는 유전상수 값이 Al2O3보다 크기 때문에 유리한 장점이 있으나, 반도체 집적 공정 특성상 HfO2 증착 이후의 대부분의 주요 공정들이 500℃ 이상의 고온 공정들로 이루어져 있기 때문에 캐패시터의 유전막으로 사용하기에는 부적합하다.
도 1은 종래 기술에 따른 HfO2 유전막을 갖는 캐패시터의 후속 열공정에 따른 누설전류특성을 도시한 도면이다.
도 1에 도시된 바와 같이, HfO2 유전막을 갖는 캐패시터는 동일한 인가바이어스조건하에서 후속 열공정을 진행한 경우의 누설전류가 후속열처리공정전의 누설전류에 비해 상대적으로 더 큼을 알 수 있다.
위와 같이, 누설전류가 증가하는 이유는 후속 열공정을 통해 결정화된 HfO2의 결정립계를 통해 누설전류가 급격히 증가하기 때문이다. 즉, 500℃ 이상의 고온 공정이 진행될 때, HfO2가 결정화되기 시작하면서 막 자체의 구조적 취약성으로 인해 누설전류가 증가하는 문제점을 나타낸다. 여기서,구조적 취약성이라 함은 HfO2의 결정화된 결정립계(grain boundary)를 따라 상/하부전극으로부터 불순물(도우프드 폴리실리콘막인 경우는 불순물, TiN과 같은 금속막인 경우에는 막내 잔존하는 Cl등)이 확산침투하여 누설전류원인이 되고, 이 같은 불순물은 유전성도 저하시킨다.
이로써, 700℃ 이상의 고온 열공정이 진행되면 누설전류가 급격히 증가하여 메모리 정보를 모두 잃어 버린다. 뿐만 아니라 HfO2 자체의 항복전압도 낮아서 캐패시터의 내구성이 떨어지는 문제점도 동시에 갖고 있다.
따라서, HfO2를 채용하는 캐패시터에서는 HfO2 자체가 갖고 있는 구조적 취약성때문에 발생하는 누설전류와 결정화온도가 낮기 때문에 후속 고온 열공정 진행시 결정화 증가에 따른 누설전류 발생량이 급증하는 문제가 있어 양산 적용이 사실상 어렵다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위해 제안된 것으로, HfO2 자체가 갖고 있는 구조적 취약성때문에 발생하는 누설전류와 후속 고온 열공정 진행시 결정화온도가 낮아서 발생하는 누설전류의 급증을 모두 방지할 수 있는 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 캐패시터는, 하부전극, 상기 하부전극 상의 하프늄, 알루미늄, 산소 및 질소가 합성된 유전막, 및 상기 유전막 상의 상부전극을 포함하는 것을 특징으로 하며, 상기 유전막은 Hf-O-Al, Hf-O-N 및 Al-O-N 결합이 공유된 3성분계 산화막 구조인 것을 특징으로 한다.
그리고, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 상에 하프늄, 알루미늄, 산소 및 질소가 합성된 유전막을 형성하는 단계, 및 상기 유전막 상에 상부전극을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 유전막을 형성하는 단계는 하프늄, 알루미늄, 산소 및 질소를 합성시키기 위한 합성화 단계를 여러번 반복진행하여 요구되는 두께의 상기 유전막을 형성하는 것을 특징으로 하며, 상기 합성화 단계는 알루미늄산화막을 증착하는 단계, 상기 알루미늄산화막에 질소를 혼입시키는 단계, 상기 질소가 혼입된 알루미늄산화막 상에 하프늄산화막을 증착하는 단계, 및 상기 하프늄산화막에 질소를 혼입시키는 단계를 포함하는 것을 특징으로 하고, 상기 질소를 혼입시키는 단계는 질소분위기에서 플라즈마 어닐링하는 것을 특징으로 한다.
또한, 본 발명의 캐패시터의 제조 방법은 하부전극을 형성하는 단계, 상기 하부전극 표면에 질소를 축적시키는 단계, 상기 하부전극 상에 하프늄, 알루미늄 및 산소가 합성된 유전막을 형성하는 단계, 상기 유전막 표면에 질소를 축적시키는 단계, 상기 유전막 상에 상부전극을 형성하는 단계, 및 후속 어닐링을 진행하여 상기 질소를 상기 유전막 내부로 확산시키는 단계를 포함하는 것을 특징으로 하며, 상기 질소를 축적시키는 단계는 질소분위기에서 플라즈마 어닐링하는 것을 특징으로 하고, 상기 후속 어닐링은 퍼니스 또는 급속열처리장치를 이용하여 500℃∼800℃ 온도범위에서 어닐링하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2는 본 발명의 제1실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도이다.
도 2에 도시된 바와 같이, 제1실시예에 따른 캐패시터의 제조 방법은 크게 하부전극 형성 단계(10), Hf-AlON 유전막 형성 단계(20) 및 상부전극 형성 단계(30)로 구성된다. 여기서, (Hf-Al)ON 유전막 형성 단계(20)는 Al2O3 증착 단계(21), 질소 분위기의 플라즈마 어닐링 단계(22), HfO2 증착 단계(23) 및 질소 분위기의 플라즈마 어닐링 단계(24)로 구성되는 기본사이클을 반복진행하는 단계로 이루어진다. 이때, 기본사이클을 한 번 진행할 때마다 하프늄(Hf), 알루미늄(Al), 산소(O) 및 질소(N)의 합성화(25)가 이루어져 (Hf-Al)ON 단위막이 형성되며, 최종적으로 요구되는 두께를 만족하도록 여러번의 반복진행을 통해 (Hf-Al)ON 단위막이 적층된 (Hf-Al)ON 유전막을 형성한다.
도 2에서, 하부전극을 형성하는 단계(10) 및 상부전극을 형성하는 단계(30)에서 하부전극과 상부전극은 인(P) 또는 비소(As)와 같은 불순물을 도핑시킨 폴리실리콘으로 형성하거나, TiN, TaN, W, WN, Ru 또는 Pt을 포함하는 금속막으로 형성하며, 하부전극은 실린더, 콘케이브 또는 평판 형태일 수 있다.
다음으로, (Hf-Al)ON 유전막 형성 단계(20)는, 캐패시터의 유전막으로서 하프늄(Hf), 알루미늄(Al) 및 질소(N)가 합성된 (Hf-Al)ON 유전막을 형성하는 것이다.
상기한 바에 따르면, (Hf-Al)ON 유전막 형성 단계(20)는 Al2O3 증착, 질소 분위기의 플라즈마 어닐링, HfO2 증착 및 질소 분위기의 플라즈마 어닐링의 순서에 따라 하프늄(Hf), 알루미늄(Al), 산소(O) 및 질소(N)을 합성(Composite)시켜 (Hf-Al)ON을 형성하는 것이며, 증착 및 플라즈마어닐링으로 이루어진 기본사이클을 반복진행하여 최종적으로 요구되는 두께의 (Hf-Al)ON을 형성하는 것이다. 이때, Al2O3와 HfO2을 증착할 때 각각 1Å∼10Å 두께의 초박막(Ultra thin film) 상태로 증착하고, 최종적으로 (Hf-Al)ON 유전막은 30Å∼100Å 두께로 형성한다. 이때, Al2O3 와 HfO2의 증착 순서를 바꾸어도 무방하다.
위와 같이, 제1실시예는 Al2O3와 HfO2를 번갈아가면서 증착하고, 질소 분위기의 플라즈마 어닐링을 각 유전막 증착전후에 반복적으로 실시하여 (Hf-Al)ON 유전막을 형성하고 있다. 다시 말하면, Al2O3 증착과 질소 분위기의 플라즈마 어닐링을 통해 AlON을 형성하고, HfO2 증착과 질소 분위기의 플라즈마 어닐링을 통해 HfON을 형성하며, 이러한 증착과 플라즈마어닐링을 반복진행하므로써 HfON과 AlON의 합성을 유도하여 (Hf-Al)ON 유전막을 형성하는 것이다. 따라서, (Hf-Al)ON 유전막은 Hf-O-Al, Hf-O-N, 그리고 Al-O-N 결합이 공유된 3성분계 산화막 구조가 된다.
한편, Al2O3와 HfO2을 번갈아 증착할 때 초박막 상태로 증착하는 것은 원자층증착법(ALD)을 이용하므로써 가능하다. 잘 알려진 바와 같이, 원자 층증착법(ALD)은 먼저 소스가스를 공급하여 기판 표면에 한 층의 소스를 화학적으로 흡착(Chemical Adsorption)시키고 여분의 물리적 흡착된 소스들은 퍼지가스를 흘려보내어 퍼지시킨 다음, 한 층의 소스에 반응가스를 공급하여 한 층의 소스와 반응가스를 화학반응시켜 원하는 단원자층을 증착하고 여분의 반응가스는 퍼지가스를 흘려보내 퍼지시키는 과정을 한 사이클로 하여 박막을 증착한다. 상술한 바와 같이 원자층 증착방법은 표면 반응 메카니즘(Surface Reaction Mechanism)을 이용하므로써 안정된 박막을 얻을 수 있을 뿐만 아니라 균일한 박막을 얻을 수 있다. 또한, 소스가스와 반응가스를 서로 분리시켜 순차적으로 주입 및 퍼지시키기 때문에 화학적기상증착법(CVD)에 비해 가스 위상 반응(Gas Phase Reaction)에 의한 파티클(Particle) 생성을 억제하는 것으로 알려져 있다.
도 3은 도 2의 HfO2의 원자층증착을 위한 사이클메카니즘이다.
도 3에 도시된 바와 같이, HfO2의 원자층증착은 하프늄소스 공급, 퍼지, 산화원 공급 및 퍼지로 구성된 단위사이클을 반복진행하는 것이다.
일예로, HfO2의 원자층증착시, 하프늄소스로 C16H36HfO4, TDEAHf 또는 TEMAHf 중에서 선택된 하나의 소스를 기화기에서 기화시킨후 0.1torr∼1torr의 압력과 200℃∼400℃의 히터온도를 유지하는 증착챔버 내부로 공급하여 하프늄 소스를 흡착시킨다. 다음에, 미반응 하프늄 소스를 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지를 수행하고, 산화원인 O3 가스(농도 : 200±20g/m3)를 0.1초∼3초간 0.1slm∼1slm 유량으로 플로우시켜 흡착된 하프늄 소스와 O3 사이의 반응을 유도하여 HfO2를 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소 가스를 0.1초∼5초간 플로우시키는 퍼지를 수행한다. 전술한 바와 같은 하프늄 소스 공급, 퍼지, O3 공급, 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 실시하여 원하는 두께의 HfO2을 증착한다. 한편, 산화원으로는 O3외에 H2O, 산소플라즈마를 이용할 수도 있고, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
도 3의 HfO2와 같이, Al2O3의 원자층증착또한 소스공급, 퍼지, 반응가스 공급 및 퍼지로 이루어진 사이클을 반복진행한다. 이때, Al2O3를 증착하기 위한 소스가스로는 Al(CH3)3 또는 Al(OC2H5)3를 이용하며, 산화원으로는 O3, H2O, 산소플라즈마를 이용하고, 퍼지 가스로는 질소 또는 아르곤(Ar)과 같은 비활성 가스를 이용한다.
한편, Al2O3 또는 HfO2 증착후에 진행하는 질소 분위기의 플라즈마 어닐링은 Al2O3 또는 HfO2 증착후 대기중 노출이 없는 인시튜(In-situ) 상태하에서 적어도 1회 반복실시한다. 이와 같은 질소분위기의 플라즈마 어닐링은, 100W∼500W의 RF 파워를 인가하여 글로방전(glow discharge)을 발생시킨 챔버내에서 진행하되, 200℃∼500℃의 온도와 0.1torr∼10torr 범위에서 질소분위기(NH3, N2 또는 N 2/H2)를 형성하는 가스를 25sccm∼250sccm의 유량으로 흘려주면서 1초∼1분동안 실시한다.
상술한 제1실시예와 같이 (Hf-Al)ON 유전막을 형성하면, 누설전류발생 측면에서 HfO2가 갖고 있는 구조적 취약성을 Hf-O-Al, Hf-O-N, 그리고 Al-O-N 결합이 공유된 3성분계 산화막 구조가 효과적으로 억제해준다. 뿐만 아니라, 기본적으로 질소(N)를 혼입시켜 결정화 온도를 상승시킬 수 있기 때문에 (Hf-Al)ON 유전막 형성이후 고온 열공정 진행시에도 HfO2보다 열안정성이 뛰어나서 누설전류가 크게 증가하지 않고 항복전계 강도도 HfO2보다 증가한다.
도 4는 본 발명의 제2실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도이다.
도 4에 도시된 바와 같이, 제2실시예에 따른 캐패시터의 제조 방법은 크게 하부전극 형성 단계(40), 질소 분위기의 플라즈마 어닐링 단계(50a), (Hf-Al)O 유전막 형성 단계(60), 질소 분위기의 플라즈마 어닐링 단계(50b), 상부전극 형성 단계(70) 및 후속 어닐링 단계(Post plate annealing, 80)으로 구성된다.
도 4에서, 하부전극을 형성하는 단계(40) 및 상부전극을 형성하는 단계(70)에서 하부전극과 상부전극은 인(P) 또는 비소(As)와 같은 불순물을 도핑시킨 폴리실리콘으로 형성하거나, TiN, TaN, W, WN, Ru 또는 Pt을 포함하는 금속막으로 형성하며, 하부전극은 실린더, 콘케이브 또는 평판 형태일 수 있다.
그리고, (Hf-Al)O 유전막 형성 단계(60)는 하프늄(Hf), 알루미늄(Al) 및 산소(O)가 합성된 산화막으로서 원자층증착방식(ALD) 또는 MOCVD(Metal Organic CVD), 수정된 펄스드 CVD(Modified pulsed CVD) 방식으로 증착한다. 일예로, (Hf-Al)O 유전막의 원자층증착은 하프늄과 알루미늄이 혼합된 혼합소스 공급, 퍼지, 산화원 공급 및 퍼지로 구성된 단위사이클을 반복진행하여 형성할 수 있다. 여기서, 혼합소스는 하프늄과 알루미늄이 하나의 분자내에 존재하는 단일 분자소스를 의미하는 것으로, HfAl(MMP)2(OiPr)5 이다. 도 3과 같은 개념을 이용하여 HfAl(MMP)2(OiPr)5 소스를 증착챔버 내부로 0.1초∼3초간 플로우시켜 HfAl(MMP)2(OiPr)5 소스를 흡착시킨다. 다음에, 미반응 HfAl(MMP)2(OiPr) 5 소스를 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행하고, 산화원인 O3 가스를 0.1초∼3초간 플로우시켜 흡착된 HfAl(MMP)2(OiPr)5 소스와 O3 사이의 반응을 유도하여 원자층 단위의 Hf-Al)O 유전막을 증착한다. 다음에, 미반응 O3 및 반응부산물을 제거하기 위해 질소(N2) 가스를 0.1초∼5초간 플로우시키는 퍼지 과정을 수행한다. 전술한 바와 같은 HfAl(MMP)2(OiPr)5 소스 공급, 퍼지, O 3 공급 및 퍼지의 과정을 1사이클로 하고, 이 사이클을 반복 실시하여 원하는 두께의 [HfO2]1-x[Al2O3]x 유전막을 증착한다. 한편, 산화원으로는 O3외에 H2O, 산소플라즈마를 이용할 수도 있고, 퍼지 가스로는 질소외에 아르곤(Ar)과 같은 비활성 가스를 이용할 수도 있다.
그리고, NH3 분위기의 플라즈마 어닐링 단계(50a, 50b)는 하부전극 표면과 (Hf-Al)O 유전막 표면에 질소를 혼입시키거나 흡착시켜 축적(pile-up)시키기 위한 것으로, 100W∼500W의 RF 파워를 인가하여 플라즈마(Plasma)를 발생시킨 챔버내에서 진행하되, 200℃∼500℃의 온도와 0.1torr∼10torr 범위에서 질소분위기(NH3, N2 또는 N2/H2)를 형성하는 가스를 25sccm∼250sccm의 유량으로 흘려주면서 1초∼1분동안 실시한다.
그리고, 후속 어닐링 단계(80)는 하부전극과 (Hf-Al) 유전막 계면, 그리고 (Hf-Al) 유전막과 상부전극 계면에 축적된 질소를 (Hf-Al)O 유전막 내부로 열확산시키기 위한 것으로, 상압(760torr) 또는 감압 상태의 퍼니스(Furnace) 또는 급속열처리장치(RTP)를 이용하여 500℃∼800℃ 온도범위에서 어닐링하는 것이다.
도 5a는 도 4의 상부전극형성후에 진행하는 후속 어닐링 단계전의 질소농도 분포를 도시한 도면이고, 도 5b는 후속 어닐링이 진행된 후의 질소농도 분포를 도시한 도면이다.
도 5a에 따르면, 하부전극 형성후에 질소분위기의 플라즈마어닐링을 진행하므로써 하부전극 표면에 질소가 축적되거나 흡착되고, (Hf-Al)O 유전막 형성후에 질소분위기의 플라즈마어닐링을 진행하므로써 (Hf-Al)O 유전막 표면에 질소가 축적되거나 흡착된다. 즉, 질소분위기의 플라즈마어닐링후에 질소는 하부전극과 (Hf-Al) 유전막 계면, 그리고 (Hf-Al) 유전막과 상부전극 계면에 축적되거나 흡착되어 있다.
이와 같이 질소분위기의 플라즈마어닐링후에 하부전극과 (Hf-Al) 유전막 계면, 그리고 (Hf-Al) 유전막과 상부전극 계면에 축적되거나 흡착되어 있던 질소는 도 5b와 같이, 후속 어닐링 후에 (Hf-Al)O 유전막 내부로 대부분 열확산한다. 즉, 후속 어닐링후에 질소는 (Hf-Al)O 유전막 내부에서 고르게 분포한다.
한편, 후속 어닐링시에 하부전극과 (Hf-Al) 유전막 계면, 그리고 (Hf-Al) 유전막과 상부전극 계면에 축적되거나 흡착되어 있던 질소는 하부전극이나 상부전극쪽으로 외확산(Out-gassing)되지 못하고 (Hf-Al)O 유전막 내부로만 확산한다.
따라서, 후속 어닐링을 통해 (Hf-Al)O 유전막내에 질소를 혼입시킨 합성막 즉, Hf-O-Al, Hf-O-N, 그리고 Al-O-N 결합이 공유된 3성분계 산화막 구조의 (Hf-Al)ON 유전막이 형성된다. 이때, (Hf-Al)ON 유전막에서 질소의 함량은 10%∼40% 수준을 유지하도록 하며, (Hf-Al)ON 유전막의 두께는 30Å∼100Å이다.
상술한 제2실시예와 같이 (Hf-Al)ON 유전막을 형성하면, 누설전류발생 측면에서 HfO2가 갖고 있는 구조적 취약성을 Hf-O-Al, Hf-O-N, 그리고 Al-O-N 결합이 공유된 3성분계 산화막 구조가 효과적으로 억제해준다. 뿐만 아니라, 기본적으로 질소(N)를 혼입시켜 결정화 온도를 상승시킬 수 있기 때문에 (Hf-Al)ON 유전막 형성이후 고온 열공정 진행시에도 HfO2보다 열안정성이 뛰어나서 누설전류가 크게 증가하지 않고 항복전계 강도도 HfO2보다 증가한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 캐패시터의 유전막으로 하프늄, 알루미늄, 산소 및 질소가 합성된 (Hf-Al)ON 유전막을 형성하므로써 구조적 취약성에 따른 누설전류를 억제시키고 후속 고온 열공정 진행시의 열안정성을 향상시켜 100nm 이하의 금속배선 공정이 적용되는 256M DRAM급 이상의 초고집적 메모리 제품군에서 요구되는 대용량의 셀캐패시턴스를 얻을 수 있는 효과가 있다.
또한 본 발명은 누설전류를 1fA/cell 이하로 제어할 수 있어 캐패시터 소자의 내구성 및 신뢰성을 향상시킬 수 있는 효과가 있다.
도 1은 종래 기술에 따른 HfO2 유전막을 갖는 캐패시터의 후속 열공정에 따른 누설전류특성을 도시한 도면,
도 2는 본 발명의 제1실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도,
도 3은 도 2의 HfO2의 원자층증착을 위한 사이클메카니즘,
도 4는 본 발명의 제2실시예에 따른 캐패시터의 제조 방법을 도시한 공정 흐름도,
도 5a는 도 4의 상부전극형성후에 진행하는 후속 어닐링 단계전의 질소농도 분포를 도시한 도면,
도 5b는 후속 어닐링이 진행된 후의 질소농도 분포를 도시한 도면.

Claims (17)

  1. 하부전극;
    상기 하부전극 상의 하프늄, 알루미늄, 산소 및 질소가 합성된 유전막; 및
    상기 유전막 상의 상부전극
    을 포함하는 캐패시터.
  2. 제1항에 있어서,
    상기 유전막은,
    Hf-O-Al, Hf-O-N 및 Al-O-N 결합이 공유된 3성분계 산화막 구조인 것을 특징으로 하는 캐패시터.
  3. 제1항 또는 제2항에 있어서,
    상기 유전막은, (Hf-Al)ON인 것을 특징으로 하는 캐패시터.
  4. 제1항에 있어서,
    상기 하부전극과 상기 상부전극은,
    불순물을 도핑시킨 폴리실리콘, TiN, TaN, W, WN, Ru 또는 Pt을 포함하는 것을 특징으로 하는 캐패시터.
  5. 제4항에 있어서,
    상기 하부전극은 실린더, 콘케이브 또는 평판 형태인 것을 특징으로 하는 캐패시터.
  6. 하부전극을 형성하는 단계;
    상기 하부전극 상에 하프늄, 알루미늄, 산소 및 질소가 합성된 유전막을 형성하는 단계; 및
    상기 유전막 상에 상부전극을 형성하는 단계
    를 포함하는 캐패시터의 제조 방법.
  7. 제6항에 있어서,
    상기 유전막은,
    하프늄, 알루미늄, 산소 및 질소를 합성시키기 위한 합성화 단계를 여러번 반복진행하여 (Hf-Al)ON 유전막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  8. 제7항에 있어서,
    상기 합성화 단계는,
    알루미늄산화막을 증착하는 단계;
    상기 알루미늄산화막에 질소를 혼입시키는 단계;
    상기 질소가 혼입된 알루미늄산화막 상에 하프늄산화막을 증착하는 단계; 및
    상기 하프늄산화막에 질소를 혼입시키는 단계
    를 포함하는 것을 특징으로 하는 캐패시터의 제조 방법.
  9. 제8항에 있어서,
    상기 질소를 혼입시키는 단계는,
    질소분위기에서 플라즈마 어닐링하는 것을 특징으로 하는 캐패시터의 제조 방법.
  10. 제9항에 있어서,
    상기 플라즈마 어닐링은,
    100W∼500W의 RF 파워를 인가하여 플라즈마를 발생시킨 챔버내에서 진행하되, 200℃∼500℃의 온도와 0.1torr∼10torr 범위에서 NH3, N2 또는 N2 /H2 가스를 25sccm∼250sccm의 유량으로 흘려주면서 1초∼1분동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  11. 제8항에 있어서,
    상기 알루미늄산화막과 상기 하프늄산화막은 원자층증착법으로 형성하고, 상기 질소는 상기 상기 알루미늄산화막과 상기 하프늄산화막 증착후 인시튜로 혼입시키는 것을 특징으로 하는 캐패시터의 제조 방법.
  12. 하부전극을 형성하는 단계;
    상기 하부전극 표면에 질소를 축적시키는 단계;
    상기 하부전극 상에 하프늄, 알루미늄 및 산소가 합성된 유전막을 형성하는 단계;
    상기 유전막 표면에 질소를 축적시키는 단계;
    상기 유전막 상에 상부전극을 형성하는 단계; 및
    후속 어닐링을 진행하여 상기 질소를 상기 유전막 내부로 확산시키는 단계
    를 포함하는 캐패시터의 제조 방법.
  13. 제12항에 있어서,
    상기 질소를 축적시키는 단계는,
    질소분위기에서 플라즈마 어닐링하는 것을 특징으로 하는 캐패시터의 제조 방법.
  14. 제13항에 있어서,
    상기 플라즈마 어닐링은,
    100W∼500W의 RF 파워를 인가하여 플라즈마를 발생시킨 챔버내에서 진행하되, 200℃∼500℃의 온도와 0.1torr∼10torr 범위에서 NH3, N2 또는 N2 /H2 가스를 25sccm∼250sccm의 유량으로 흘려주면서 1초∼1분동안 실시하는 것을 특징으로 하는 캐패시터의 제조 방법.
  15. 제12항에 있어서,
    상기 후속 어닐링은,
    퍼니스 또는 급속열처리장치를 이용하여 500℃∼800℃ 온도범위에서 어닐링하는 것을 특징으로 하는 캐패시터의 제조 방법.
  16. 제12항에 있어서,
    상기 유전막은,
    하프늄(Hf), 알루미늄(Al) 및 산소(O)가 합성된 (Hf-Al)O 산화막으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
  17. 제16항에 있어서,
    상기 유전막은 원자층증착법, MOCVD 또는 수정된 펄스드 CVD법으로 형성하는 것을 특징으로 하는 캐패시터의 제조 방법.
KR1020030093762A 2003-12-19 2003-12-19 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법 KR100604665B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030093762A KR100604665B1 (ko) 2003-12-19 2003-12-19 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030093762A KR100604665B1 (ko) 2003-12-19 2003-12-19 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20050062091A true KR20050062091A (ko) 2005-06-23
KR100604665B1 KR100604665B1 (ko) 2006-07-25

Family

ID=37254338

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030093762A KR100604665B1 (ko) 2003-12-19 2003-12-19 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법

Country Status (1)

Country Link
KR (1) KR100604665B1 (ko)

Also Published As

Publication number Publication date
KR100604665B1 (ko) 2006-07-25

Similar Documents

Publication Publication Date Title
KR100584996B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막을 갖는캐패시터 및 그 제조 방법
KR100550641B1 (ko) 산화하프늄과 산화알루미늄이 혼합된 유전막 및 그 제조방법
US8481122B2 (en) Methods of forming material over substrates
US7053432B2 (en) Enhanced surface area capacitor fabrication methods
KR100716652B1 (ko) 나노컴포지트 유전막을 갖는 캐패시터 및 그의 제조 방법
US20070001201A1 (en) Capacitor with nano-composite dielectric layer and method for fabricating the same
US9231047B2 (en) Capacitors and methods with praseodymium oxide insulators
KR20040093255A (ko) Ａｌｄ에 의한 금속 박막 형성 방법, 란탄 산화막 형성방법 및 반도체 소자의 고유전막 형성 방법
KR20090039083A (ko) 루테늄 막 형성 방법
KR20060102470A (ko) 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치
KR20030043380A (ko) 반도체 소자의 캐패시터 제조방법
GB2358284A (en) Capacitor with tantalum oxide Ta2O5 dielectric layer and silicon nitride layer formed on lower electrode surface
US20110014770A1 (en) Methods of forming a dielectric thin film of a semiconductor device and methods of manufacturing a capacitor having the same
KR100716642B1 (ko) 캐패시터의 유전막 및 그의 제조방법
KR100583155B1 (ko) 하프늄, 란탄늄 및 산소가 혼합된 유전막을 구비한캐패시터 및 그 제조 방법
KR100604665B1 (ko) 하프늄이 함유된 유전막을 갖는 캐패시터 및 그 제조 방법
KR20070106286A (ko) 루틸구조로 결정화된 티타늄산화막의 형성 방법 및 그를이용한 캐패시터의 제조 방법
KR100582405B1 (ko) 캐패시터 및 그 제조 방법
KR100511914B1 (ko) 피이사이클 시브이디법을 이용한 반도체소자의 제조방법
KR100744656B1 (ko) 캐패시터 제조 방법
KR20030063643A (ko) 탄탈륨 질화막을 유전체막으로 하는 반도체소자의캐패시터 제조방법
KR20050067577A (ko) 혼합유전막의 제조 방법
KR101046757B1 (ko) 반도체소자의 캐패시터 및 그 제조 방법
KR100780605B1 (ko) 탄탈륨지르코늄산화막을 구비한 반도체소자 및 그의 제조방법
KR20070087323A (ko) 반도체 소자의 캐패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100624

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee