KR20050059995A - 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터 - Google Patents

스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터 Download PDF

Info

Publication number
KR20050059995A
KR20050059995A KR1020040102612A KR20040102612A KR20050059995A KR 20050059995 A KR20050059995 A KR 20050059995A KR 1020040102612 A KR1020040102612 A KR 1020040102612A KR 20040102612 A KR20040102612 A KR 20040102612A KR 20050059995 A KR20050059995 A KR 20050059995A
Authority
KR
South Korea
Prior art keywords
dielectric layer
sol
spin coating
ceramic capacitor
multilayer ceramic
Prior art date
Application number
KR1020040102612A
Other languages
English (en)
Other versions
KR100649580B1 (ko
Inventor
신효순
나승현
김용석
김형호
추호성
이정우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Publication of KR20050059995A publication Critical patent/KR20050059995A/ko
Application granted granted Critical
Publication of KR100649580B1 publication Critical patent/KR100649580B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

본 발명은 스핀코팅법에 의한 적층세라믹 커패시터의 제조방법과 이로부터 얻어지는 적층세라믹 커패시터에 관한 것이다. 이 제조방법은 스핀코팅방식에 의해 복수의 유전체층을 형성하는 것으로, 유전체층코팅과 내부전극의 인쇄공정을 단일화 할 수 있다. 따라서 유전체층의 두께를 박층으로 하면서 두께제어가 용이하며 또한, 유전체층을 내부전극과 연속하여 형성하므로 유전체층의 박리와 적층공정 그리고, 세라믹적층체의 압착공정을 생략할 수 있다. 본 발명에 따르면 세라믹적층체를 압착하지 않으므로 적층세라믹커패시터에서 필로잉현상이 발생하지 않는다.

Description

스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및 적층세라믹 커패시터{Method for Manufacturing Multilayered Ceramic Capacitor by Spin Coating and Multilayered Ceramic Capacitor}
본 발명은 스핀코팅법에 의한 적층세라믹 커패시터의 제조방법과 이로부터 얻어지는 적층세라믹 커패시터에 관한 것으로, 유전체층 사이에 내부전극을 형성하면서 연속하여 유전체층을 스핀코팅에 의해 형성하는 적층세라믹 커패시터의 제조방법에 관한 것이다.
적층세라믹 커패시터(Mltilayer Ceramic Capacitor)는 도 1과 같이 복수의 유전체층과 이 유전체층 사이에 내부전극이 형성되는 적층세라믹 소결체이다. 소결체에는 상기 내부전극과 전기적으로 접속되는 외부전극이 형성되며, 외부전극에는 도금층이 형성된다.
일반적으로 적층세라믹 커패시터에서 유전체층은 테이프 캐스팅법에 의해 제조된다. 테이프 캐스팅법은 도 2와 같이 세라믹 분말이 균일하게 분산된 액상의 세라믹 슬러리를 캐리어필름 위에 다이를 통해 코팅하고 건조하여 그린시트를 제조하는 것이다. 테이프 캐스팅법에서 세라믹 슬러리는 BaTiO3와 같은 세라믹 분말과 용제, 분산제, 바인더 등을 혼합하여 제조한 것으로, 필요에 따라 유전체층의 특성향상을 위해 다양한 첨가제를 첨가한다.
그린시트에는 내부전극패턴을 인쇄하는데, 내부전극의 인쇄에는 스크린인쇄법이 많이 사용된다. 전극이 인쇄된 그린시트를 소정의 수 만큼 적층하고 가압한 후에 절단한 다음 소성하여 적층세라믹 소결체를 제조한다.
최근 들어 초고용량의 적층세라믹 커패시터의 개발을 위해 유전체층의 박층화가 요구되고 있다. 하지만 테이프 캐스팅법에 의한 유전체층의 박층화는 한계에 도달한 실정이다. 그린시트를 박층으로 하더라도 캐리어필름으로부터 이격이 어렵고 또한, 적층세라믹 커패시터에서 내부전극의 인쇄면과 비인쇄면에서 단차에 의한 불균일로 필로잉현상이 발생한다.
따라서, 테이프캐스팅법을 대체할 새로운 적층세라믹 커패시터의 제조방법이 요구되고 있다. 이러한 산업적 요구에 부흥하기 위해 다양한 연구가 이루어지고 있으나, 그 해결방안은 제시되고 있지 않다.
한편, 기판(Substrate)에 세라믹 후막(film)을 코팅하여 단일층으로 제조하는 기술에 대해서는 스핀코팅법이 사용되고 있다. 즉, 기판에 세라믹분말의 졸을 5~20㎛의 두께로 스핀코팅하여 PZT(PbZrTiO3)후막을 제조하고 있다.
이와 같이, 기재상에 단일층의 세라믹 후막의 코팅에 스핀코팅법을 응용하고 있으나, 적층세라믹커패시터의 제조에 응용한 예는 없다. 그것은 복수의 유전체층을 스핀코팅에 의해 형성하면서 전극을 인쇄하여 벌크상태로 만들고 이를 기판으로부터 분리해내는 것이 불가능해 보이기 때문이다.
따라서 본 발명은 상술한 종래기술의 한계를 극복하기 위하여 안출된 것으로, 스핀코팅방식을 이용하여 유전체층을 형성하고, 이러한 유전체층과 내부전극이 교대로 적층된 세라믹적층체를 제공함으로써 필로잉현상을 방지할 수 있는 적층세라믹 커패시터 제조방법을 제공함에 그 목적이 있다.
또한 본 발명은 상기 제조방법으로 제조된 적층세라믹 커패시터를 제공함에 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명은,
기판상에 스핀코팅으로 유전체층을 형성하는 제1단계;
상기 유전체층위에 내부전극을 형성하는 제2단계;
상기 내부전극위에 스핀코팅으로 유전체층을 형성하는 제3단계;
상기 제2단계와 제3단계를 반복하여 원하는 적층수의 세라믹적층체를 형성하는 제4단계;
상기 세라믹적층체를 상기 분리층에서 분리하는 제5단계;
상기 분리된 세라믹적층체를 소성하는 제6단계; 및
상기 세라믹 소결체에 외부전극을 형성하는 제7단계;를 포함하는 적층세라믹 커패시터의 제조방법에 관한 것이다.
또한, 본 발명은,
(a)유전체재료의 세라믹분말과 유기용제로 이루어지는 파티클레이트 졸과, (b)유전체재료의 금속전구체용액과 유기용제로 이루어지는 폴리머릭졸을 마련한후, 이를 혼합함으로써 하이브리드졸을 제조하는 제1단계;
상기 하이브리드졸로 스핀코팅으로 기판상에 유전체층을 형성한후 건조하는 제2단계;
상기 유전체층위에 내부전극을 형성하는 제3단계;
상기 내부전극위에 스핀코팅으로 상기 하이브리드졸로 유전체층을 형성한후 건조하는 제4단계;
상기 제3단계와 제4단계를 반복하여 원하는 적층수의 세라믹적층체를 형성하는 제5단계;
상기 세라믹적층체를 상기 분리층에서 분리하는 제6단계;
상기 분리된 세라믹적층체를 절단하고, 소성하는 제7단계; 및
상기 세라믹 소결체에 외부전극을 형성하는 제8단계;를 포함하는 적층커패시터의 제조방법에 관한 것이다.
또한, 본 발명은,
(a)유전체재료의 세라믹분말과 유기용제로 이루어지는 파티클레이트졸과, (b)유전체재료의 금속전구체용액과 유기용제 및 고분자물질을 포함하는 폴리머릭졸을 마련한후, 이를 혼합함으로써 하이브리드졸을 제조하는 제1단계;
상기 하이브리드졸을 스핀코팅으로 기판상에 유전체층으로 형성한후 건조하는 제2단계;
상기 유전체층위에 내부전극을 형성하는 제3단계;
상기 내부전극위에 스핀코팅으로 상기 하이브리드졸을 유전체층으로 형성한후 건조하는 제4단계;
상기 제3단계와 제4단계를 반복하여 원하는 적층수의 세라믹적층체를 형성하는 제5단계;
상기 세라믹적층체를 상기 분리층에서 분리하는 제6단계;
상기 분리된 세라믹적층체를 절단하고 소성하는 제7단계 및,
상기 세라믹 소결체에 외부전극을 형성하는 제8단계;를 포함하는 적층세라믹 커패시터의 제조방법에 관한 것이다.
나아가, 본 발명은 상기 어느 공정으로 얻어지는 적층세라믹 소결체로서, 그 내부에 내부전극과 상기 내부전극과 전기적으로 접속되어 있는 외부전극을 포함하는 적층세라믹 커패시터에 관한 것이다.
이하, 본 발명을 상세히 설명한다.
본 발명은 복수의 유전체층과 이 유전체층 사이에 내부전극이 형성된 세라믹 적층체를 제조함에 있어서 스핀코팅방식을 이용하여 유전체층을 형성함을 특징으로 하며, 이러한 제조공정의 일례가 도 3a에 나타나 있다. 이러한 스핀코팅방식을 채택함으로써 후술하는 바와 같이, 종래 테이프 캐스팅공정 대비 세라믹적층체의 압착 공정을 생략할 수 있으며, 이에 따라 유전체층에서 내부전극의 인쇄면과 비인쇄면에서의 단차에 의해 발생하는 필로잉현상을 효과적으로 방지할 수 있다.
본 발명에서는 먼저, 스핀코팅방식으로 유전체층을 형성할 수 있는 유전체재료를 함유하고 있는 스핀코팅용액을 마련한다. 그러나 본 발명은 이러한 구체적인 스핀코팅용액조성에 제한되는 것은 아니며, 스핀코팅방식으로 유전체층을 형성할 수 있는 유전체재료를 함유한 다양한 용액조성을 이용할 수 있다. 즉, 용제에 유전체 재료인 BaTiO3, PZT, SrTiO3, BaSrTiO3 등과 같은 세라믹분말중 1종이 콜로이달 상태로 분산된 다양한 형태의 졸을 이용할 수 있다.
예컨데, 본 발명에서는 유전체재료의 금속전구체용액과 유기용제로 이루어지는 폴리머릭졸을 스핀코팅용액으로 이용할 수 있다.
보다 바람직하게는, (a)유전체재료의 세라믹분말과 유기용제로 이루어지는 파티클레이트 졸과, (b)유전체재료의 금속전구체용액과 유기용제로 이루어지는 폴리머릭졸을 혼합하여 마련되는 하이브리드졸을 스핀코팅용액으로 이용하는 것이다. 상기 하이브리드졸은 2가지 이상의 콜로이달 입자가 동시 분산된 상태의 졸을 의미하는 것으로, 도 4와 같이 파티클레이트졸과 폴리머릭졸이 혼합된 것이다.
상기 폴리머릭졸은 유전체재료의 금속전구체용액과 유기용제가 혼합된 것으로, 분산된 콜로이달이 폴리머형태를 갖는 졸이다. 이러한 폴리머릭졸의 제조방법으로는 아세테이트법, 알콕사이드법, 하이드로사이드법등이 알려져 있다.
상기 폴리머릭졸의 제조방법을 유전체재료 바륨티타네이트(BaTiO3)를 예를 들어 간단히 설명한다.
아세테이트법에서는 바륨 아세테이트와 티타늄 이소프로사이드를 혼합한다. 즉, 아세테이트산에 바륨 아세테이트를 용해하고 교반한 다음, 이 용액에 타타늄 이소프로사이드를 첨가하여 BaTiO3졸을 마련한다. 아세테이트법은 재료단가가 낮고 수분조절이 용이하다는 장점이 있다.
알콕사이드법은 바륨 알콕사이드와 티타늄 이소프로사이드를 혼합하여 BaTiO3졸을 마련하는 것으로, 열분해온도가 낮다는 장점이 있다.
하이드로 사이드법은 바륨 하이드로사이드와 티타늄 이소프로사이드를 혼합하여 BaTiO3졸을 마련하는 것으로 열분해온도도 낮고 재료단가가 낮다는 장점이 있다.
본 발명에서는 상기 폴리머릭졸을 아세테이트법, 알콕사이드법, 하이드로 사이드법등을 이용하여 마련할 수 있으며, 가장 바람직한 것은 아세테이트법을 이용하는 것이다.
본 발명에서 상기 유전체재료가 BaTiO3의 경우에 금속전구체는 바륨 아세테이트, 바륨 알콕사이드, 바륨 하이드록사이드의 그룹에서 선택된 1종과 티타늄 이소프록사이드를 포함하는 티타늄 알콕사이드계임이 보다 바람직하다.
본 발명의 폴리머릭졸은 유전체재료의 금속전구체용액과 용제로 구성되는데, 상기 용제는 알코올류 용제가 바람직하다. 이러한 알코올류 용제로는 2-메톡시 에탄올 또는 에탄올이 있다.
또한 본 발명의 폴리머릭졸에는 반응안정제가 첨가될 수 있다. 반응안정제는 졸이 겔화되는 것을 지연시키는 것으로, 폴리머릭졸의 장기간 보관을 가능하게 한다. 반응안정제로는 디에탄올 아민, 트리에탄올 아민, 또는 아세틸아세톤이 있으며, 이들에서 선택된 1종 또는 2종이상을 사용할 수 있다.
본 발명의 폴리머릭졸의 예로는 유전체재료가 BaTiO3의 경우에 그 조성은 바륨아세테이트:5~10중량%, 티타늄 이소프록사이드:5~10중량%, 알코올류 용제:40~65%, 아세트산:15~30%, 반응안정제:3~10중량%로 조성되는 것을 사용할 수 있다. 여기에서, 바륨아세테이트와 티타늄 이소프록사이드는 바륨타이타네이트의 당량을 맞추기 위하여 1:0.98~1.02몰비, 보다 바람직하게는 1:1의 등몰비로 혼합하는 것이다. 아세트산은 중합을 일으키기 위한 화학촉매로 작용하는 것인데, 반응안정제도 마찬가지로 그 첨가량의 범위가 본 발명의 범위를 벗어나면 중합이 잘 일어나지 않거나 침전이 발생할 수 있다.
나아가 본 발명의 폴리머릭졸에는 고분자물질이 첨가됨이 보다 유익하다.
고분자물질은 분자량 5000~1,500,000의 고분자화합물을 사용할 수 있다. 그 예로는 PVP(Poly Vinyl Pyrrolidone), PAA(Poly Acrylic Acid), 벤즈알데히드 및 P-히드록시 벤조산으로, 이들에서 선택된 1종 또는 2종이상을 사용할 수 있다.
이 경우, 본 발명의 폴리머릭졸은, 유전체재료가 BaTiO3의 경우에, 바륨아세테이트:5~10중량%, 티타늄 이소프록사이드:5~10중량%, 알코올류 용제:40~65%, 아세트산:15~30%, 반응안정제:3~10중량%, 고분자물질:3~15중량%로 조성될 수 있다. 만일 고분자물질의 첨가량이 3중량%미만이면 분산제 및 결합제로 작용할 수 있는 질량이 부족하여 최적의 효과를 얻을 수 없고, 15중량%을 초과하면 점도의 과다한 증가를 가져올 수 있다.
한편, 상기 파티클레이트 졸은 유전체재료의 세라믹분말과 유기용제가 혼합된 것으로, 분산된 콜로이달이 고체 입자형태를 갖는 졸이다. 유기용제는 알코올류 용제가 바람직하며, 그 예로는 2-메톡시 에탄올 또는 에탄올이 있다. 이때, 상기 세라믹분말과 상기 유기용제의 혼합비는 세라믹분말:20~40중량%, 유기용제:60~80중량%가 바람직하다. 세라믹분말의 혼합비가 20중량%미만의 경우에는 1회코팅에 의해 유전체층의 두께가 너무 얇고 40중량% 초과의 경우에는 수㎛ 대역의 불균일한 유전체층이 형성될 수 있다.
상기 파티클레이트 졸에서 세라믹분말은 BaTiO3, PZT, SrTiO3, BaSrTiO3 등에서 선택될 수 있으며, 그 세라믹분말의 입자크기는 0.05~0.5㎛가 바람직하다. 세라믹분말의 입자크기가 0.05㎛미만의 경우에는 높은 표면적으로 인해 분산이 어려우며, 0.5㎛초과의 경우에는 코팅막의 균일성이 떨어지고 침강효과에 의해 안정성이 저하된다.
본 발명의 하이브리드졸 스틴코팅용액은 상기와 같이 제조된 폴리머릭졸과 파티클레이트졸을 혼합후, 볼밍을 통하여 해쇄,혼합하는 과정을 거쳐 마련할 수 있다. 바람직하게는, 상기 파티클레이트졸 제조시 분말의 해쇄를 위한 볼밀과정을 진행하고, 이후 폴리머릭졸과 파티클레이트졸을 stirring을 통하여 혼합하는 분리해쇄공정을 이용하는 것이다.
이때, 본 발명에서는 상기 파티클레이트졸과 폴리머릭졸의 혼합비를 20~40중량%: 60~80중량%로 제한함이 바람직하다. 만일 파티클레이트졸 혼합비가 20% 미만이면 소결시 소망하는 소결밀도를 얻을 수 없으며, 40%를 초과하면 코팅두께가 과도하게 커짐과 아울러 하이브리드졸 안정성이 나빠질 수 있다.
다음으로, 본 발명에서는 도 3b와 같이, 기판(1)상에 스핀코팅방식을 이용하여 상기 폴리머릭졸 , 하이브리드졸등과 같은 스핀코팅용액을 제1유전체층으로 형성할 수 있다. 상기 기판(1)은 스핀코터기에서 유전체층을 지지하기 위한 지지체로서 본 발명에서는 특별히 이를 한정하지 않으며, 그 예로서 웨이퍼 또는 유리기판등을 이용할 수 있다.
바람직하게는, 상기 기판(1)상에 분리층(3)을 적층한후, 그 분리층(3)위에 스핀코팅방식으로 유전체층(7)을 형성하는 것이다. 이러한 분리층(3)은 후속하는 스핀코팅방식을 이용하여 제조된 세라믹적층체를 그 기판으로부터 쉽게 분리하기 위해 사용되는 것으로서, 상온에서 접착성을 가지면서 가열에 의해 분리가 용이한 발포테잎을 사용함이 바람직하다.
상기와 같이 분리층을 형성할 경우, 상기 스핀코팅을 상온에서 행하는 것이 바람직하다. 고온에서 스핀코팅을 행하게 되면 분리층이 접착성을 잃어버리기 때문이다.
또한 본 발명에서는 스핀코팅에서 기판의 회전수를 500~5000rpm로 제어함이 바람직하다. 그리고 상기 유전체층의 두께를 0.2~3㎛로 하는 것이 바람직하다.
한편 본 발명에서는 상기 유전체층의 형성전에 필요에 따라, 상기 기판(1) 내지 분리층(3)에 테이프 캐스팅에 의해 제조된 하부 그린시트층(5)를 적층함이 바람직하다. 이러한 그린시트층(5)은 세라믹적층체의 적층두께를 조절하고 외부충격으로부터 세라믹적층체를 보호하는 역할을 한다.
이어, 본 발명에서는 도 3a와 같이 회전하는 기판을 정지하고 고온에서 상기 유전체층(7)을 건조한다. 이러한 건조과정에서 졸이 겔화되어 유전체층위에 내부전극패턴의 형성을 가능하게 한다. 이때 건조온도는 약 100~500℃가 바람직하다.
다음으로, 본 발명에서는 상기 건조된 유전체층(7)위에 제1내부전극패턴(9)을 형성한다. 상기 내부전극은 Ni, Cu 또는 이들의 합금에서 선택된 1종으로 구성함이 가장 바람직하다. 또한 상기 내부전극은 스크린인쇄방법을 사용하여 형성함이 바람직하다.
한편 본 발명에서는 상기 기판(1) 또는 분리층(3)상에 내부전극패턴(9)을 먼저 형성한후, 제1유전체층(7)을 형성할 수도 있으며, 이러한 구체적인 적층순서에 제한되는 것은 아님은 이해되어야 한다.
상기 제1내부전극(9)을 형성한 다음, 상술한 제1유전체층의 형성방법과 동일한 스핀코팅방식으로 제2유전체층(11)을 형성한다.
그리고 상기 제2유전체층(11)위에 상기 제1내부전극층과 제1유전체층의 형성방법을 반복함으로써 원하는 적층수의 세라믹적층체를 제조한다. 본 발명에서는 상기 적층수를 적어도 10층이상으로 하는 것이 바람직하다.
이러한 적층이 완료되면, 그 적층체의 상부에 상부 그린시트층(13)을 형성함이 바람직하다. 앞서와 같이, 이러한 그린시트층은 세라믹적층체의 적층두께를 조절하고 외부충격으로부터 그 적층체를 보호함에 유익하다.
다음으로 본 발명은 상기 스핀코팅방식으로 제조된 세라믹적층체를 원하는 크기의 적층세라믹 커패시터로 절단한 다음, 소성한다. 본 발명에서 상기 소성은 900~1250℃ 온도범위에서 행하는 것이 바람직하다.
상술한 바와 같이, 본 발명은 스핀코팅방식을 이용하여 유전체층을 형성함으로써 종래의 테이프 캐스팅법에서 절단, 소성공정전에 요구되는 세라믹적층체의 압착 공정을 생략할 수 있다. 따라서 유전체층에서 내부전극의 인쇄면과 비인쇄면에서의 단차에 의해 발생하는 필로잉현상이 발생하지 않는다.
한편 도 5(a)는 고분자첨가 하이브리드졸에서의 소결반응이며, 도 5(b)는 테이프 캐스팅법에서의 세라믹분말간의 소결반응이다. 그리고 도 6(a)는 세라믹분말의 표면에서 폴리머릭졸이 큐빅구조를 갖는 쉘로 형성되는 모식도이다.
이어, 상기 적층세라믹소결체에는 내부전극과 전기적으로 접속되는 외부전극을 형성하고, 그 외부전극상에는 도금층을 형성함으로써 적층세라믹 커패시터를 제조할 수 있다. 상기 외부전극은 Cu 또는 그 합금으로 구성함이 가장 바람직하다. 또한 상기 전극은 스크린인쇄방법으로 형성함이 바람직하다.
상술한 방법에 따라 제조된 본 발명의 적층세라믹 소결체는, 그 내부에 내부전극과 그 내부전극과 전기적으로 접속되는 외부전극을 포함하는 적층세라믹 커패시터를 제공한다.
상기 소결체에서 유전체층은 그 두께가 0.2~3㎛이고, 적층수는 10층이상인 것이 가장 바람직하다. 또한 상기 내부전극은 Ni, Cu 또는 그 합금중 선택된 1종이며, 상기 외부전극은 Cu 또는 그 합금으로 구성됨이 가장 바람직하다.
이하, 본 발명을 바람직한 실시예를 통해 구체적으로 설명한다.
[실시예 1]
파티클레이트졸의 제조
평균입자크기 0.05-0.5㎛m의 BaTiO3분말 15-40중량%와 2-메톡시 에탄올 60-85중량%를 혼합하여 파티클레이트졸을 제조하였다. 또한 이들중 일부는 혼합후 24시간 볼밀링처리하였다.
폴리머릭졸의 제조
15-30중량%의 아세테이트산에 5-10중량%의 바륨아세테이트를 용해하고 교반하여 바륨아세테이트산용액을 준비하였다. 또한 40-65중량%의 2-메톡시 에탄올에 5-10중량%의 티타늄 이소프록사이드를 첨가하여 티타늄 이소프로사이드 용액을 제조하였다. 이때, 티타늄 이소프록사이드용액에 상기 바륨아세테이트산 용액을 한 방울씩 떨어뜨리는 방법으로 두 용액을 혼합였는데, 그 혼합은 1:1의 몰비로 하였다. 이후 혼합물을 1시간 가량 추가로 혼합하고, 그 안정성을 확보하기 위해 반응 억제제로서 아세틸아세톤을 첨가하였다.
하이브리드졸의 제조
상기와 같이 제조된 파티클레이트졸과 폴리머릭졸을 각각 하기 표 1과 같은 혼합비로 혼합한 후, 이를 볼자에 넣고 200rpm에서 6시간동안 볼밀링하여 하이브리드졸을 마련하였다.
한편, 상기 파티클레이트졸 제조공정에서 혼합후 볼밀링처리한 파티클레이트졸은 상기 폴리머리졸과 약 30분 동안 stirrer를 이용하여 혼합하여 하이브리졸을 마련하였다(분리해쇄공정적용).
세라믹적층체의 제조
6인치 웨이퍼에 발포테잎을 적층하고, 발포테잎위에는 테입케스팅에 의해 제조된 유전체층을 적층하였다. 웨이퍼를 3000rpm의 속도로 회전시키서 상기 유전체층위에 상기 하이브리드졸을 스핀코팅을 이용하여 유전체층으로 형성한 다음 상온~80℃에서 건조하였다.
그리고 상기 스핀코팅된 유전체층위에 전극인쇄와 다시 스핀코팅에 의한 유전체층의 형성, 건조를 반복하여 10층 두께의 세라믹적층체를 제조하였다. 이어, 100-120℃온도로 가열하여 발포시트에서 세라믹적층체를 분리해 내었으며, 이때, 형성된 유전체층의 두께는 약 1㎛였다.
한편, 상기와 같이 마련된 하이브리드졸에 대한 졸안정성을 평가하기 위하여, 하이브리드졸 제조후 80℃에서 열처리할 경우, 겔화에 소요되는 시간을 측정하여 그 결과를 하기 표 1에 나타내었다.
또한 상기 하이브리드졸을 스핀코팅방식으로 유전체층으로 형성할 때, 그 유전체층의 조도를 측정하여 그 결과를 하기 표 1에 나타내었으며, 아울러 줄무늬 발생여부도 육안으로 평가하였다. 한편 하기 표 1에서 파티클레이트졸/폴리머릭졸의 혼합비, 30/70, 24/76 및 40/60을 Vol%로 환산하면 7/93, 5/95 및 10/90이다.
파티클레이트졸과 폴리머릭졸의혼합비 분리해쇄공정적용여부 겔화에 소요되는시간 (hr) 유전체층의 조도(㎛)(줄무늬 발생여부)
1 20중량%/80중량% 미적용 3 1.0(미발생)
2 20중량%/80중량% 적용 7 0.6(미발생)
3 30중량%/70중량% 미적용 10 1.1(미발생)
4 30중량%/70중량% 적용 12 0.5(미발생)
5 24중량%/76중량% 미적용 11 1.3(미발생)
6 24중량%/76중량% 적용 12 0.8(미발생)
7 40중량%/60중량% 미적용 5 1.5(미발생)
8 40중량%/60중량% 적용 6 1.0(미발생)
상기 표 1로부터 알 수 있는 바와 같이, 본 발명의 하이브리드졸은 모두 겔화에 소요되는 시간이 3시간 이상으로 우수한 졸 안정성을 가짐을 알 수 있다.
또한 형성된 유전체층의 조도가 모두 1.5㎛이하일 뿐만 아니라 줄무늬도 발생하지 않아 우수한 코팅성을 가짐을 알 수 있다.
한편, 스핀코팅용액을 마련시 분리해쇄공정을 적용할 경우가 그렇지 않은 경우에 비해 보다 우수한 결과를 나타냄을 알 수 있다.
[실시예 2]
파티클레이트졸의 제조
평균입자크기 0.05-0.5㎛의 BaTiO3분말 15-40중량%와 2-메톡시 에탄올(2-MOE) 60-85중량%를 혼합하여 파티클레이트졸을 제조하였다. 또한 이들중 일부는 혼합후 24시간 볼밀링처리하였다.
고분자 첨가 폴리머릭졸의 제조
한편, 15-30중량%의 아세테이트산에 5-10중량%의 바륨아세테이트를 용해하고 교반하여 바륨아세테이트산용액을 준비하였다. 또한 40-65중량%의 2-메톡시 에탄올에 5-10중량%의 티타늄 이소프록사이드를 첨가하여 티타늄 이소프로사이드 용액을 제조하였다.
티타늄 이소프록사이드용액에 상기 바륨아세테이트산 용액을 한 방울씩 떨어뜨리는 방법으로 두 용액을 혼합였으며, 그 혼합은 1:1의 몰비로 하였다. 그 후 혼합물을 1시간 가량 추가 혼합하고 안정성을 확보하기 위해 반응 억제제로서 아세틸아세톤을 첨가하였다. 그 다음, 여기에 고분자물질로 폴리비닐피롤리돈 7중량%을 첨가하고 약 45분간 교반하여 폴리머릭졸을 제조하였다.
하이브리드졸의 제조
상기 제조된 파티클레이트졸과 폴리머릭졸을 하기 표 2의 혼합비로 혼합후, 이를 볼자에 넣고 200rpm에서 6시간동안 볼밀링하여 하이브리드졸을 제조하였다.
한편, 상기 파티클레이트졸 제조공정에서 혼합후 볼밀링처리한 파티클레이트졸은 상기 폴리머리졸과 약 30분 동안 stirrer를 이용하여 혼합하여 하이브리졸을 마련하였다(분리해쇄공정적용).
세라믹적층체의 제조
6인치 웨이퍼에 발포테잎을 적층하고, 발포테잎위에는 테입케스팅에 의해 제조된 유전체층을 적층하였다. 웨이퍼를 2500~4500rpm의 속도로 회전하면서 상기 유전체층위에 상기 하이브리드졸을 스핀코팅을 이용하여 유전체층으로 형성한 다음 상온~ 80℃에서 건조하였다.
상기 스핀코팅된 유전체층위에 전극인쇄와 다시 스핀코팅에 의한 유전체층의 형성, 건조를 반복하여 10층 두께의 세라믹적층체를 제조하였다. 이어, 100-120℃온도로 가열하여 발포시트에서 세라믹적층체를 분리해 내었으며, 형성된 유전체층의 두께는 약 1㎛ 내외였다.
한편, 상기와 같이 마련된 하이브리드졸에 대하여 80℃ 열처리시 겔화에 소요되는 시간을 측정하여 그 결과를 하기 표 2에 나타내었다. 또한 상기 하이브리드졸을 스핀코팅방식으로 유전체층으로 형성할 때, 그 유전체층의 조도를 측정하여 그 결과를 하기 표 2에 나타내었으며, 아울러 줄무늬 발생여부도 육안으로 평가하였다.
파티클레이트졸과폴리머릭졸의 혼합비 분리해쇄공정적용여부 겔화에 소요되는 시간(hr) 유전체층의 조도(㎛)(줄무늬 발생여부)
1 20중량%/80중량% 미적용 7 0.4(미발생)
2 20중량%/80중량% 적용 13 0.4(미발생)
3 30중량%/70중량% 미적용 12 0.7(미발생)
4 30중량%/70중량% 적용 13 0.4(미발생)
5 24중량%/76중량% 미적용 12 0.8(미발생)
6 24중량%/76중량% 적용 13 0.3(미발생)
9 40중량%/60중량% 미적용 8 0.5(미발생)
10 40중량%/60중량% 적용 9 0.7(미발생)
상기 표 2와 같이, 고분자물질(폴리비닐 피롤리돈)을 함유하는 하이브리드졸을 스핀코팅용액으로 이용할 경우, 이를 첨가하지 않는 실시예 1에 비하여 전반적으로 졸 안정성 및 코팅성이 개선됨을 알 수 있다.
또한 분리해쇄공정을 이용하여 하이브리드졸을 제조하는 경우가 그렇지 않은 경우에 비해 보다 그 결과가 우수함을 알 수 있다.
한편, 도 7~ 도 9는 실시예 2에서 분리해쇄공정을 적용하지 않고 마련된 스핀코팅용액을 이용한 실험결과 자료의 일부이다.
구체적으로, 도 7은 스핀코팅박식에 의해 형성된 유전체층에 내부전극을 인쇄한 사진이다. 실험에 사용한 Ni내부전극페이스트의 점도는 8,000이었으며, 스크린메쉬는 500이었다. 사진에서 확인할 수 있듯이, 내부전극의 인쇄가 균일하게 형성되었다.
도 8은 스핀코팅방식에 의해 형성된 유전체층에 Ni내부전극 페이스트를 핸드프린트하여 유전체표면에 내부전극페이스의 젖음성을 조사한 것으로, 젖음성은 좋은 것을 확인할 수 있다.
도 9는 스핀코팅방식에 의해 제조된 세라믹적층체의 단면사진으로 유전체층으로 1㎛이하의 박층으로 형성한 것이다. 유전체두께가 박층으로 균일하게 제조할 수 있음을 알 수 있다.
본 발명의 설명을 위해 많은 사항을 구체적으로 설명하고 있으나, 이는 본 발명의 예시로서 본 발명이 여기에 한정되는 것은 아니다. 본 발명의 특허청구범위에 기재된 기술적사상과 실질적으로 동일한 구성을 가지고 유사한 작용 및 효과를 제공하는 것들은 본 발명의 기술적범위에 포함된다. 예를 들어 유전체재료로서 바륨티타네이트뿐 아니라 적층세라믹커패시터에서 사용하는 유전체재료는 적용할 수 있는 것이다.
상술한 바와 같이, 본 발명에 따르면 스핀코팅박식에 의해 박층으로 유전층을 형성하고 내부전극인쇄를 함께 하는 단일공정에 의해 적층세라믹커패시터의 제조할 수 있다. 이에 따라 유전체층의 박리와 적층공정 그리고 압착공정을 생략할 수 있고 적층세라믹커패시터의 필로잉현상이 발생하지 않는다.
도 1은 적층세라믹커패시터의 단면도이다.
도 2는 종래의 테이프캐스팅공정도이다.
도 3a는 본 발명의 스핀코팅에 의한 적층세라믹커패시터의 제조공정도이다.
도 3b는 본 발명의 방법으로 제조된 세라믹적층체의 측단면도이다.
도 4는 본 발명의 하이브리드졸의 일례도이다.
도 5는 세라믹분말의 소결반응도이다.
도 6은 하이브리드졸의 소결에서 폴리머릭졸의 작용을 나타내는 모식도이다.
도 7은 스핀코팅방식에 의해 제조된 유전체층에 형성된 내부전극의 사진이다.
도 8는 스핀코팅방식에 의해 제조된 유전체층과 내부전극의 젖음성을 나타내는 사진이다.
도 9는 스핀코팅방식에 의해 제조된 적층세라믹성형체의 단면사진이다.

Claims (49)

  1. 기판상에 스핀코팅으로 유전체층을 형성하는 제1단계;
    상기 유전체층위에 내부전극을 형성하는 제2단계;
    상기 내부전극위에 스핀코팅으로 유전체층을 형성하는 제3단계;
    상기 제2단계와 제3단계를 반복하여 원하는 적층수의 세라믹적층체를 형성하는 제4단계;
    상기 세라믹적층체를 상기 분리층에서 분리하는 제5단계;
    상기 분리된 세라믹적층체를 소성하는 제6단계;및
    상기 세라믹 소결체에 외부전극을 형성하는 제7단계 포함하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  2. 제 1항에 있어서, 상기 유전체층의 두께는 0.2~3㎛임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  3. 제 1항에 있어서, 상기 세라믹적층체에서 유전체층과 내부전극의 적층수는 10층이상임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  4. 제 1항에 있어서, 상기 내부전극은 Ni, Cu 또는 이들의 합금에서 선택된 1종임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  5. 제 1항에 있어서, 상기 전극형성단계는 스크린인쇄방법임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  6. 제 1항에 있어서, 상기 소성은 900~1250℃온도범위에서 수행됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  7. 제 1항에 있어서, 상기 유전체층은 BaTiO3층, PZT층에서 선택된 것임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  8. 제 1항에 있어서, 상기 기판상에 분리층을 형성한후 스핀코팅으로 유전체층을 형성함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  9. 제 8항에 있어서, 상기 스핀코팅에 의한 유전체형성은 상온에서 행함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법
  10. 제 1항에 있어서, 유전체재료의 금속전구체용액과 유기용제로 이루어지는 폴리머릭졸을 이용하여, 상기 기판상에 스핀코팅으로 유전체층을 형성함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터 제조방법.
  11. 제 10항에 있어서, 상기 유전체재료가 BaTiO3의 경우에 금속전구체는 바륨 아세테이트, 바륨 알콕사이드, 바륨 하이드록사이드의 그룹에서 선택된 1종과 티타늄 이소프록사이드를 포함하는 티타늄 알콕사이드계임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터 제조방법.
  12. 제 10항에 있어서, 상기 유기용제는 2-메톡시 에탄올과 에탄올중 선택된 알코올류 용제임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  13. (a)유전체재료의 세라믹분말과 유기용제로 이루어지는 파티클레이트 졸과, (b)유전체재료의 금속전구체용액과 유기용제로 이루어지는 폴리머릭졸을 제조한후, 이를 혼합함으로써 하이브리드졸을 제조하는 제1단계;
    상기 하이브리드졸로 스핀코팅으로 기판상에 유전체층을 형성한후 건조하는 제2단계;
    상기 유전체층위에 내부전극을 형성하는 제3단계;
    상기 내부전극위에 스핀코팅으로 상기 하이브리드졸로 유전체층으로 형성한후 건조하는 제4단계;
    상기 제3단계와 제4단계를 반복하여 원하는 적층수의 세라믹적층체를 형성하는 제5단계;
    상기 세라믹적층체를 상기 분리층에서 분리하는 제6단계;
    상기 분리된 세라믹적층체를 절단하고, 소성하는 제7단계; 및
    상기 세라믹 소결체에 외부전극을 형성하는 제8단계;를 포함하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  14. 제 13항에 있어서, 상기 유전체층의 두께는 0.2~3㎛임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  15. 제 13항에 있어서, 상기 세라믹적층체에서 유전체층과 내부전극의 적층수는 10층이상임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  16. 제 13항에 있어서, 상기 내부전극은 Ni, Cu 또는 이들의 합금에서 선택된 1종임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  17. 제 13항에 있어서, 상기 전극은 스크린인쇄방법으로 형성함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  18. 제 13항에 있어서, 상기 소성은 900~1250℃ 온도범위에서 수행됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  19. 제 13항에 있어서, 상기 하이브리드졸은 파티클레이트졸:20~40중량%, 폴리머릭졸:60~80중량%로 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  20. 제 13항에 있어서, 상기 유전체재료는 BaTiO3로서,
    상기 파티클레이트졸은 바륨타이타네이트(BaTiO3)분말과 알코올류 용제가 혼합된 것이고,
    상기 폴리머릭졸은 바륨 아세테이트, 바륨 알콕사이드, 바륨 하이드록사이드의 그룹에서 선택된 1종, 티타늄 이소프록사이드, 그리고 알코올류 용제를 포함함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  21. 제 19항에 있어서, 상기 폴리머릭졸은 바륨아세테이트:5~10중량%, 티타늄 이소프록사이드:5~10중량%, 알코올류 용제:40~65%, 아세트산:15~30%, 반응안정제: 3~10중량%로 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  22. 제 19항에 있어서, 상기 파티클레이트졸은 바륨타이타네이트 분말:20~40중량%와 알코올류 용제:60~80중량%로 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  23. 제 22항에 있어서, 상기 바륨타이타네이트는 평균 입자크기가 0.05~0.5㎛임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  24. 제 20항에 있어서, 상기 알코올류 용제는 2-메톡시 에탄올 또는 에탄올임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  25. 제 20항에 있어서, 상기 폴리머릭졸에는 디에탄올 아민, 트리에탄올 아민, 또는 아세틸아세톤의 반응안정제 그룹에서 선택된 1종이 추가로 첨가됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  26. 제 13항에 있어서, 상기 기판상에 분리층을 형성한후 스핀코팅으로 유전체층을 형성함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  27. 제 26항에 있어서, 상기 스핀코팅에 의한 유전체형성은 상온에서 행함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법
  28. 제 13항에 있어서, 상기 파티클레이트졸 제조시 분말의 해쇄를 위한 볼밀과정을 진행하고, 이후 stirring을 통하여 상기 폴리머릭졸과 상기 파티클레이트졸을 혼합하여 상기 하이브리드졸을 마련함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  29. 제 20항에 있어서, 상기 폴리머릭졸에는, PVP(Poly Vinyl Pyrrolidone), PAA (Poly Acrylic Acid), 벤즈알데히드 및 P-히드록시 벤조산의 그룹에서 선택된 1종의 고분자물질을 추가로 포함하여 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  30. (a) 유전체재료의 세라믹분말과 유기용제로 이루어지는 파티클레이트졸과, (b) 유전체재료의 금속전구체용액과 유기용제 및 고분자물질을 포함하는 폴리머릭졸을 마련한후, 이를 혼합함으로써 하이브리드졸을 제조하는 제1단계;
    상기 하이브리드졸로 스핀코팅으로 기판상에 유전체층을 형성한후 건조하는 제2단계;
    상기 유전체층위에 내부전극을 형성하는 제3단계;
    상기 내부전극위에 스핀코팅으로 상기 하이브리드졸로 유전체층을 형성한후 건조하는 제4단계;
    상기 제3단계와 제4단계를 반복하여 원하는 적층수의 세라믹적층체를 형성하는 제5단계;
    상기 세라믹적층체를 상기 분리층에서 분리하는 제6단계;
    상기 분리된 세라믹적층체를 절단하고 소성하는 제7단계; 및
    상기 세라믹 소결체에 외부전극을 형성하는 제8단계;를 포함하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  31. 제 30항에 있어서, 상기 유전체층의 두께는 0.2~3㎛임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  32. 제 30항에 있어서, 상기 세라믹적층체에서 유전체층과 내부전극의 적층수는 10층이상임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  33. 제 30항에 있어서, 상기 내부전극은 Ni, Cu 또는 이들의 합금에서 선택된 1종임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  34. 제 30항에 있어서, 상기 전극은 스크린인쇄방법으로 형성함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  35. 제 30항에 있어서, 상기 소성은 900~1250℃ 온도범위에서 수행됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  36. 제 30항에 있어서, 상기 하이브리드졸은 파티클레이트졸:20~40중량%, 폴리머릭졸:60~80중량로 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  37. 제 30항에 있어서, 상기 유전체재료는 BaTiO3로서,
    상기 파티클레이트졸은 바륨타이타네이트(BaTiO3)분말과 알코올류 용제가 혼합된 것이고,
    상기 폴리머릭졸은 바륨 아세테이트, 바륨 알콕사이드, 바륨 하이드록사이드의 그룹에서 선택된 1종, 티타늄 이소프록사이드, 알코올류 용제, 그리고 고분자물질을 포함함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  38. 제 36항에 있어서, 상기 폴리머릭졸은 바륨아세테이트:10~20중량%, 티타늄 이소프록사이드:10~20중량%, 알코올류 용제:20~30%, 아세트산:20~35%, 반응안정제: 10~20중량%, 고분자물질:3~15중량%로 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  39. 제 30항에 있어서, 상기 고분자물질은 PVP(Poly Vinyl Pyrrolidone), PAA(Poly Acrylic Acid), 벤즈알데히드 및 P-히드록시 벤조산의 그룹에서 선택된 1종임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  40. 제 36항에 있어서, 상기 파티클레이트졸은 바륨타이타네이트 분말:20~40중량%와 알코올류 용제:60~80중량%로 조성됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  41. 제 40항에 있어서, 상기 바륨타이타네이트는 평균 입자크기가 0.05~0.5㎛임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  42. 제 37항에 있어서, 상기 알코올류 용제는 2-메톡시 에탄올 또는 에탄올임을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  43. 제 37항에 있어서, 상기 폴리머릭졸에는 디에탄올 아민, 트리에탄올 아민, 또는 아세틸아세톤에서 선택된 1종의 반응안정제가 추가로 포함됨을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  44. 제 30항에 있어서, 상기 기판상에 분리층을 형성한후 스핀코팅으로 유전체층을 형성함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  45. 제 44항에 있어서, 상기 스핀코팅에 의한 유전체형성은 상온에서 행함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법
  46. 제 30항에 있어서, 상기 파티클레이트졸 제조시 분말의 해쇄를 위한 볼밀과정을 진행하고, 이후 stirring을 통하여 상기 폴리머릭졸과 상기 파티클레이트졸을 혼합하여 상기 하이브리드졸을 마련함을 특징으로 하는 스핀코팅을 이용한 적층세라믹 커패시터의 제조방법.
  47. 청구항 1, 청구항 13, 청구항 30중 어느 한 항에 의해 얻어지는 적층세라믹 소결체로서, 상기 소결체의 내부전극과 외부전극이 전기적으로 접속되어 있는 적층세라믹 커패시터.
  48. 제 47항에 있어서, 상기 소결체에서 유전체층은 그 두께가 0.2~3㎛이고, 적층수는 10층이상임을 특징으로 하는 적층세라믹 커패시터.
  49. 제 47항에 있어서, 상기 내부전극은 Ni, Cu 또는 그 합금중 선택된 1종으로, 상기 외부전극은 Cu 또는 그 합금으로 조성됨을 특징으로 하는 적층세라믹 커패시터.
KR1020040102612A 2003-12-15 2004-12-07 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터 KR100649580B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20030091591 2003-12-15
KR1020030091591 2003-12-15

Publications (2)

Publication Number Publication Date
KR20050059995A true KR20050059995A (ko) 2005-06-21
KR100649580B1 KR100649580B1 (ko) 2006-11-28

Family

ID=34651472

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040102612A KR100649580B1 (ko) 2003-12-15 2004-12-07 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터

Country Status (4)

Country Link
US (1) US7203055B2 (ko)
JP (1) JP2005183972A (ko)
KR (1) KR100649580B1 (ko)
CN (1) CN100477033C (ko)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100631894B1 (ko) * 2004-12-07 2006-10-09 삼성전기주식회사 유전체 세라믹용 졸 조성물, 이를 이용한 유전체 세라믹과적층세라믹 커패시터
US8414962B2 (en) * 2005-10-28 2013-04-09 The Penn State Research Foundation Microcontact printed thin film capacitors
US7511943B2 (en) * 2006-03-09 2009-03-31 Avx Corporation Wet electrolytic capacitor containing a cathode coating
US7480130B2 (en) * 2006-03-09 2009-01-20 Avx Corporation Wet electrolytic capacitor
US7813107B1 (en) * 2007-03-15 2010-10-12 Greatbatch Ltd. Wet tantalum capacitor with multiple anode connections
US7554792B2 (en) * 2007-03-20 2009-06-30 Avx Corporation Cathode coating for a wet electrolytic capacitor
US7649730B2 (en) * 2007-03-20 2010-01-19 Avx Corporation Wet electrolytic capacitor containing a plurality of thin powder-formed anodes
US7460356B2 (en) * 2007-03-20 2008-12-02 Avx Corporation Neutral electrolyte for a wet electrolytic capacitor
US7886414B2 (en) * 2007-07-23 2011-02-15 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing capacitor-embedded PCB
KR101004843B1 (ko) * 2008-09-05 2010-12-28 삼성전기주식회사 세라믹 다층 회로 기판 및 그의 제조 방법
US8223473B2 (en) * 2009-03-23 2012-07-17 Avx Corporation Electrolytic capacitor containing a liquid electrolyte
US8345406B2 (en) * 2009-03-23 2013-01-01 Avx Corporation Electric double layer capacitor
US8735734B2 (en) * 2009-07-23 2014-05-27 Lexmark International, Inc. Z-directed delay line components for printed circuit boards
US20110017504A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Ferrite Bead Components for Printed Circuit Boards
US20110017502A1 (en) * 2009-07-23 2011-01-27 Keith Bryan Hardin Z-Directed Components for Printed Circuit Boards
US8198547B2 (en) 2009-07-23 2012-06-12 Lexmark International, Inc. Z-directed pass-through components for printed circuit boards
US8790520B2 (en) 2011-08-31 2014-07-29 Lexmark International, Inc. Die press process for manufacturing a Z-directed component for a printed circuit board
US8658245B2 (en) 2011-08-31 2014-02-25 Lexmark International, Inc. Spin coat process for manufacturing a Z-directed component for a printed circuit board
US9009954B2 (en) 2011-08-31 2015-04-21 Lexmark International, Inc. Process for manufacturing a Z-directed component for a printed circuit board using a sacrificial constraining material
US8943684B2 (en) * 2011-08-31 2015-02-03 Lexmark International, Inc. Continuous extrusion process for manufacturing a Z-directed component for a printed circuit board
US9078374B2 (en) * 2011-08-31 2015-07-07 Lexmark International, Inc. Screening process for manufacturing a Z-directed component for a printed circuit board
US8752280B2 (en) 2011-09-30 2014-06-17 Lexmark International, Inc. Extrusion process for manufacturing a Z-directed component for a printed circuit board
US8822838B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for reducing radiated emissions
US8830692B2 (en) 2012-03-29 2014-09-09 Lexmark International, Inc. Ball grid array systems for surface mounting an integrated circuit using a Z-directed printed circuit board component
US8912452B2 (en) 2012-03-29 2014-12-16 Lexmark International, Inc. Z-directed printed circuit board components having different dielectric regions
US8822840B2 (en) 2012-03-29 2014-09-02 Lexmark International, Inc. Z-directed printed circuit board components having conductive channels for controlling transmission line impedance
KR101496814B1 (ko) 2013-07-29 2015-02-27 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR101565651B1 (ko) * 2013-10-08 2015-11-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
CN103606448B (zh) * 2013-11-28 2016-09-28 深圳顺络电子股份有限公司 一种电子元件及其制造方法
EP3186082B1 (en) 2014-08-27 2021-01-27 3M Innovative Properties Company Electrical multilayer lamination transfer films
WO2016094310A1 (en) * 2014-12-08 2016-06-16 Eestor, Inc. Capacitor and method of making
US10388458B2 (en) 2014-12-08 2019-08-20 Eestor, Inc. Enhanced stacking for improved capacitance
WO2017154167A1 (ja) * 2016-03-10 2017-09-14 三井金属鉱業株式会社 多層積層板及びこれを用いた多層プリント配線板の製造方法
CN110545924A (zh) * 2017-04-13 2019-12-06 康宁股份有限公司 涂覆带材
CN114050053B (zh) * 2021-11-16 2023-05-23 莫纶(珠海)新材料科技有限公司 一种柔性陶瓷薄膜电容器的制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4692003A (en) * 1983-11-07 1987-09-08 Adachi Iwao P Real-time analysis keratometer
KR940008184B1 (ko) * 1988-11-30 1994-09-07 삼성전기 주식회사 적층형 원통칩 캐패시터
US5418714A (en) * 1993-04-08 1995-05-23 Eyesys Laboratories, Inc. Method and apparatus for variable block size interpolative coding of images
US5793600A (en) * 1994-05-16 1998-08-11 Texas Instruments Incorporated Method for forming high dielectric capacitor electrode structure and semiconductor memory devices
KR0158559B1 (ko) * 1994-12-09 1999-02-01 이형도 스핀코팅을 이용한 칩 부착방법
JP3133922B2 (ja) * 1995-06-09 2001-02-13 シャープ株式会社 強誘電体薄膜被覆基板、その製造方法、及びキャパシタ構造素子
KR100234000B1 (ko) * 1996-09-04 1999-12-15 박호군 피제트티 박막 및 그 제조방법
DE19728085A1 (de) * 1997-07-02 1999-01-07 Asea Brown Boveri Fügeverbindung zwischen zwei Fügepartnern sowie deren Verwendung
JP3740546B2 (ja) * 1997-11-11 2006-02-01 株式会社トプコン 眼科測定装置
US6071555A (en) * 1998-11-05 2000-06-06 The United States Of America As Represented By The Secretary Of The Army Ferroelectric thin film composites made by metalorganic decomposition
US6254715B1 (en) * 1999-03-22 2001-07-03 Tdk Corporation Process for production of electronic component having terminal electrode
CN1178240C (zh) * 2000-02-03 2004-12-01 太阳诱电株式会社 叠层陶瓷电容器及其制造方法
DE10054812A1 (de) * 2000-11-04 2002-05-08 Philips Corp Intellectual Pty Keramikkondensator mit CZT-Dielektrikum
JP3674501B2 (ja) * 2000-11-30 2005-07-20 株式会社村田製作所 感光性銅ペースト、銅パターンの形成方法、及びセラミック多層基板の製造方法
US6780494B2 (en) * 2002-03-07 2004-08-24 Tdk Corporation Ceramic electronic device and method of production of same

Also Published As

Publication number Publication date
CN1629992A (zh) 2005-06-22
US7203055B2 (en) 2007-04-10
US20050128680A1 (en) 2005-06-16
KR100649580B1 (ko) 2006-11-28
CN100477033C (zh) 2009-04-08
JP2005183972A (ja) 2005-07-07

Similar Documents

Publication Publication Date Title
KR100649580B1 (ko) 스핀코팅에 의한 적층세라믹 커패시터의 제조방법 및적층세라믹 커패시터
US6268054B1 (en) Dispersible, metal oxide-coated, barium titanate materials
US20100110608A1 (en) Core-shell structured dielectric particles for use in multilayer ceramic capacitors
US5623724A (en) High power capacitor
JP4255448B2 (ja) 誘電体セラミック用ゾル組成物と、これを利用した誘電体セラミック及び積層セラミックキャパシタ
US20010046603A1 (en) Dispersible, metal oxide-coated, barium titanate materials
JP2023052831A (ja) 積層セラミックコンデンサ
US6589446B1 (en) Ceramic slurry composition
CN100478304C (zh) 生片材用涂料、生片材及其和电子部件的制造方法
TW583154B (en) Method for producing dielectric particles
JP3783678B2 (ja) 誘電体セラミック用原料粉末の製造方法、誘電体セラミックおよび積層セラミックコンデンサ
JP4432106B2 (ja) グラビア印刷用インク、及び積層セラミック電子部品の製造方法
KR100568286B1 (ko) 유전체 세라믹 분말에 첨가제를 분산, 코팅하는 방법
US7355838B2 (en) Green sheet coating material, green sheet, production method of green sheet and production method of electronic device
TWI401233B (zh) 多層陶瓷電容器內之介質陶瓷組成物及其電容器之形成方法
KR20100000730A (ko) Mlcc의 내부전극용 페이스트 제조방법
KR20090084668A (ko) 유전재입자 부착 니켈입자 및 그 제조방법
JPH0255391B2 (ko)
JPH10214520A (ja) 導電性ペースト
JP2001167631A (ja) 超微粒子導体ペーストとその製造方法、これを用いた導体膜及び積層セラミック電子部品
KR100593888B1 (ko) 고용량 적층 세라믹 콘덴서의 유전체 박층 형성용하이브리드 졸 제조방법 및 이로부터 제조된 하이브리드 졸
KR20120066945A (ko) 내부전극용 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 전자부품 및 그 제조방법
KR100568282B1 (ko) 적층 세라믹 콘덴서의 유전체 조성물용 첨가제, 이첨가제를 제조하는 방법 및 이 첨가제를 첨가한 유전체조성물 슬러리
JP2001059101A (ja) 積層セラミックコンデンサー用ニッケル粉末の焼結性制御方法
KR100586946B1 (ko) 적층 세라믹 콘덴서용 유전체 조성물 제조방법 및 이에따라 제조된 향상된 분산성을 갖는 유전체 조성물

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111010

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee