KR20050058919A - 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 - Google Patents
멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 Download PDFInfo
- Publication number
- KR20050058919A KR20050058919A KR1020030090944A KR20030090944A KR20050058919A KR 20050058919 A KR20050058919 A KR 20050058919A KR 1020030090944 A KR1020030090944 A KR 1020030090944A KR 20030090944 A KR20030090944 A KR 20030090944A KR 20050058919 A KR20050058919 A KR 20050058919A
- Authority
- KR
- South Korea
- Prior art keywords
- bank
- access
- request information
- masters
- arbiter
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1647—Handling requests for interconnection or transfer for access to memory bus based on arbitration with interleaved bank access
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System (AREA)
- Multi Processors (AREA)
Abstract
Description
뱅크 번호 | 억세스 요구 수 |
0 | 1 |
1 | 2 |
2 | 1 |
3 | 0 |
Claims (19)
- 다수의 마스터들로부터 요구 정보들을 수신하여, 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들로부터 억세스 요구 수를 뱅크별로 계산하고, 그 수가 가장 큰 뱅크에 억세스하려는 마스터들에 더 높은 우선권으로 억세스 허가를 부여하는 아비터를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 제 1항에 있어서, 상기 비지 뱅크는,비지 상태에 있지 않은 다른 뱅크보다 억세스 우선 순위가 낮은 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 제 1항에 있어서, 상기 비지 뱅크는,상기 마스터들 중 어느 하나에 의하여 억세스 된 뱅크인 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 다수의 마스터들로부터 요구 정보들을 수신하여 일부의 라이트 요구 정보들은 일시 저장하고, 억세스 허가 판단 시 상기 마스터들로부터 수신되고 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들과 상기 일시 저장된 라이트 요구 정보들 각각에 대응하는 마스터들에 억세스 허가를 부여하는 아비터를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 제 4항에 있어서, 상기 아비터는,상기 마스터들로부터 요구 정보들을 수신하여 상기 라이트 요구 정보들을 선택하여 출력하는 서브 아비터;상기 라이트 요구 정보들을 일시 저장하는 라이트 버퍼; 및상기 마스터들로부터 수신되는 요구 정보들 중에서 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들, 및 상기 라이트 요구 정보들 각각에 대응하는 마스터들에 억세스 허가를 부여하는 메인 아비터를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 제 5항에 있어서, 상기 메인 아비터는,상기 억세스 허가 판단 시 수신되는 요구 정보들 중에서, 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들로부터 억세스 요구 수를 뱅크별로 계산하고, 그 수가 가장 큰 뱅크에 억세스하려는 마스터들에 더 높은 우선권을 부여하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 제 4항에 있어서, 상기 비지 뱅크는,비지 상태에 있지 않은 다른 뱅크보다 억세스 우선 순위가 낮은 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 제 4항에 있어서, 상기 비지 뱅크는,상기 마스터들 중 어느 하나에 의하여 억세스 된 뱅크인 것을 특징으로 하는 멀티 뱅크 메모리 억세스 아비터.
- 각각의 요구 정보를 출력하는 다수의 마스터들;상기 요구 정보들을 수신하여, 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들로부터 억세스 요구 수를 뱅크별로 계산하고, 그 수가 가장 큰 뱅크에 억세스하려는 마스터들에 더 높은 우선권으로 억세스 허가를 부여함으로써, 그에 대응하여 선택된 요구 정보를 출력하는 아비터;상기 선택된 요구 정보를 처리하여 메모리 억세스 콘트롤 정보를 출력하는 인터페이스 콘트롤부; 및상기 메모리 억세스 콘트롤 정보에 응답하여 그에 대응하는 뱅크에 억세스하여, 데이터를 리드하여 출력하거나 데이터를 라이트하는 멀티 뱅크 메모리부를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 시스템.
- 각각의 요구 정보를 출력하는 마스터들;상기 요구 정보들을 수신하여 일부의 라이트 요구 정보들은 일시 저장하고, 억세스 허가 판단 시 상기 마스터들로부터 수신되고 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들과 상기 일시 저장된 라이트 요구 정보들 각각에 대응하는 마스터들에 억세스 허가를 부여함으로써, 그에 대응하여 선택된 요구 정보를 출력하는 아비터;상기 선택된 요구 정보를 처리하여 메모리 억세스 콘트롤 정보를 출력하는 인터페이스 콘트롤부; 및상기 메모리 억세스 콘트롤 정보에 응답하여 그에 대응하는 뱅크에 억세스하여, 데이터를 리드하여 출력하거나 데이터를 라이트하는 멀티 뱅크 메모리부를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 시스템.
- 제 10항에 있어서, 상기 아비터는,상기 마스터들로부터 요구 정보들을 수신하여 상기 라이트 요구 정보들을 선택하여 출력하는 서브 아비터;상기 라이트 요구 정보들을 일시 저장하는 라이트 버퍼; 및상기 마스터들로부터 수신되는 요구 정보들 중에서 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들, 및 상기 라이트 요구 정보들 각각에 대응하는 마스터들에 억세스 허가를 부여하는 메인 아비터를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 시스템.
- 제 11항에 있어서, 상기 메인 아비터는,상기 억세스 허가 판단 시 수신되는 요구 정보들 중에서, 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들로부터 억세스 요구 수를 뱅크별로 계산하고, 그 수가 가장 큰 뱅크에 억세스하려는 마스터들에 더 높은 우선권을 부여하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 시스템.
- 다수의 마스터들로부터 요구 정보들을 수신하는 단계;비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들로부터 억세스 요구 수를 뱅크별로 계산하는 단계; 및상기 뱅크별 억세스 요구 수가 가장 큰 뱅크에 억세스하려는 마스터들에 더 높은 우선권으로 억세스 허가를 부여하는 단계를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
- 제 13항에 있어서, 상기 멀티 뱅크 메모리 억세스 중재 방법은,상기 억세스 허가에 대응하는 요구 정보를 선택하여 출력하는 단계;상기 선택된 요구 정보를 처리하여 메모리 억세스 콘트롤 정보를 출력하는 단계; 및상기 메모리 억세스 콘트롤 정보에 응답하여 그에 대응하는 뱅크에 억세스하여, 데이터를 리드하여 출력하거나 데이터를 라이트하는 단계를 더 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
- 다수의 마스터들로부터 요구 정보들을 수신하는 단계;일부의 라이트 요구 정보들은 일시 저장하는 단계; 및억세스 허가 판단 시 상기 마스터들로부터 수신되고 비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들과 상기 일시 저장된 라이트 요구 정보들 각각에 대응하는 마스터들에 억세스 허가를 부여하는 단계를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
- 제 15항에 있어서, 상기 멀티 뱅크 메모리 억세스 중재 방법은,상기 억세스 허가에 대응하는 요구 정보를 선택하여 출력하는 단계;상기 선택된 요구 정보를 처리하여 메모리 억세스 콘트롤 정보를 출력하는 단계; 및상기 메모리 억세스 콘트롤 정보에 응답하여 그에 대응하는 뱅크에 억세스하여, 데이터를 리드하여 출력하거나 데이터를 라이트하는 단계를 더 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
- 제 15항에 있어서, 상기 억세스 허가 부여 단계는,비지 뱅크가 아닌 다른 뱅크들에 억세스하려는 요구 정보들로부터 억세스 요구 수를 뱅크별로 계산하는 단계; 및상기 뱅크별 억세스 요구 수가 가장 큰 뱅크에 억세스하려는 마스터들에 더 높은 우선권으로 억세스 허가를 부여하는 단계를 구비하는 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
- 제 13항 또는 제 14항에 있어서, 상기 비지 뱅크는,비지 상태에 있지 않은 다른 뱅크보다 억세스 우선 순위가 낮은 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
- 제 13항 또는 제 14항에 있어서, 상기 비지 뱅크는,상기 마스터들 중 어느 하나에 의하여 억세스 된 뱅크인 것을 특징으로 하는 멀티 뱅크 메모리 억세스 중재 방법.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030090944A KR100585116B1 (ko) | 2003-12-13 | 2003-12-13 | 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 |
US10/995,820 US7370161B2 (en) | 2003-12-13 | 2004-11-23 | Bank arbiter system which grants access based on the count of access requests |
TW093136834A TWI278746B (en) | 2003-12-13 | 2004-11-30 | Arbiter capable of improving access efficiency of multi-bank memory device, memory access arbitration system including the same, and arbitration method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030090944A KR100585116B1 (ko) | 2003-12-13 | 2003-12-13 | 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050058919A true KR20050058919A (ko) | 2005-06-17 |
KR100585116B1 KR100585116B1 (ko) | 2006-06-01 |
Family
ID=34651430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030090944A KR100585116B1 (ko) | 2003-12-13 | 2003-12-13 | 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7370161B2 (ko) |
KR (1) | KR100585116B1 (ko) |
TW (1) | TWI278746B (ko) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013030628A1 (en) * | 2011-09-01 | 2013-03-07 | Freescale Semiconductor, Inc. | Integrated circuit device, memory interface module, data processing system and method for providing data access control |
KR101258533B1 (ko) * | 2011-07-01 | 2013-04-30 | 성균관대학교산학협력단 | Dram 버퍼 엑세스 스케줄링 방법 및 장치 |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8327057B1 (en) * | 2007-04-16 | 2012-12-04 | Juniper Networks, Inc. | Ordering write bursts to memory |
JP4715801B2 (ja) * | 2007-04-26 | 2011-07-06 | 日本電気株式会社 | メモリアクセス制御装置 |
JPWO2009139109A1 (ja) * | 2008-05-13 | 2011-09-15 | パナソニック株式会社 | メモリ制御装置、およびこれを備えた情報処理装置 |
KR101014149B1 (ko) * | 2008-11-13 | 2011-02-14 | (주)인디링스 | 메모리 뱅크로의 접근을 제어하는 고체 상태 디스크를 위한컨트롤러 |
US8683089B1 (en) * | 2009-09-23 | 2014-03-25 | Nvidia Corporation | Method and apparatus for equalizing a bandwidth impedance mismatch between a client and an interface |
US9904476B2 (en) * | 2010-08-27 | 2018-02-27 | Cisco Technology, Inc. | Performing multiple write operations to a memory using a pending write queue/cache |
US9208002B2 (en) * | 2012-01-06 | 2015-12-08 | International Business Machines Corporation | Equalizing bandwidth for multiple requesters using a shared memory system |
US8909860B2 (en) | 2012-08-23 | 2014-12-09 | Cisco Technology, Inc. | Executing parallel operations to increase data access performance |
CN103226526A (zh) * | 2013-04-19 | 2013-07-31 | 无锡云动科技发展有限公司 | 一种存储器访问控制装置 |
KR102034626B1 (ko) * | 2013-06-26 | 2019-10-21 | 삼성전자 주식회사 | 메모리 동작을 제어하는 방법 및 장치 |
US9471501B2 (en) * | 2014-09-26 | 2016-10-18 | Intel Corporation | Hardware apparatuses and methods to control access to a multiple bank data cache |
US9753655B2 (en) * | 2014-12-30 | 2017-09-05 | Samsung Electronics Co., Ltd. | Computing system with write buffer including speculative storage write and method of operation thereof |
JP2016173798A (ja) * | 2015-03-18 | 2016-09-29 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
WO2017216840A1 (ja) * | 2016-06-13 | 2017-12-21 | オリンパス株式会社 | メモリアクセス制御装置、画像処理装置、および撮像装置 |
JP2019103013A (ja) * | 2017-12-05 | 2019-06-24 | ルネサスエレクトロニクス株式会社 | 半導体装置及びその再構成制御方法 |
US10545701B1 (en) * | 2018-08-17 | 2020-01-28 | Apple Inc. | Memory arbitration techniques based on latency tolerance |
CN110516329B (zh) * | 2019-08-15 | 2022-02-18 | 上海天数智芯半导体有限公司 | 一种预约机制解决多路访问存储单元簇冲突的数字电路设计方法 |
CN111459414B (zh) * | 2020-04-10 | 2023-06-02 | 上海兆芯集成电路有限公司 | 存储器调度方法及存储器控制器 |
US20220357879A1 (en) * | 2021-05-06 | 2022-11-10 | Apple Inc. | Memory Bank Hotspotting |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4237534A (en) * | 1978-11-13 | 1980-12-02 | Motorola, Inc. | Bus arbiter |
US4314335A (en) * | 1980-02-06 | 1982-02-02 | The Perkin-Elmer Corporation | Multilevel priority arbiter |
US4514728A (en) * | 1980-02-25 | 1985-04-30 | At&T Bell Laboratories | Store group bus allocation system |
US4384323A (en) * | 1980-02-25 | 1983-05-17 | Bell Telephone Laboratories, Incorporated | Store group bus allocation system |
US4760515A (en) * | 1985-10-28 | 1988-07-26 | International Business Machines Corporation | Arbitration apparatus for determining priority of access to a shared bus on a rotating priority basis |
JPH0786853B2 (ja) * | 1988-02-29 | 1995-09-20 | 株式会社ピーエフユー | バス転送制御方式 |
US5237670A (en) * | 1989-01-30 | 1993-08-17 | Alantec, Inc. | Method and apparatus for data transfer between source and destination modules |
JPH04225459A (ja) | 1990-12-27 | 1992-08-14 | Matsushita Electric Ind Co Ltd | システムバス調停装置 |
JPH0589027A (ja) | 1991-09-27 | 1993-04-09 | Casio Comput Co Ltd | 監視機能付ライトバツフア |
US5440713A (en) * | 1992-05-29 | 1995-08-08 | Industrial Technology Research Institute | M-way N-port paged-interleaved memory system |
JPH08339346A (ja) * | 1995-06-09 | 1996-12-24 | Toshiba Corp | バスアービタ |
US6026464A (en) * | 1997-06-24 | 2000-02-15 | Cisco Technology, Inc. | Memory control system and method utilizing distributed memory controllers for multibank memory |
US6892289B2 (en) * | 2002-07-02 | 2005-05-10 | Lsi Logic Corporation | Methods and structure for using a memory model for efficient arbitration |
US20040006665A1 (en) * | 2002-07-02 | 2004-01-08 | Moss Robert W. | Methods and structure for hiding DRAM bank precharge and activate latency by issuing apriori bank state transition information |
-
2003
- 2003-12-13 KR KR1020030090944A patent/KR100585116B1/ko active IP Right Grant
-
2004
- 2004-11-23 US US10/995,820 patent/US7370161B2/en active Active
- 2004-11-30 TW TW093136834A patent/TWI278746B/zh active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101258533B1 (ko) * | 2011-07-01 | 2013-04-30 | 성균관대학교산학협력단 | Dram 버퍼 엑세스 스케줄링 방법 및 장치 |
WO2013030628A1 (en) * | 2011-09-01 | 2013-03-07 | Freescale Semiconductor, Inc. | Integrated circuit device, memory interface module, data processing system and method for providing data access control |
Also Published As
Publication number | Publication date |
---|---|
US7370161B2 (en) | 2008-05-06 |
KR100585116B1 (ko) | 2006-06-01 |
TW200534090A (en) | 2005-10-16 |
US20050132146A1 (en) | 2005-06-16 |
TWI278746B (en) | 2007-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100585116B1 (ko) | 멀티 뱅크 메모리의 억세스 효율을 개선한 아비터, 이를구비한 메모리 억세스 중재 시스템 및 그 방법 | |
JP4926963B2 (ja) | 多重メモリアクセスレイテンシ時間をサポートするコンピュータメモリシステムにおける性能を改善するためのシステムおよび方法 | |
US7698498B2 (en) | Memory controller with bank sorting and scheduling | |
US8209497B2 (en) | Multi-port memory and system using the same | |
US9268720B2 (en) | Load balancing scheme in multiple channel DRAM systems | |
US6820142B2 (en) | Token based DMA | |
US5822768A (en) | Dual ported memory for a unified memory architecture | |
EP1313019B1 (en) | Arbitration apparatus | |
KR100640722B1 (ko) | 반도체 제어장치, 반도체 장치, 및 이들을 구비하는 시스템 | |
US7099976B2 (en) | Bus arbiter and bus arbitrating method | |
US6374244B1 (en) | Data transfer device | |
KR101022472B1 (ko) | 효율적으로 버스를 사용하는 방법 | |
KR100686304B1 (ko) | 듀얼 포트 메모리의 공유 뱅크 접근 제어 방법 | |
US7586779B2 (en) | Controller apparatus for utilizing downgrade memory and method for operating the same | |
EP4323877A1 (en) | Adaptive memory access management | |
JP7414477B2 (ja) | メモリコントローラ、メモリコントローラで実施される方法および装置 | |
JP3618249B2 (ja) | データ転送装置 | |
US7447830B2 (en) | Information processing system and memory controller for controlling operation of memories | |
JP4593220B2 (ja) | メモリアクセス制御方式と方法、及び共有メモリアクセス制御方式と方法 | |
KR100618823B1 (ko) | 옵티컬 장치에서의 메모리 중재기 및 메모리 중재 방법 | |
TW201831B (en) | An interleave memory system | |
JPH10312333A (ja) | データ転送制御装置 | |
JP2011242928A (ja) | 半導体装置 | |
KR19980038311A (ko) | 공유 메모리 억세스 제어장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20130430 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20140430 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20150430 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20160429 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20170427 Year of fee payment: 12 |
|
FPAY | Annual fee payment |
Payment date: 20180430 Year of fee payment: 13 |
|
FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 14 |