JP7414477B2 - メモリコントローラ、メモリコントローラで実施される方法および装置 - Google Patents

Description

本発明は、メモリコントローラ、メモリコントローラで実施される方法および装置に関する。

コンピュータシステムの主記憶装置として、一般的にＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が使用されている。コンピュータシステムの高機能化、高性能化に伴い、ＤＲＡＭに対する性能要求は高まっており、その性能を最大限に引き出すために様々なメモリコントローラが提案されている。

ＤＲＡＭの複数バンクへのメモリアクセスを独立に制御する場合に、複数のコマンドの発行タイミングが重なることがある。複数のコマンドを同時に発行することはできないため、いずれかのコマンド発行を遅らせる必要があり、メモリ利用効率が低下する要因となる。これに対して、アクセスしたページをメモリアクセス後にプリチャージするオートプリチャージ付きリードライトコマンドを利用することでコマンド発行数を少なくし、複数コマンドの発行タイミングが重なる蓋然性を減少させる工夫がなされている。

特許文献１では、現在のメモリアクセスと次のメモリアクセスがアクセスするページを比較し、ページが異なる場合はオートプリチャージ付きリードライトコマンドを発行する。一方、ページが同じ場合はオートプリチャージなしでリードライトコマンドを発行する。

特開２００７－２４９８３７号公報

近年、メモリコントローラは、バスから受信したメモリアクセス要求をメモリアクセス要求の優先順位やＤＲＡＭ状態に基づいて並び替えるリオーダ機能によって、メモリ利用効率の向上、および、レイテンシ削減を実現している。

特許文献１に示される手法によると、現在のメモリアクセスとその次にバスから受信したメモリアクセスとがアクセスするページを比較しており、リオーダ機能によるメモリアクセス要求の並び替えは考慮されていない。そのため、リオーダ機能によりメモリアクセス要求が並び替えられた場合に、後続に同じページへのメモリアクセスがあるにも関わらずオートプリチャージ付きリードライトコマンドを発行することがある。同様に、後続に異なるページへのメモリアクセスがあるにも関わらずオートプリチャージなしでリードライトを発行することがある。このように、メモリ利用効率が低下するおそれがある。

本発明はこうした課題に鑑みてなされたものであり、その目的は、リオーダ機能を実装するメモリコントローラにおいてメモリ利用効率を高めることができる技術の提供にある。

本発明のある態様はメモリコントローラに関する。このメモリコントローラは、ＤＲＡＭに接続されたメモリコントローラであって、ＤＲＡＭに対するメモリアクセス要求を格納する格納手段と、格納手段に格納されているメモリアクセス要求の発行順を所定の基準に基づいて決定する決定手段と、決定手段により決定された発行順に基づきＤＲＡＭへコマンドを発行する発行手段と、発行手段が第一メモリアクセス要求のコマンドをＤＲＡＭへ発行する際に、第一メモリアクセス要求の次に同じバンクにコマンドを発行する第二メモリアクセス要求を、所定の基準に基づき決定された発行順にしたがって選択し、第一メモリアクセス要求と第二メモリアクセス要求とが同じページを対象とするか否かを判定し、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行するメモリアクセス要求がなかった場合、予め決められているページ制御に基づいて比較結果を出力する判定手段と、を備える。発行手段は、判定手段が同じページを対象とすると判定した場合、オートプリチャージなしで第一メモリアクセス要求のコマンドを発行する。

本発明によれば、リオーダ機能を実装するメモリコントローラにおいてメモリ利用効率を高めることができる。

実施の形態に係るメモリコントローラを備える画像処理装置のハードウエア構成を示す図。 図１のメモリコントローラおよびそれに接続される部材の機能および構成を示すブロック図。 図２のメモリアクセス要求格納部を構成するエントリを示すデータ構造図。 本実施の形態における格納部制御信号の構成図。 図２のメモリアクセス要求発行順決定部の機能および構成を示すブロック図。 図２のページ判定部におけるページ判定アルゴリズムを示すフローチャート。

以下、添付図面を参照して実施の形態を詳しく説明する。尚、以下の実施の形態は特許請求の範囲に係る発明を限定するものではない。実施の形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。また、以下に示す実施の形態は、特に限定する場合を除き、ハードウエア上に実装しても、あるいはソフトウエアで実装しても構わない。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

実施の形態では、ＤＲＡＭのメモリコントローラにおいて、リオーダ機能によりメモリアクセス要求が並び替えられた場合であっても、並び替え後の実際のメモリアクセス要求の発行順に基づいて、同じバンクに次にアクセスするメモリアクセス要求とページを比較し、リードライトコマンドのオートプリチャージを制御する。これにより、不要なオートプリチャージを抑制することができ、メモリの利用効率を高めることができる。

図１は、実施の形態に係るメモリコントローラ１００を備える画像処理装置２００のハードウエア構成を示す図である。画像処理装置２００は例えばスマートフォンなどの小型電子機器である。画像処理装置２００は、被写体を撮像し、リアルタイムでモニタに表示させる機能を有する。なお、以下では実施の形態に係るメモリコントローラ１００が画像処理装置２００に搭載される場合について説明する。しかしながら、当該メモリコントローラ１００はデジタルカメラ等などの電子機器一般に広く搭載されうることは、本明細書に触れた当業者には明らかである。

画像処理装置２００は、少なくとも、撮像部２０１と、ＤＲＡＭ１１０と、画像処理部２０２と、システムバス２０４と、メモリコントローラ１００と、表示部２０５と、バスマスタ１２０と、を備える。

撮像部２０１は、被写体を撮像することで被写体の撮像画像を取得する。本実施の形態における撮像部２０１は、静止画像だけでなく、動画像を取得可能であり、所定の撮像タイミングで、動画像を構成する各フレーム画像を出力する。画像処理部２０２は、撮像部２０１で取得された画像に対して所望の画像処理を行う。画像処理は、輝度補正やガンマ補正などの一般的なものであり、詳細な説明は省略する。

ＤＲＡＭ１１０は、撮像部２０１で取得された撮像画像や画像処理部２０２で画像処理された撮像画像を一時的に記憶するワークメモリとして利用される同期型メモリである。メモリコントローラ１００は、ＤＲＡＭ１１０へのアクセスを制御するインタフェースである。メモリコントローラ１００の構成や動作については後述する。

表示部２０５は、画像処理部２０２で画像処理された画像を、所定の表示タイミングで表示するモニタである。以上の各処理部間のデータは、バスマスタ１２０による調停のもと、システムバス２０４を介して送受信される。メモリコントローラ１００は、撮像部２０１で所定の撮像タイミングで取得された撮像画像が、画像処理部２０２で画像処理され、所定の表示タイミングで表示部２０５に表示されるようにするため、ＤＲＡＭ１１０へのアクセスを制御する。

図２は、図１のメモリコントローラ１００およびそれに接続される部材の機能および構成を示すブロック図である。メモリコントローラ１００は、ＤＲＡＭ１１０とバスマスタ１２０とに接続される。バスマスタ１２０は、アドレス情報と、書き込み要求であればライトデータと、を含むメモリアクセス要求をメモリコントローラ１００に送信する。メモリコントローラ１００は、バスマスタ１２０から受信したメモリアクセス要求を基にＤＲＡＭコマンドを生成し、ＤＲＡＭ１１０に送信する。また、送信したＤＲＡＭコマンドに基づいてＤＲＡＭ１１０とデータ転送を行う。ＤＲＡＭ１１０はオートプリチャージ付きリードライトコマンドを受信すると、リードライトを実行した後に、アクセスしたページをプリチャージする。オートプリチャージ付きリードライトコマンドは、例えば、ＤＤＲ３ ＳＤＲＡＭにおけるライトオートプリチャージやリードオートプリチャージである。メモリコントローラ１００およびＤＲＡＭ１１０はそれぞれ別個の半導体チップに設けられてもよいし、ひとつの半導体チップに設けられてもよい。あるいはまた、ＤＲＡＭ１１０はそれぞれが別個の半導体チップに設けられた複数のメモリデバイスであってもよい。

ＤＲＡＭ１１０は複数のバンクと各種デコーダと入出力センスアンプとデータバスバッファとを含む。各バンクでは、記憶素子であるＤＲＡＭセルがマトリクス状に配置される。ＤＲＡＭ１１０は、ＤＤＲ３ ＳＤＲＡＭやＬＰＤＤＲ４に準拠するＤＲＡＭメモリデバイスであってもよい。

メモリコントローラ１００は、ＤＲＡＭ１１０にコマンド（ＤＲＡＭコマンド）とアドレスとを提供することでＤＲＡＭ１１０を制御する。メモリコントローラ１００はＤＲＡＭ１１０に書き込み用のデータを送信し、ＤＲＡＭ１１０から読み出されたデータを受信する。メモリコントローラ１００およびＤＲＡＭ１１０は、システムバス２０４から供給される共通のクロック信号に同期して動作する。以下では、説明を簡略化するために、メモリコントローラ１００のコマンドの発行に係る機能を中心に説明し、データ線（ＤＱ）の制御などのメモリコントローラ１００の他の機能については説明を省略する。

メモリコントローラ１００は、メモリアクセス要求格納部１０１と、メモリアクセス要求発行順決定部１０２と、ページ判定部１０３と、ＤＲＡＭコマンド発行部１０４と、を備える。

まず、メモリアクセス要求格納部１０１を説明する。メモリアクセス要求格納部１０１は、ＤＲＡＭ１１０に対するアクセス要求であるメモリアクセス要求を保持するバッファである。メモリアクセス要求格納部１０１はｍ（ｍ≧２）個のエントリで構成し、各エントリには０からｍ－１までのエントリ番号を付与する。なお、本実施の形態は具体的なｍの数に限定されない。

図３は、図２のメモリアクセス要求格納部１０１を構成するエントリ１０１１を示すデータ構造図である。本実施の形態では、メモリアクセス要求格納部１０１には、図３に示すエントリ１０１１をｍ本有する。図３に示すように、エントリ１０１１は、リクエスト種別フィールドと、対象バンクフィールドと、対象ページフィールドと、ＤＲＡＭコマンド数フィールドと、インデックスフィールドと、を有している。

各フィールドに格納する情報は次の通りである。
（ａ）リクエスト種別フィールド
当該エントリに格納したメモリアクセス要求の種別を示す。
ＷＲＩＴＥ メモリアクセス要求がライト（データの書込み）
ＲＥＡＤ メモリアクセス要求がリード（データの読込み）
（ｂ）対象バンクフィールド
当該エントリに格納したメモリアクセス要求がアクセスするバンク番号
（ｃ）対象ページフィールド
当該エントリに格納したメモリアクセス要求がアクセスするページ番号
（ｄ）ＤＲＡＭコマンド数フィールド
当該エントリに格納したメモリアクセス要求により実行されるＤＲＡＭコマンドの数
（ｅ）インデックスフィールド
当該エントリに格納したメモリアクセス要求により実行されるＤＲＡＭコマンドのうち、次に発行するＤＲＡＭコマンドの番号（０、…、ＤＲＡＭコマンド数－１）を示す

メモリアクセス要求格納部１０１にメモリアクセス要求を新規に格納する場合、新規に格納するメモリアクセス要求を、既に格納されているメモリアクセス要求の最後尾に続いたエントリに格納する。メモリアクセス要求格納部１０１からメモリアクセス要求を読み出す場合、任意のエントリから読み出し可能である。

表１を使用してメモリアクセス要求格納部１０１の動作を説明する。

表１中、ＲＥＱ００、ＲＥＱ０１、ＲＥＱ０２、ＲＥＱ０３はそれぞれ、メモリアクセス要求格納部１０１が格納しているメモリアクセス要求を一意に識別するＩＤである。メモリアクセス要求格納部１０１の状態が、表１の列「現在の状態」に示す状態であったとする。すなわち、メモリアクセス要求格納部１０１のエントリ０からエントリ２に、それぞれＲＥＱ００、ＲＥＱ０１、およびＲＥＱ０２が格納されている。一方、エントリ３から最後尾のエントリｍ－１までは、メモリアクセス要求を格納しておらず、空きである。

ここで、新たなメモリアクセス要求であるＲＥＱ０３を格納する動作を説明する。新たなメモリアクセス要求の格納先エントリは、メモリアクセス要求格納部１０１に既に格納されているメモリアクセス要求の最後尾に続いたエントリである。したがって、表１の列「現在の状態」に示す状態にＲＥＱ０３を追加して格納する場合、ＲＥＱ０３をエントリ３に格納する。ＲＥＱ０３を格納した後の状態を、表１の列「メモリアクセス要求格納後」に示す。ＲＥＱ０３を格納した後、表１の列「メモリアクセス要求格納後」に示すように、エントリ０からエントリ３までの各エントリにメモリアクセス要求が格納されている。

続いて、メモリアクセス要求格納部１０１に入力される格納部制御信号について説明する。図４は、本実施の形態における格納部制御信号１０２１の構成図である。格納部制御信号１０２１は、エントリ番号フィールドと、パージフィールドと、更新不フィールドと、を含む。

各フィールドが示す情報は次の通りである。
（ａ）エントリ番号フィールド
制御対象とするメモリアクセス要求格納部１０１のエントリを示す。
（ｂ）パージフィールド
エントリ番号フィールドが示すメモリアクセス要求格納部１０１のエントリをパージすることを示す
１’ｂ１：パージ、１’ｂ０：バージ動作無し
（ｃ）更新フィールド
エントリ番号フィールドが示すメモリアクセス要求格納部１０１のエントリを更新することを示す
１’ｂ１：インデックスフィールドの値を＋１、１’ｂ０：更新動作無し

格納部制御信号１０２１の更新フィールドに１が設定されている場合、メモリアクセス要求格納部１０１はエントリ番号フィールドが示すエントリのインデックスフィールドの値に１を加算する。また、パージフィールドに１が設定されている場合、エントリ番号フィールドが示すエントリをパージし、同時に空いたエントリに後続のエントリが格納しているメモリアクセス要求を一つずつ移動する。表１の列「メモリアクセス要求格納後」に示す状態から、エントリ１のＲＥＱ０１をパージしたとする。パージ後、エントリ２以降のエントリに格納しているメモリアクセス要求は一つずつ若いエントリに移動する。エントリ１のＲＥＱ０１をパージした後の状態を、表１の列「エントリパージ後」に示す。

図２に戻り、メモリアクセス要求発行順決定部１０２を説明する。メモリアクセス要求発行順決定部１０２は、メモリアクセス要求格納部１０１が格納する格納済メモリアクセス要求の全てを参照可能である。メモリアクセス要求発行順決定部１０２は、メモリアクセス要求格納部１０１に格納されている格納済メモリアクセス要求のＤＲＡＭ１１０への発行順を、メモリアクセス要求の優先順位およびＤＲＡＭ１１０の状態のうちの少なくともひとつに基づいて、決定する。そして、格納済メモリアクセス要求の内で最初に発行するメモリアクセス要求を、発行対象メモリアクセス要求としてＤＲＡＭコマンド発行部１０４に出力する。

メモリアクセス要求発行順決定部１０２は、後述のページ判定部１０３におけるページ判定とは独立して発行順を決定する。ページ判定部１０３の判定結果により影響を受けるのはＤＲＡＭコマンド発行部１０４であり、メモリアクセス要求発行順決定部１０２は当該判定結果を受け取らないので、その影響も受けない。

メモリアクセス要求発行順決定部１０２により決定された発行順は、メモリアクセス要求格納部１０１へのメモリアクセス要求の登録順とは異なる。上述の通り、メモリアクセス要求はメモリアクセス要求格納部１０１に時系列で並ぶよう登録される。これに対して、発行の際には、古いメモリアクセス要求から順番に選択されるのではなく、メモリアクセス要求発行順決定部１０２が決めた発行順で任意のエントリからメモリアクセス要求が発行される。

メモリアクセス要求発行順決定部１０２の入力は、メモリアクセス要求格納部１０１が格納する格納済メモリアクセス要求と、ＤＲＡＭコマンド発行部１０４の出力であるＤＲＡＭコマンド発行状態と、である。

ＤＲＡＭコマンド発行状態は、発行したＤＲＡＭコマンドと、そのＤＲＡＭコマンドに関する情報と、を示す信号であり、次に挙げる状態を表す信号を含んでいる。
（ａ）ｃｍｄ 発行したＤＲＡＭコマンド
（ｂ）ｂａｎｋ 発行したＤＲＡＭコマンドの対象バンク
（ｃ）ｐａｇｅ 発行したＤＲＡＭコマンドの対象ページ

メモリアクセス要求発行順決定部１０２の出力は、発行対象メモリアクセス要求と、格納部制御信号と、ＤＲＡＭ状態と、である。発行対象メモリアクセス要求は、格納済メモリアクセス要求のなかで最初に発行するメモリアクセス要求である。格納部制御信号は、メモリアクセス要求格納部１０１に対してエントリのパージまたは更新を指示する制御信号である。ＤＲＡＭ状態はメモリアクセス要求発行順決定部１０２が管理するＤＲＡＭの状態である。

図５は、図２のメモリアクセス要求発行順決定部１０２の機能および構成を示すブロック図である。メモリアクセス要求発行順決定部１０２は、ＤＲＡＭ状態管理部１０２２と、発行順決定部１０２３と、を含む。

ＤＲＡＭ状態管理部１０２２は、ＤＲＡＭコマンド発行状態の値を基にＤＲＡＭ状態を管理している。ＤＲＡＭ状態管理部１０２２が管理しているＤＲＡＭ状態は、少なくとも次に示す状態を含んでいる。
（ａ）ｒｅｆ（ｋ）
バンクｋが、リフレッシュ動作中であるか否かを示す
１’ｂ１：リフレッシュ動作中
１’ｂ０：非リフレッシュ動作中
（ｂ）ｐｃｍｄ
直前に発行したＤＲＡＭコマンドのリクエスト種別
ＷＲＩＴＥ ＤＲＡＭコマンドはデータの書込み
ＲＥＡＤ ＤＲＡＭコマンドはデータの読込み
（ｃ）ｐａｄｄ（ｋ）
バンクｋがオープンしているページアドレス
（ｄ）ｂｓｔ（ｋ）
バンクｋの状態を示す
１’ｂ１：バンクｋはページをオープンしている状態
１’ｂ０：バンクｋはページをクローズしている状態

ＤＲＡＭ状態管理部１０２２をさらに詳しく説明する。まず、ｒｅｆ（ｋ）の動作を説明する。ＤＲＡＭコマンド発行部１０４が、バンクｋに対してＲＥＦコマンドを発行すると、ＤＲＡＭ状態管理部１０２２はｒｅｆ（ｋ）に１’ｂ１を設定する。そして、リフレッシュ動作時間が経過した後、ＤＲＡＭ状態管理部１０２２はｒｅｆ（ｋ）の値を１’ｂ０に設定する。例えば、ＤＲＡＭコマンド発行部１０４がバンク０に対してＲＥＦコマンドを発行したとする。この時、ＤＲＡＭコマンド発行状態の値は、
（ｃｍｄ，ｂａｎｋ，ｐａｇｅ）＝＝（ＲＥＦ，０，－）
に変化する。ここで、「－」はｄｏｎ’ｔ ｃａｒｅを表すものとする。この変化に基づき、ＤＲＡＭ状態管理部１０２２は、バンク０に対するリフレッシュ動作の開始を認識する。リフレッシュ動作の開始を認識したことでｒｅｆ（０）に１’ｂ１を設定する。

ｐｃｍｄは、直前に発行したリクエスト種別を保持している。例えば、ＤＲＡＭコマンド発行部１０４がバンク０ページ０にＷＲコマンドを発行したとする。このとき、ＤＲＡＭコマンド発行状態は、
（ｃｍｄ，ｂａｎｋ，ｐａｇｅ）＝＝（ＷＲ，０，０）
に変化する。この変化に依り、ＤＲＡＭ状態管理部１０２２はＷＲコマンドの発行を認識し、ｐｃｍｄに、ＷＲコマンドのリクエスト種別であるＷＲＩＴＥを設定する。

ｐａｄｄ（ｋ）とｂｓｔ（ｋ）とはバンクｋの状態を示している。ＤＲＡＭコマンド発行部１０４が、バンクｋページｐに対してＡＣＴコマンドを発行すると、ＤＲＡＭ状態管理部１０２２はバンクｋページｐがオープン状態になったことを認識する。そして、次の動作を実施する。
（ａ）ｐａｄｄ（ｋ）にｐを設定
（ｂ）ｂｓｔ（ｋ）に１’ｂ１（有効）を設定

一方、ＤＲＡＭコマンド発行部１０４が、バンクｋページｐに対してＰＲＥコマンドやオートプリチャージ付きリードライトコマンドを発行すると、ＤＲＡＭ状態管理部１０２２はバンクｋがクローズ状態になったと認識する。そして、次の動作を実施する。
（ａ）ｂｓｔ（ｋ）に１’ｂ０を設定
なお、ｐａｄｄ（ｋ）の値は変化しない。

例えば、ＤＲＡＭコマンド発行部１０４がバンク０ページ５にＡＣＴコマンドを発行したとする。このとき、ＤＲＡＭコマンド発行状態は、
（ｃｍｄ，ｂａｎｋ，ｐａｇｅ）＝＝（ＡＣＴ，０，５）
に変化する。この変化に基づき、ＤＲＡＭ状態管理部１０２２は、次の動作を実施する。
（ａ）ｐａｄｄ（０）に５を設定
（ｂ）ｂｓｔ（０）に１’ｂ１を設定

反対に、ＤＲＡＭコマンド発行部１０４がバンク０ページ５にＰＲＥコマンドを発行したとする。このとき、ＤＲＡＭコマンド発行状態は、
（ｃｍｄ，ｂａｎｋ，ｐａｇｅ）＝＝（ＰＲＥ，０，５）
に変化する。この変化に基づき、ＤＲＡＭ状態管理部１０２２は、次の動作を実施する。
（ａ）ｂｓｔ（０）に１’ｂ０を設定

ＤＲＡＭ状態管理部１０２２が管理するＤＲＡＭ状態は発行順決定部１０２３およびページ判定部１０３に出力される。

続けて、発行順決定部１０２３を説明する。発行順決定部１０２３は、次のＤＲＡＭ状態基準にしたがって、格納済メモリアクセス要求の発行順を決定する。
（Ａ）決定対象の格納済メモリアクセス要求に対応するＤＲＡＭコマンドの種別と、直前に発行されたＤＲＡＭコマンドの種別と、の異同、
（Ｂ）決定対象の格納済メモリアクセス要求が対象とするバンクがリフレッシュ動作中であるか否か、
（Ｃ）決定対象の格納済メモリアクセス要求が対象とするページがオープンか否か、

発行順決定部１０２３は、格納済メモリアクセス要求の発行順を決定するに当たり、基準（Ａ）から（Ｃ）を単独で適用してもよいし、複数の基準を同時に適用してもよい。また、本実施の形態では、複数の格納済メモリアクセス要求が基準を満たす場合、基準を満たす格納済メモリアクセス要求の内で最もエントリ番号が若いメモリアクセス要求を選択する。さらに、全ての格納済メモリアクセス要求が基準を満たさない場合、格納済メモリアクセス要求内で最もエントリ番号が若いメモリアクセス要求を選択する。

本実施の形態では、ＤＲＡＭ状態を基に格納済メモリアクセス要求の発行順を決定しているが、発行順を決定する基準はＤＲＡＭ状態に限られない。他の実施の形態では、別の基準、例えばメモリアクセス要求に付与される優先順位を基に発行順を決定してもよい。

続いて、表２を用いて発行順決定部１０２３が格納部制御信号１０２１を生成する手順を説明する。

表２は、図３に示すエントリ１０１１の各フィールドがとる値を、メモリアクセス要求毎に示している。表２の「インデックス」列は、当該エントリに格納したメモリアクセス要求により実行されるＤＲＡＭコマンドのうち、次に発行するＤＲＡＭコマンドの番号を示している。例えば、表２のエントリ０は「インデックス」列の値が０である。これは、０番目、すなわちメモリアクセス要求により実行されるＤＲＡＭコマンドの先頭に位置するＤＲＡＭコマンドが次に発行されることを示す。メモリアクセス要求により実行される最後のＤＲＡＭコマンドを発行すると、対応するメモリアクセス要求の処理は完了する。従って、メモリアクセス要求格納部１０１から対応するエントリをパージする。一方、ＤＲＡＭコマンドを発行した場合、メモリアクセス要求格納部１０１の対応するエントリを更新する。ただし、最後のＤＲＡＭコマンドを発行した場合は対応するエントリを更新する必要はない。発行したＤＲＡＭコマンドが最後のＤＲＡＭコマンドであるかは、エントリ１０１１のＤＲＡＭコマンド数フィールドの値とインデックスフィールドの値とから判断する。（インデックスフィールドの値＝ＤＲＡＭコマンド数フィールドの値－１）の状態でＤＲＡＭコマンド発行状態がＤＲＡＭコマンド発行を示す場合に、最後のＤＲＡＭコマンドが発行されたことを示す。従って、ＤＲＡＭコマンド発行状態がＤＲＡＭコマンドの発行を示し、かつ、（インデックスフィールドの値＝ＤＲＡＭコマンド数フィールドの値－１）の場合、対応するメモリアクセス要求のエントリをパージするように格納部制御信号１０２１を生成する。一方、ＤＲＡＭコマンド発行状態がＤＲＡＭコマンドの発行を示し、かつ、（インデックスフィールドの値≠ＤＲＡＭコマンド数フィールドの値－１）の場合、対応するメモリアクセス要求のエントリを更新するように格納部制御信号１０２１を生成する。

ページ判定部１０３の動作を説明する。ページ判定部１０３は、ＤＲＡＭコマンド発行部１０４が発行対象メモリアクセス要求のコマンドをＤＲＡＭ１１０へ発行する際に、発行対象メモリアクセス要求の次に同じバンクにコマンドを発行する格納済メモリアクセス要求を、メモリアクセス要求発行順決定部１０２が用いた基準と同じ基準に基づき決定された発行順にしたがって選択する。ページ判定部１０３は、発行対象メモリアクセス要求と選択されたメモリアクセス要求とが同じページを対象とするか否かを判定する。ページ判定部１０３は、発行対象メモリアクセス要求が対象とするバンクと同じバンクを対象とする格納済メモリアクセス要求が複数ある場合、当該複数の格納済メモリアクセス要求のなかから、ひとつの格納済メモリアクセス要求を上記の発行順にしたがって選択する。

図６は、図２のページ判定部１０３におけるページ判定アルゴリズムを示すフローチャートである。ページ判定部１０３は、メモリアクセス要求発行順決定部１０２が出力する発行対象メモリアクセス要求に対して、その対象バンクに次にアクセスする格納済メモリアクセス要求を選択し、対象ページが同じか否かを判定する。そして、判定した結果をページ判定結果としてＤＲＡＭコマンド発行部１０４に出力する。

ページ判定部１０３は、メモリアクセス要求発行順決定部１０２が出力する発行対象メモリアクセス要求と対象バンクが同じメモリアクセス要求がメモリアクセス要求格納部１０１に存在するかを判定する（Ｓ１０３１）。該当する格納済メモリアクセス要求が存在する場合（Ｓ１０３１のＹＥＳ）、ページ判定部１０３は、該当するメモリアクセス要求が２つ以上格納されているかを判定する（Ｓ１０３２）。該当する格納済メモリアクセス要求が２つ以上存在する場合（Ｓ１０３２のＹＥＳ）、ページ判定部１０３は、メモリアクセス要求発行順決定部１０２が発行順を決定する際の基準に基づいて、発行対象メモリアクセス要求と同じバンクに次に発行されるメモリアクセス要求を選択する（Ｓ１０３３）。ページ判定部１０３は、選択されたメモリアクセス要求の対象ページと発行対象メモリアクセス要求の対象ページとを比較する（Ｓ１０３４）。ページ判定部１０３は、Ｓ１０３４で比較した結果をＤＲＡＭコマンド発行部１０４にページ判定結果として出力する（Ｓ１０３５）。

Ｓ１０３１にて、該当する格納済メモリアクセス要求が存在しなかった場合（Ｓ１０３１のＮＯ）、ページ判定部１０３は、レジスタ設定で指定される、または、予め決められているページ制御に基づいて比較結果を生成する（Ｓ１０３７）。例えば、同じバンクを対象とする連続するメモリアクセス要求が異なるページにアクセスする蓋然性が高い場合、オートプリチャージありのリードライトコマンドを発行するために、ページ判定部１０３は「対象ページは異なる」という比較結果を生成する。逆に、２つのメモリアクセス要求が同じページにアクセスする蓋然性が高い場合、オートプリチャージなしでリードライトコマンドを発行するために、ページ判定部１０３は「対象ページは同じ」という比較結果を生成する。

Ｓ１０３２にて、該当する格納済メモリアクセス要求が２つ以上存在しない場合（Ｓ１０３２のＮＯ）、該当する格納済メモリアクセス要求はひとつのみであるから、ページ判定部１０３は、そのひとつのみの格納済メモリアクセス要求の対象ページと発行対象メモリアクセス要求の対象ページとを比較する（Ｓ１０３６）。

以下に、メモリアクセス要求発行順決定部１０２およびページ判定部１０３の動作を条件Ａと条件Ｂの２例を挙げて詳しく説明する。説明にあたり、メモリアクセス要求格納部１０１の状態を示す表２を使用する。なお、表２に記載の各メモリアクセス要求間に依存関係は無いものとし、任意の発行順に変更可能であるものとする。

例を以下に示す。なお、ＤＲＡＭ状態は、説明に必要な情報のみ記載している。
［条件Ａ］
・メモリアクセス要求発行順決定部１０２の選択基準は以下の通りとする。
（Ａ）対象バンクはリフレッシュ動作中ではない
（Ｂ）直前に発行したＤＲＡＭリクエストと同一種別のＤＲＡＭリクエスト
（Ｃ）対象ページはオープン状態
・基準間の優先度は（Ａ）＞（Ｂ）＞（Ｃ）とする。
・メモリアクセス要求格納部１０１の状態は表２の状態とする。
・ＤＲＡＭ状態は以下の通りとする。
（ａ）
ｒｅｆ（０）＝＝１’ｂ１ バンク０はリフレッシュ動作中
ｒｅｆ（１）＝＝１’ｂ０ バンク１は非リフレッシュ動作中
ｒｅｆ（２）＝＝１’ｂ０ バンク２は非リフレッシュ動作中
（ｂ）
ｐｃｍｄ＝＝ＷＲＩＴＥ 直前に発行したＤＲＡＭコマンドはＷＲＩＴＥ
（ｃ）
ｐａｄｄ（１）＝＝０ バンク１はページ０が対象
ｐａｄｄ（２）＝＝１ バンク２はページ１が対象
（ｄ）
ｂｓｔ（１）＝＝１ バンク１はページをオープンしている状態
ｂｓｔ（２）＝＝１ バンク２はページをオープンしている状態

表２中で、選択基準（Ａ）、（Ｂ）、（Ｃ）の全てを満たすエントリは、エントリ３、エントリ４、エントリ６である。複数の格納済メモリアクセス要求が基準を満たす場合、メモリアクセス要求発行順決定部１０２は基準を満たす格納済メモリアクセス要求の内で最もエントリ番号が若いメモリアクセスを選択する。従って、メモリアクセス要求発行順決定部１０２はエントリ３を発行対象メモリアクセス要求として選択する。発行対象メモリアクセス要求としてエントリ３が選択されると、ページ判定部１０３は、エントリ３と対象バンクが同じであるメモリアクセス要求が格納済メモリアクセス要求内に存在するか確認する。ここでは、エントリ５とエントリ６の２つのエントリが該当する。そのため、ページ判定部１０３は、エントリ５とエントリ６のうち、発行対象メモリアクセス要求の次に対象バンクに発行するメモリアクセス要求を、選択基準（Ａ）、（Ｂ）、（Ｃ）に基づき決定される発行順にしたがって選択する。ＤＲＡＭコマンド発行部１０４が発行対象メモリアクセス要求であるエントリ３に対してＤＲＡＭコマンドを発行した後のＤＲＡＭ状態を次に示す。

エントリ３に対してＤＲＡＭコマンドを発行した後のＤＲＡＭ状態：
（ａ）
ｒｅｆ（０）＝＝１’ｂ１ バンク０はリフレッシュ動作中
ｒｅｆ（１）＝＝１’ｂ０ バンク１は非リフレッシュ動作中
ｒｅｆ（２）＝＝１’ｂ０ バンク２は非リフレッシュ動作中
（ｂ）
ｐｃｍｄ＝＝ＷＲＩＴＥ 直前に発行したＤＲＡＭコマンドはＷＲＩＴＥ
（ｃ）
ｐａｄｄ（１）＝＝０ バンク１はページ０が対象
ｐａｄｄ（２）＝＝１ バンク２はページ１が対象
（ｄ）
ｂｓｔ（１）＝＝１ バンク１はページをオープンしている状態
ｂｓｔ（２）＝＝１ バンク２はページをオープンしている状態

上述するＤＲＡＭ状態において、メモリアクセス要求発行順決定部１０２と同じ選択基準にしたがうと、エントリ５とエントリ６のうち、直前に発行したＤＲＡＭコマンドと同じリクエスト種別であるエントリ６が発行対象メモリアクセス要求として選択されることになる。このように、ページ判定部１０３はＤＲＡＭ状態と発行対象メモリアクセス要求に基づいて、エントリ３の対象バンクへ次に発行されるメモリアクセス要求としてエントリ６を選択する。ページ判定部１０３は、選択されたエントリ６のメモリアクセス要求の対象ページと、発行対象メモリアクセス要求の対象ページと、を比較する。エントリ３の対象ページとエントリ６の対象ページとは同じであるため、ページ判定部１０３は発行対象メモリアクセス要求と、その対象バンクへ次にアクセスするメモリアクセス要求と、が同じページにアクセスするという比較結果をＤＲＡＭコマンド発行部１０４に出力する。

［条件Ｂ］
・メモリアクセス要求発行順決定部１０２の選択基準は以下の通りとする。
（Ａ）対象バンクはリフレッシュ動作中ではない
（Ｂ）直前に発行したＤＲＡＭリクエストと同一種別のＤＲＡＭリクエスト
（Ｃ）対象ページはオープン状態
・基準間の優先度は（Ａ）＞（Ｂ）＞（Ｃ）とする。
・メモリアクセス要求格納部１０１の状態は表２の状態とする。
・ＤＲＡＭ状態は以下の通りとする。
（ａ）
ｒｅｆ（０）＝＝１’ｂ１ バンク０はリフレッシュ動作中
ｒｅｆ（１）＝＝１’ｂ０ バンク１は非リフレッシュ動作中
ｒｅｆ（２）＝＝１’ｂ０ バンク２は非リフレッシュ動作中
（ｂ）
ｐｃｍｄ＝＝ＷＲＩＴＥ 直前に発行したＤＲＡＭコマンドはＷＲＩＴＥ
（ｃ）
ｐａｄｄ（１）＝＝１ バンク１はページ１が対象
ｐａｄｄ（２）＝＝１ バンク２はページ１が対象
（ｄ）
ｂｓｔ（１）＝＝１ バンク１はページをオープンしている状態
ｂｓｔ（２）＝＝１ バンク２はページをオープンしている状態

表２中で、選択基準（Ａ）（Ｂ）（Ｃ）の全てを満たすエントリはエントリ４のみであるから、メモリアクセス要求発行順決定部１０２はエントリ４を発行対象メモリアクセス要求として選択する。発行対象メモリアクセス要求としてエントリ４が選択されると、ページ判定部１０３は、エントリ４と対象バンクが同じであるメモリアクセス要求が格納済メモリアクセス要求内に存在するか確認する。ここでは、エントリ７とエントリ８の２つのエントリが該当する。そのため、ページ判定部１０３は、エントリ７とエントリ８のうち、発行対象メモリアクセス要求の次に対象バンクに発行するメモリアクセス要求を、選択基準（Ａ）、（Ｂ）、（Ｃ）に基づき決定される発行順にしたがって選択する。ＤＲＡＭコマンド発行部１０４が発行対象メモリアクセス要求であるエントリ４に対してＤＲＡＭコマンドを発行した後のＤＲＡＭ状態を次に示す。

エントリ４に対してＤＲＡＭコマンドを発行した後のＤＲＡＭ状態：
（ａ）
ｒｅｆ（０）＝＝１’ｂ１ バンク０はリフレッシュ動作中
ｒｅｆ（１）＝＝１’ｂ０ バンク１は非リフレッシュ動作中
ｒｅｆ（２）＝＝１’ｂ０ バンク２は非リフレッシュ動作中
（ｂ）
ｐｃｍｄ＝＝ＷＲＩＴＥ 直前に発行したＤＲＡＭコマンドはＷＲＩＴＥ
（ｃ）
ｐａｄｄ（１）＝＝１ バンク１はページ１が対象
ｐａｄｄ（２）＝＝１ バンク２はページ１が対象
（ｄ）
ｂｓｔ（１）＝＝１ バンク１はページをオープンしている状態
ｂｓｔ（２）＝＝１ バンク２はページをオープンしている状態

上述するＤＲＡＭ状態において、メモリアクセス要求発行順決定部１０２と同じ選択基準にしたがうと、エントリ７とエントリ８のうち、直前に発行したＤＲＡＭコマンドと同じリクエスト種別であるエントリ７が発行対象メモリアクセス要求として選択されることになる。このように、ページ判定部１０３はＤＲＡＭ状態と発行対象メモリアクセス要求に基づいて、エントリ４の対象バンクへ次に発行されるメモリアクセス要求としてエントリ７を選択する。ページ判定部１０３は、選択されたエントリ７のメモリアクセス要求の対象ページと、発行対象メモリアクセス要求の対象ページと、を比較する。エントリ４の対象ページとエントリ７の対象ページは異なるため、ページ判定部１０３は発行対象メモリアクセス要求と、その対象バンクへ次にアクセスするメモリアクセス要求と、が異なるページにアクセスするという比較結果をＤＲＡＭコマンド発行部１０４に出力する。

図２に戻り、ＤＲＡＭコマンド発行部１０４の機能を説明する。ＤＲＡＭコマンド発行部１０４は、メモリアクセス要求発行順決定部１０２により決定された発行順に基づきＤＲＡＭ１１０へＤＲＡＭコマンドを発行する。ＤＲＡＭコマンド発行部１０４は、ページ判定部１０３が同じページを対象とすると判定した場合、オートプリチャージなしで発行対象メモリアクセス要求のコマンドを発行し、ページ判定部１０３が同じページを対象としないと判定した場合、オートプリチャージ付きで発行対象メモリアクセス要求のコマンドを発行する。

ＤＲＡＭコマンド発行部１０４は、発行対象メモリアクセス要求およびページ判定結果に基づいてＤＲＡＭコマンドをＤＲＡＭ１１０に発行する。まず、ＤＲＡＭコマンド発行部１０４は、発行するＤＲＡＭコマンドが発行対象メモリアクセス要求により実行される最後のＤＲＡＭコマンドかを判定する。最後のＤＲＡＭコマンドであり、かつ、ページ判定部１０３が出力するページ判定結果が、対象バンクを次にアクセスするメモリアクセス要求が同じページにアクセスすることを示す場合、ＤＲＡＭコマンド発行部１０４はオートプリチャージなしでコマンドを発行する。このコマンドは例えばリードコマンドやライトコマンドである。また、ページ判定結果が同じページにアクセスしないことを示す場合、ＤＲＡＭコマンド発行部１０４は、オートプリチャージ付きコマンドを発行する。このコマンドは例えばリードオートプリチャージやライトオートプリチャージである。最後のＤＲＡＭコマンドでなかった場合、ＤＲＡＭコマンド発行部１０４は、ページ判定結果に関わらずオートプリチャージなしでコマンドを発行する。

本実施の形態に係るメモリコントローラ１００によると、リオーダ機能を有するメモリコントローラ１００であっても、実際のメモリアクセス要求の発行順に基づいて同じバンクに次にアクセスするメモリアクセス要求とページを比較してリードライトコマンドのオートプリチャージを制御する。これにより、メモリ利用効率を向上することができる。

以上、実施の形態に係るメモリコントローラ１００の構成と動作について説明した。この実施の形態は例示であり、その各構成要素や各処理の組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

実施の形態では、ページ判定部１０３がメモリアクセス要求発行順決定部１０２からＤＲＡＭ状態を受け、受けたＤＲＡＭ状態に基づき決定された発行順にしたがってメモリアクセス要求の選択を行う場合を説明したが、これに限られず、例えばページ判定部１０３はメモリアクセス要求発行順決定部１０２によって決定された発行順そのものを受けてもよい。

本実施の形態に係る技術的思想は、ＤＲＡＭに接続されてオートプリチャージ付きでリードライトコマンドを発行する様々なメモリコントローラに適用可能である。

発明は上記実施の形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

１００ メモリコントローラ、 １１０ ＤＲＡＭ、 １２０ バスマスタ。

Claims (11)

1. ＤＲＡＭに接続されたメモリコントローラであって、
   前記ＤＲＡＭに対するメモリアクセス要求を格納する格納手段と、
   前記格納手段に格納されているメモリアクセス要求の発行順を所定の基準に基づいて決定する決定手段と、
   前記決定手段により決定された発行順に基づき前記ＤＲＡＭへコマンドを発行する発行手段と、
   前記発行手段が第一メモリアクセス要求のコマンドを前記ＤＲＡＭへ発行する際に、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行する第二メモリアクセス要求を、前記所定の基準に基づき決定された発行順にしたがって選択し、前記第一メモリアクセス要求と前記第二メモリアクセス要求とが同じページを対象とするか否かを判定し、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行するメモリアクセス要求がなかった場合、予め決められているページ制御に基づいて比較結果を出力する判定手段と、を備え、
   前記発行手段は、前記判定手段が同じページを対象とすると判定した場合、オートプリチャージなしで前記第一メモリアクセス要求のコマンドを発行するメモリコントローラ。
2. 前記所定の基準は、メモリアクセス要求の優先順位および前記ＤＲＡＭの状態のうちの少なくともひとつを含む請求項１に記載のメモリコントローラ。
3. 前記決定手段は、少なくとも前記ＤＲＡＭの状態に基づいて発行順を決定し、
   前記ＤＲＡＭの状態は、
   （１）決定対象のメモリアクセス要求に対応するコマンドの種別と、直前に発行されたコマンドの種別と、の異同、
   （２）決定対象のメモリアクセス要求が対象とするバンクがリフレッシュ動作中であるか否か、
   （３）決定対象のメモリアクセス要求が対象とするページがオープンか否か、
   のうちの少なくともひとつを含む請求項２に記載のメモリコントローラ。
4. 前記判定手段は、前記第一メモリアクセス要求が対象とするバンクと同じバンクを対象とする複数のメモリアクセス要求が前記格納手段に格納されている場合、当該格納されている複数のメモリアクセス要求のなかから、前記第二メモリアクセス要求を前記所定の基準に基づき決定された発行順にしたがって選択する請求項１から３のいずれか一項に記載のメモリコントローラ。
5. 前記発行手段は、前記判定手段が同じページを対象としないと判定した場合、オートプリチャージ付きで前記第一メモリアクセス要求のコマンドを発行する請求項１から４のいずれか一項に記載のメモリコントローラ。
6. オートプリチャージ付きのコマンドは、リードオートプリチャージまたはライトオートプリチャージである請求項５に記載のメモリコントローラ。
7. 前記決定手段は、前記判定手段における判定とは独立して発行順を決定する請求項１から６のいずれか一項に記載のメモリコントローラ。
8. 前記格納手段は、それぞれがメモリアクセス要求を格納するよう構成された複数のエントリを含み、
   前記格納手段は、任意のエントリからメモリアクセス要求を読み出し可能に構成される請求項１から７のいずれか一項に記載のメモリコントローラ。
9. 前記決定手段により決定された発行順は、前記格納手段へのメモリアクセス要求の登録順とは異なる請求項１から８のいずれか一項に記載のメモリコントローラ。
10. ＤＲＡＭに接続されたメモリコントローラで実施される方法であって、前記メモリコントローラは前記ＤＲＡＭに対するメモリアクセス要求を格納する格納手段を備え、前記方法は、
    前記格納手段に格納されているメモリアクセス要求の発行順を所定の基準に基づいて決定することと、
    決定された発行順に基づき前記ＤＲＡＭへコマンドを発行することと、
    第一メモリアクセス要求のコマンドを前記ＤＲＡＭへ発行する際に、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行する第二メモリアクセス要求を、前記所定の基準に基づき決定された発行順にしたがって選択し、前記第一メモリアクセス要求と前記第二メモリアクセス要求とが同じページを対象とするか否かを判定し、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行するメモリアクセス要求がなかった場合、予め決められているページ制御に基づいて比較結果を出力することと、を含み、
    前記発行することは、同じページを対象とすると判定された場合、オートプリチャージなしで前記第一メモリアクセス要求のコマンドを発行することを含む方法。
11. ＤＲＡＭと、
    前記ＤＲＡＭに接続されたメモリコントローラと、を備え、
    前記メモリコントローラは、
    前記ＤＲＡＭに対するメモリアクセス要求を格納する格納手段と、
    前記格納手段に格納されているメモリアクセス要求の発行順を所定の基準に基づいて決定する決定手段と、
    前記決定手段により決定された発行順に基づき前記ＤＲＡＭへコマンドを発行する発行手段と、
    前記発行手段が第一メモリアクセス要求のコマンドを前記ＤＲＡＭへ発行する際に、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行する第二メモリアクセス要求を、前記所定の基準に基づき決定された発行順にしたがって選択し、前記第一メモリアクセス要求と前記第二メモリアクセス要求とが同じページを対象とするか否かを判定し、前記第一メモリアクセス要求の次に同じバンクにコマンドを発行するメモリアクセス要求がなかった場合、予め決められているページ制御に基づいて比較結果を出力する判定手段と、を備え、
    前記発行手段は、前記判定手段が同じページを対象とすると判定した場合、オートプリチャージなしで前記第一メモリアクセス要求のコマンドを発行する装置。

Images