KR20050058372A

KR20050058372A - 가상 병렬 등화기를 갖는 통신 수신기

Info

Publication number: KR20050058372A
Application number: KR1020057002827A
Authority: KR
Inventors: 스리칸트 자야라만; 코르바톤 이반 지저 스 페르난데스; 존 이 스미; 마이클 에이 하워드
Original assignee: 퀄컴 인코포레이티드
Priority date: 2002-08-21
Filing date: 2003-08-19
Publication date: 2005-06-16
Also published as: JP5606864B2; WO2004019577A1; EP1540910A1; JP5068932B2; US6968001B2; JP2005536932A; KR100976746B1; JP2014014098A; TW200417142A; JP2011055525A; AU2003262814A1; TWI328926B; US20040037354A1; MXPA05002029A; CN1689292B; CA2495986A1; BR0313597A; CN1689292A

Abstract

가상 병렬 등화기를 트레이닝함으로써 통신 시스템에서의 수신기에서 등화기를 최적화하는 방법이 개시되어 있다. 등화기를 트레이닝하기 위해 다중 구성이 적용되고, 성능 측정 및 추정이 결정된다. 다중 구성의 성능 측정은 최적의 구성을 결정하기 위해 비교된다. 트레이닝 및 선택은 데이터 샘플의 프로세싱 사이에서 최적화를 허용하도록 수신 샘플 레이트 보다 충분히 높은 레이트에서 수행된다.

Description

가상 병렬 등화기를 갖는 통신 수신기{COMMUNICATION RECEIVER WITH VIRTUAL PARALLEL EQUALIZERS}

배경

분야

본 발명은 일반적으로 통신 시스템에서의 등화에 관한 것으로, 더욱 구체적으로는, 가상 병렬 등화기를 통합한 범용 수신기에 관한 것이다.

배경

하나의 디바이스로부터 또 다른 디바이스로의 정보 송신을 위해 통신 시스템이 사용된다. 송신 이전에, 정보는 통신 채널을 통한 송신에 적합한 포맷으로 인코딩된다. 송신된 신호가 통신 채널을 통해 이동하여, 신호가 송신 동안 픽업된 잡음 및 간섭으로부터의 저하를 경험하기 때문에 송신된 신호가 왜곡된다. 대역제한 채널에서 일반적으로 직면하는 간섭의 예를 심볼간 간섭 (ISI) 이라 칭한다. ISI는 인접 심볼 펄스의 오버랩을 발생시키는 채널의 분산 특성으로 인한 송신 심볼 펄스의 확산의 결과로서 발생한다. 수신된 신호는 원래의 이전-인코딩된 형태로 디코딩 및 전환된다. 송신기 및 수신기 모두는 채널 결함 및 간섭의 영향을 최소화하도록 설계된다. 본 명세서에서, 채널 결함들, 또는 이들의 임의의 결합으로 인한 간섭 또는 왜곡을 일반적으로 잡음이라 칭한다.

다양한 수신기 설계가 송신기 및 채널에 의해 초래되는 잡음을 보상하기 위해 구현될 수도 있다. 예로써, 등화기가 ISI를 다루는 일반적인 선택이다. 등화기는 왜곡을 정정하고 송신 심볼의 추정치를 생성한다. 무선 환경에서, 등화기는 시변 채널 조건을 처리하도록 요구된다. 이상적으로는, 등화기의 응답은 채널 특성에서의 변화를 조정한다. 조건 변화에 응답하는 등화기의 능력은 등화기의 탭의 수에 관련된다. 더 많은 탭은 등화기가 변화를 더 정확하게 조정하게 하고, 더 적은 탭은 더 빠른 적용을 허용한다. 탭의 수를 선택함으로써 등화기를 최적화하는 것은 경합 목적의 밸런싱을 요구하기 때문에 어렵다.

따라서, 다양한 시스템 및 조건에 대한 성능을 최적화하는 등화기 설계가 필요하다.

도면의 간단한 설명

도 1a는 통신 시스템에서의 구성요소의 블록도이다.

도 1b는 도 1a에서와 같은 통신 시스템의 상세도이다.

도 2는 선형 등화기를 채용한 수신기의 블록도이다.

도 3은 도 2에서와 같은 선형 등화기의 도면이다.

도 4는 샘플 메모리 저장 유닛의 도면이다.

도 5 및 6은 다중 "가상 병렬" 등화기를 구현하는 프로세스를 도시한다.

도 7은 3개의 "가상 병렬" 등화기를 구현하는 프로세스를 도시한다.

도 8은 하이 데이터 레이트 시스템에서의 슬롯 구조의 블록도이다.

도 9 및 10은 다양한 등화기 파라미터에 대해 등화기를 트레이닝하는 프로세스를 도시한다.

도 11은 다양한 등화기 구성을 도시한다.

상세한 설명

통신 시스템은 하나의 디바이스로부터 또 다른 디바이스로 정보 송신을 위해 사용된다. 송신 이전에, 정보는 통신 채널을 통한 송신에 적합한 포맷으로 인코딩된다. 통신 채널은 송신 라인 또는 송신기와 수신기 사이의 프리 스페이스일 수도 있다. 신호가 채널을 통해 전파하기 때문에, 송신 신호는 채널의 결함에 의해 왜곡된다. 또한, 신호는 송신 동안 픽업된 잡음 및 간섭으로부터의 저하를 경험한다. 대역제한 채널에서 일반적으로 직면하는 간섭의 예를 심볼간 간섭 (ISI) 이라 칭한다. ISI는 인접 심볼 펄스의 오버랩을 발생하는 채널의 분산 특성으로 인한 송신 심볼 펄스의 확산의 결과로서 발생한다. 수신기에서, 신호는 원래의 이전 인코딩된 형태로 프로세스 및 전환된다. 송신기 및 수신기 모두는 채널 결함 및 간섭의 영향을 최소화하도록 설계된다. 본 명세서의 목적을 위해, 채널 결함으로 인한 간섭 또는 왜곡, 또는 이들의 임의의 결합을 일반적으로 잡음이라 칭한다.

다양한 수신기 설계가 송신기 및 채널에 의해 초래되는 잡음을 보상하도록 구현될 수도 있다. 예로써, 등화기가 ISI를 처리하는 공통 선택이다. 등화기는 횡단 필터, 즉, T-세컨드 탭 (여기서 T는 심볼 지속기간) 을 갖는 지연 라인으로 구현될 수도 있다. 탭의 컨텐츠는 송신 심볼이 추정치를 생성하기 위해 증폭 및 합산된다. 탭 계수는 소망하는 심볼에 시간적으로 인접한 심볼로부터의 간섭을 감소시키기 위해 조정된다. 일반적으로, 탭 계수가 지속적으로 및 자동적으로 조정되는 적응형 등화기 기술이 채용된다. 적응형 등화기는 탭 계수를 결정하기 위해 최소 평균 제곱 (LMS) 또는 반복 최소 제곱 (RLS) 과 같은 전술한 알고리즘을 사용한다. 심볼 추정치는 디코더 또는 심볼 슬라이서와 같은 판정-형성 디바이스에 연결된다.

잡음의 존재를 신호에서 검출하기 위한 수신기의 능력은 수신된 신호 전력과 잡음 전력의 비율에 기초한다. 이러한 비율은 일반적으로 신호 대 잡음 전력비 (SNR) 또는 캐리어 대 간섭비 (C/I) 로 공지되어 있다. 이들 용어, 또는 유사한 용어의 산업적 사용은 종종 교환 가능하지만, 의미는 동일하다. 따라서, 본 명세서에서 C/I에 대한 임의의 레퍼런스는 통신 시스템의 다양한 포인트에서 잡음의 영향을 측정하는 광범위한 개념을 포함하는 것으로 이해된다.

통상적으로, C/I는 공지된 송신 심볼 시퀀스의 심볼 추정치를 평가함으로써 수신기에서 결정될 수도 있다. 이것은 송신 파일럿 신호에 대한 C/I를 계산함으로써 수신기에서 달성될 수도 있다. 파일럿 신호가 공지되어 있기 때문에, 수신기는 등화기로부터의 심볼 추정치에 기초하여 C/I를 계산할 수도 있다. 그렇게 계산된 C/I 계산은 다수의 목적을 위해 사용될 수도 있다. 가변 레이트 데이터 요청 방식을 채용한 통신 시스템에서, 수신기는 C/I에 기초하여 지원될 수도 있는 최대 데이터 레이트를 송신기로 통신할 수도 있다. 또한, 수신기가 터보 디코더를 포함하는 경우에, 송신 위치에 따라, 로그 가능성 비율 (LLR) 계산은 C/I의 정확한 추정치를 필요로 한다.

무선 통신 시스템에서의 등화기는 시변 채널 조건을 조정하도록 설계된다. 채널 특성이 변화하기 때문에, 등화기는 그에 따라 응답을 조정한다. 이러한 변화는 전파 매체에서의 변동 또는 송신기 및 수신기의 상대적 이동 뿐만 아니라 다른 조건을 포함할 수도 있다. 상기 논의한 바와 같이, 적응형 필터링 알고리즘이 등화기 탭 계수를 변경하기 위해 종종 사용된다. 일반적으로, 적응형 알고리즘을 채용하는 등화기를 적응형 등화기라 칭한다. 적응형 등화기는 공통 특성을 공유하며, 즉, 등화기 탭의 수가 증가할 때 적응 속도는 감소한다. 느린 적응은 적응형 등화기의 트래킹 동작에 영향을 준다. "긴 (long)" 등화기, 즉, 다수의 탭을 갖는 등화기가 채널 왜곡을 더욱 정확하게 인버트하기 때문에 바람직하고, 이것은 양호한 정상 상태 성능을 발생시킨다. 그러나, 긴 등화기는 채널 변동에 더욱 느리게 반응하고, 이것은 불량한 순간 동작, 즉, 채널이 급속히 변화할 때의 불량한 성능을 초래한다. 탭의 최적의 수는 이러한 고려사항을 밸런스하고 양호한 정상 상태 성능과 양호한 순간 성능 사이를 절충한다.

실제로, 최적의 수의 탭을 결정하는 것은 최적 조건이 채널의 순간 응답 및 채널의 변동 레이트를 포함하지만 이에 제한되지 않는 다양한 조건 및 목적에 의존하기 때문에 어렵다. 따라서, 다양한 시변 조건에서 등화기가 다양한 채널에 대해 사용되는 경우에 사전에 최적의 수의 탭을 결정하는 것은 어렵다.

본 명세서에 개시한 바와 같이, 일 실시형태는 "병렬"로 동작하는 상이한 길이의 다중 "가상" 적응형 등화기를 트레이닝함으로써 최적의 수의 탭을 선택한다. 본 명세서에서 사용되는 병렬이라는 용어는 동일한 세트의 샘플에 대한 이들 다중 가상 등화기의 트레이닝을 칭한다. 본 명세서에서 사용되는 가상이라는 용어는 이들 등화기 각각이 상이한 구성에서 동일한 하나의 물리적 하드웨어를 사용한다는 사실을 칭한다. 하드웨어는 예를 들어, 등화기의 길이, 또는 다른 등화기 파라미터에 따라 상이하게 구성된다. 실제로, 소정의 고정된 길이의 등화기가 사용되고, 여기서, 등화기의 실제 길이는 소정의 탭 계수를 0으로 설정함으로써 동적으로 조정된다. 다중 적응형 등화기가 "병렬"로 트레이닝되고, 하나의 등화기 구성이 성능에 기초하여 선택된다. 예를 들어, 선택은 송신된 파일럿 신호와 소정의 길이의 등화기에 의해 생성된 추정치 사이의 최소 평균 제곱 에러 (MSE), 또는 등화기 출력에서의 최대 신호 대 간섭 및 잡음비 (SINR), 또는 어떤 다른 기준에 대응할 수도 있다. 성능 측정 및 추정은 다양한 등화기 구성을 비교하는 수단을 제공한다. 그 후, 선택된 등화기 구성이 수신된 데이터 신호를 프로세싱하기 위해 사용된다.

수신기는 그것의 성능이 가능한 채널 조건 및 채널 변동의 레이트의 "유니버스 (universe)" 이상 최적인 경우에 "범용"이라 칭한다. 다수 가상 병렬 등화기를 갖는 수신기는 MSE 추정 또는 C/I 추정에 기초하여 선택된 등화기가 모든 평가된 구성들 중에서 최상의 등화기인 경우에 "범용"이다. 따라서, 정확한 MSE 추정 또는 C/I 추정이 다중 가상 병렬 등화기를 갖는 수신기를 "범용"으로 하는데 필요하다. 이하, 이러한 수신기의 예시적인 실시형태를 설명한다.

본 명세서에서 "예시적"이라는 단어는 "예, 경우 또는 실례로서 기능하는것"을 의미하는 것으로 사용된다. "예시적"인 것으로서 본 명세서에서 설명하는 임의의 실시형태는 다른 실시형태 이상으로 반드시 바람직하거나 유익한 것을 의미하는 것은 아니다.

도 1a는 통신 시스템 (100) 의 구성요소의 부분을 도시한다. 다른 블록 및 모듈이 도시한 이들 블록에 더하여 통신 시스템에 통합될 수도 있다. 소스 (도시 생략) 에 의해 생성된 비트는 프레임되고, 인코딩되고, 그 후 시그널링 위치에서 심볼에 매핑된다. 소스에 의해 제공된 2진수의 시퀀스는 정보 시퀀스로서 칭한다. 정보 시퀀스는 비트 시퀀스를 출력하는 인코더 (102) 에 의해 인코딩된다. 인코더 (102) 의 출력은 통신 채널에 대해 인터페이스로서 기능하는 매핑 유닛 (104) 에 제공된다. 매핑 유닛 (104) 은 복소값 시그널링 위치에서 인코더 출력 시퀀스를 심볼 (y(n)) 로 매핑한다. 또한, 변조 블록 뿐만 아니라 통신 채널을 포함하는 송신 프로세싱 및 아날로그 수신기 프로세싱이 섹션 120에 의해 모델링된다.

도 1b는 도 1a의 섹션 120내에 포함되는 어떤 디테일을 도시한다. 도 1b에 도시한 바와 같이, 복소 심볼 (y(n)) 은 아날로그 신호 펄스상에서 변조되고, 그렇게 생성된 복소 기저대역 파형은 캐리어 신호의 동위상 및 직교 위상 브랜치상에서 사인파형으로 변조된다. 그렇게 생성된 아날로그 신호는 통신 채널을 통해 RF 안테나 (도시 생략) 에 의해 송신된다. M-ary 위상 편이 변조 (M-PSK), 2^M-ary 직교 증폭 변조 (2^M QAM) 등과 같은 다양한 변조 방식이 이러한 방법으로 구현될 수도 있다.

각 변조 방식은 하나 이상의 비트를 유일한 복소 심볼에 매핑하는 관련 "시그널링 위치"를 갖는다. 예를 들어, 4-PSK 변조에서, 2개의 인코딩된 비트가 4개의 가능한 복소값 {1,i,-1,-i} 중의 하나로 매핑된다. 따라서, 각 복소 심볼 (y(n)) 은 4개의 가능한 값을 나타낼 수도 있다. 일반적으로, M-PSK에 있어서, log₂M 인코딩된 비트는 복소 단위 서클상에 있는 M개의 가능한 복소값 중의 하나에 매핑된다.

도 1b에 연속하여, 수신기에서, 아날로그 파형은 나이퀴스트 레이트의 적절한 승산에서 다운-변환, 필터링 및 샘플링된다. 그렇게 생성된 샘플은 섹션 120에 의해 모델링된 바와 같이, 채널에 의해 유도되는 신호 왜곡 및 다른 잡음 및 간섭을 정정하는 등화기 (110) 에 의해 프로세스된다. 등화기 (110) 는 송신된 심볼 (y(n)) 의 추정치를 출력한다. 그 후, 심볼 추정치는 원래 정보 비트, 즉, 인코더 (102) 에 입력된 소스 비트를 결정하기 위해 디코더에 의해 프로세스된다.

도 1a 및 1b에 도시한 바와 같이, 수신기의 프론트-엔드에서의 펄스-필터, I-Q 변조기, 채널, 및 아날로그 프로세서의 결합은 임펄스 응답 {h_k} 및 z-변환 (H(z)) 을 갖는 선형 필터 (106) 에 의해 모델링되고, 여기서, 채널에 의해 유도되는 간섭 및 잡음은 부가 화이트 가우시안 잡음 (AWGN) 으로 모델링된다.

도 1b는 동위상 (I) 및 직교 (Q) 성분 각각을 프로세싱하는 기저대역 필터 (126 및 128) 에 연결된 프론트 엔드 프로세싱 유닛 (122) 을 포함하는 프로세싱 섹션 (120) 을 상세히 도시한다. 그 후, 각 기저대역 필터 (126, 128) 는 각각의 캐리어와의 승산을 위해 승산기에 연결된다. 그 후, 그렇게 생성된 파형은 합산 노드 (134) 에서 합산되고 통신 채널을 통해 수신기로 송신된다. 수신기에서, 아날로그 사전-프로세싱 유닛 (142) 은 프로세스되어 매칭 필터 (144) 로 통과되는 송신 신호를 수신한다. 그 후, 매칭 필터 (144) 의 출력은 아날로그/디지털 (A/D) 변환기로 제공된다. 다른 모듈이 설계 및 동작 기준에 따라 구현될 수도 있다. 도 1a 및 1b의 구성요소 및 소자는 아래의 논의를 이해하기 위해 제공된 것이고 통신 시스템의 완벽한 설명을 의도하는 것은 아니다.

하이 데이터 레이트 통신 시스템

이하의 논의 전반적으로, 특정한 하이 데이터 레이트 시스템을 명확하게 설명한다. 하이 데이터 레이트에서 정보의 송신을 제공하는 또 다른 시스템이 구현될 수도 있다. 하이 데이터 레이트 (HDR) 통신 시스템과 같은, 더 높은 데이터 레이트에서 송신하도록 설계된 CDMA 통신 시스템에서, 가변 데이터 레이트 요구 방식이 C/I가 지원할 수도 있는 최대 데이터 레이트에서 통신하기 위해 사용될 수도 있다. 통상적으로, HDR 통신 시스템은 컨소시엄 "3세대 파트너쉽 프로젝트"에 의해 공표된 2000년 10월 27일, 3GPP2 C.S0024, 버전 2 "cdma2000 하이 데이터 패킷 데이터 공중 인터페이스 사양"과 같은 하나 이상의 표준에 따르도록 설계된다. 전술한 표준의 컨텐츠는 본 명세서에 참조로 통합된다.

가변 레이트 데이터 요청 방식을 이용하는 예시적인 HDR 통신 시스템의 수신기를 도 2에 도시하였다. 수신기 (150) 는 역방향 링크를 통해 데이터를 기지국 (도시 생략) 으로 송신함으로써 지상 기반 데이터 네트워크와 통신하는 가입자국이다. 기지국은 데이터를 수신하고 기지국 제어기 (BSC) (또한, 도시 생략) 를 통해 데이터를 지상 기반 네트워크로 라우팅한다. 반대로, 가입자국 (150) 으로의 통신은 BSC를 통해 지상 기반 네트워크로부터 가입자국 (150) 으로 라우팅될 수도 있고 순방향 링크를 통해 기지국으로부터 가입자 유닛 (150) 으로 송신될 수도 있다. 순방향 링크는 기지국으로부터 가입자국으로의 송신을 칭하고 역방향 링크는 가입자국으로부터 기지국으로의 송신을 칭한다.

예시적인 HDR 통신 시스템에서, 기지국으로부터 가입자국 (150) 으로의 순방향 링크 데이터 송신은 순방향 링크에 의해 지원될 수도 있는 최대 데이터 레이트 또는 그 근처에서 발생해야 한다. 처음에, 가입자국 (150) 은 소정의 액세스 절차를 사용하여 기지국과의 통신을 확립한다. 접속 상태에서, 가입자국 (150) 은 기지국으로부터 데이터 및 제어 메시지를 수신할 수도 있고, 기지국으로 데이터 및 제어 메시지를 송신할 수 있다. 그 후, 가입자국 (150) 은 기지국으로부터 순방향 링크 송신의 C/I를 추정한다. 순방향 링크 송신의 C/I는 기지국으로부터의 파일럿 신호를 측정함으로써 얻어질 수도 있다. C/I 추정에 기초하여, 가입자국 (150) 은 할당된 DRC 채널을 통해 데이터 레이트 제어 (DRC) 메시지와 같은 데이터 레이트 요청 메시지를 기지국으로 송신한다. DRC 메시지는 요청된 데이터 레이트 또는, 대안으로, 순방향 링크 채널의 품질 표시, 예를 들어, C/I 측정치 자체, 비트 에러 레이트, 또는 패킷 에러 레이트를 포함할 수도 있다. 기지국은 최고의 레이트에서 순방향 링크 데이터를 효율적으로 송신하기 위해 가입자국 (150) 으로부터의 DRC 메시지를 사용한다.

BSC (도시 생략) 는 패킷 네트워크 인터페이스, PSTN, 및/또는 다른 기지국과 인터페이스할 수도 있고, 가입자국과 다른 사용자 사이의 통신을 조정하도록 기능한다.

순방향 링크 파일럿 채널은 초기 획득, 위상 복구, 및 타이밍 복구를 위해 가입자국 (150) 에 의해 사용될 수도 있는 파일럿 신호를 제공한다. 또한, 파일럿 신호는 C/I 측정을 수행하기 위해 가입자국 (150) 에 의해 사용될 수도 있다. 설명한 예시적인 실시형태에서, 순방향 링크상의 각 타임 슬롯은 타임 슬롯의 제 1 및 제 3 쿼터의 종단에서 발생하는 2개의 파일럿 버스트를 갖는 2048개 칩 길이이다. 각 파일럿 버스트는 지속기간에서 96개 칩이다. HDR 시스템에서의 슬롯의 예를 도 8에 도시하였고, 여기서, 각 슬롯을 2개의 부분을 갖는다. 각 하프 슬롯은 파일럿 버스트를 갖는다.

순방향 링크 송신은 가입자국 (150) 에서 안테나에 의해 수신된다. 수신된 신호는 안테나로부터 아날로그 사전 프로세싱 유닛 (142) 내의 수신기, 매칭 필터 (144), 아날로그/디지털 (A/D) 변환기로 라우팅된다. 수신기는 신호를 필터링 및 증폭하고, 기저대역으로 신호를 다운변환하고, 기저대역 신호를 직교 복조하고, 기저대역 신호를 디지털화한다. 디지털화된 기저대역 신호는 복조기로 연결된다. 복조기는 캐리어 및 타이밍 복구 회로를 구비하고 등화기 (110) 를 더 구비한다. 등화기 (110) 는 ISI를 보상하고 디지털화된 기저대역 신호로부터 심볼 추정치를 생성한다. 심볼 추정치는 통신 버스 (158) 를 통해 제어기 (154) 로 연결된다. 그 후, 제어기는 DRC 메시지를 생성한다. 또한, 등화기 (110) 의 출력은 디코더 (112) 로 제공된다. 디코더 (112), 등화기 (110), 및 제어기 (154) 는 통신 버스 (158) 에 각각 연결된다.

DRC 메시지를 생성하는 것에 더하여, 제어기 (154) 는 역방향 링크를 통한 데이터 및 메시지 송신을 지원하도록 사용될 수도 있다. 제어기 (154) 는 마이크로제어기, 마이크로프로세서, 디지털 신호 프로세싱 (DSP) 칩, 본 명세서에서 설명하는 기능을 수행하도록 프로그램된 ASIC, 또는 당업계에 공지되어 있는 임의의 다른 구현으로 구현될 수도 있다. 또한, 타이밍 유닛 (152) 이 통신 버스 (158) 에 연결된다. 예시적인 실시형태는 통신 버스 (158) 를 통해 등화기 (110) 및 제어기 (154) 에 연결된 샘플 메모리 저장 유닛 (156) 을 구비한다. 샘플 메모리 저장 유닛 (156) 을 도 4에 도시하였고 이하 설명한다.

가상 병렬 등화기

전술한 바와 같이, 범용 수신기의 성능은 다중 채널 타입 및 채널 변동의 다중 레이트에 대해 효율적으로 최적화된다. 범용 수신기를 실현하는 일 방법은 병렬 등화기를 사용하는 것이다. 이러한 옵션은 비용이 없다. 특히, 병렬 유한 임펄스 응답 (FIR) 필터를 구현하기 위한 하드웨어의 비용은 고가이다. 그러나, 프로세싱 속도 및 하드웨어의 플렉시빌리티의 이점을 취함으로써, 병렬 등화기가 실제로 구현될 수도 있다.

등화기 (110) 는 가상의 병렬 등화기의 세트로서 작동하도록 수신기 (150) 내에서 조작된다. 등화기 (110) 의 일부를 도 3에 더 도시하였다. 예시적인 실시형태에 따르면, 수신된 샘플 (x_n) 은 등화기 (110) 로의 적용 이전에 샘플 메모리 저장 유닛 (156) 에 저장된다. 메모리 저장 유닛 (156) 은 샘플의 다중 하프 슬롯을 동시에 저장하도록 설계된다. 이러한 방식으로, 샘플의 하나의 하프 슬롯을 샘플 메모리 저장 유닛 (156) 으로 기록하면서, 샘플의 이전의 하프 슬롯이 등화기 (110) 에 의해 판독되고 프로세스된다. 예를 들어, HDR에서와 같이, T초의 지속기간을 갖는 하프 슬롯에 대해 (여기서, T = 0.833ms), 메모리의 판독/기록 충돌은 샘플의 각 하프 슬롯이 T 초 미만에서 판독될 수도 있고 프로세스될 수도 있는 동안은 피해질 수도 있다. 샘플의 하프 슬롯을 프로세싱하는 것은 적응형 필터링 알고리즘을 통해 하프 슬롯 내에 파일럿 버스트에 대한 등화기 계수를 트레이닝하고, 등화기 (110) 를 사용하여 하프 슬롯에서 하나 이상의 데이터 세그먼트를 필터링하는 것을 포함한다. 제어기 (154) 및 타이밍 유닛 (152) 으로서, 이 실시형태에 따르면, 등화기는 심볼 송신 레이트 보다 높은 내부 클럭 레이트를 갖는 FIR 필터를 구현한다. 이 실시형태에 따르면, FIR 구현은 가상 등화기를 구현하는 능력을 제공한다. 이러한 트레이닝 및 필터링은 허용 가능한 시간 T의 일부만이 걸린다. 예를 들어, 이것은 등화기를 트레이닝하고 데이터 세그먼트를 필터링하기 위해 각각 0.1T 및 0.3T가 걸릴 수도 있다. 다른 신호 프로세싱이 필요하지 않은 경우에, 등화기 (110) 는 대략 0.6T 초 동안 유휴하고, 이것은 등화기 (110) 의 재사용을 위해 0.4T 초를 허용한다.

샘플 메모리 저장 유닛 (156) 은 판독 액세스 메모리 (RAM) 와 같은, 수신된 샘플 정보를 기록 및 재기록할 수 있는 휘발성 메모리이다. 샘플 메모리 저장 유닛 (156) 을 도 4에 도시하였고 2개의 부분 A 및 B를 갖는다. A/D 출력으로부터의 샘플은 샘플 메모리 저장 유닛 (156) 에 순차적으로 저장되고, 거기로부터 등화기 (110) 로 제공된다. 하나의 하프 슬롯 동안, A/D 출력으로부터의 샘플은 A로 표기된 RAM의 부분에 순차적으로 기록된다. 이들 샘플이 기록되면서, 등화기는 B로 표기된 RAM의 부분으로부터 샘플을 판독 및 프로세스할 수도 있다. 등화기가 A로 표기된 RAM 부분을 채우는데 걸리는 시간 보다 B로 표기된 RAM 부분으로부터 샘플을 판독 및 프로세스하는데 시간이 더 적게 걸리는 동안은, 메모리에서의 판독/기록 충돌은 없다. 등화기가 B로부터의 샘플 프로세싱을 완료하고 RAM 부분 (A) 이 채워지면, 등화기는 다음의 하프 슬롯의 샘플, 즉, RAM 부분 (A) 의 샘플을 프로세스하고, A/D 출력 샘플은 RAM 부분 (B) 에 순차적으로 기록된다.

등화기 (110) 는 복수의 지연 유닛 (200) 을 구비한다. 승산기 또는 탭 (210) 이 지연 유닛 (200) 사이에 연결된다. 각 승산기는 다양한 탭 구성에 대한 가중 팩터로서 고려될 수도 있는 대응하는 계수를 갖는다. 계수는 i = 0, 1, ..., N-1에 대해 c_i로서 식별된다. 그 후, 승산기 (210) 각각은 일련의 가산기 (220) 에 연결된다. 가산기 (220) 는 직렬로 연결되고 대응하는 계수 값에 의해 승산된 각각의 탭 값에 대한 항을 포함하는 누적 출력 () 을 제공한다. 등화기 (110) 의 출력 () 은 송신된 심볼의 추정치이다. 하나 이상의 출력 () 이 각 구성에 대한 결과 출력 {} 을 저장하는 구성 선택 유닛 (250) 에 제공된다. 각 구성은 상이한 세트의 계수 값을 갖는다. 하나 이상의 계수를 0으로 설정하기 위해 계수 값을 변화시키는 것은 등화기의 길이를 실제적으로 변화시킨다. 예를 들어, 계수 c₀, c₁, c_N-1 및 c_N-1이 0으로 설정되는 경우에, 등화기의 길이는 N 탭으로부터 N-4 탭으로 실제로 감소된다. 각 하프 슬롯에 대해, 구성 선택 유닛 (250) 은 출력, 즉, 각 구성의 심볼 추정 {} 을 분석하고 상기 하프 슬롯에 대한 최상의 구성을 결정한다. 그 후, 구성 선택 유닛 (250) 은 구성 정보, 즉, 계수 값을 계수 메모리 저장 및 제어기 (230) 에 제공한다. 제어기 (230) 는 승산기 (210) 에 적절한 계수 값을 제공한다. 일 실시형태에 따르면, 구성 선택 유닛 (250) 은 출력 {} 과 공지된 파일럿 심볼 사이의 MSE를 추정하고, 최소 추정 MSE를 갖는 구성을 결정한다. 또 다른 실시형태에서, 구성 선택 유닛 (250) 은 출력 {} 이 제공되는 경우에 C/I를 추정하고, 거기로부터 최고 추정 C/I를 갖는 구성을 결정한다.

일 실시형태에서, 등화기 (110) 는 시스템에 대해 필요한 가장 긴 길이용으로 설계된다. 등화기 (110) 는 N 계수를 갖는 N 탭 FIR, 및 대응하는 지연 라인을 포함한다. 등화기 (110) 에 대한 FIR 계수는 소망하는 값으로 로드된다. 중간 등화기 길이의 세트 {N_i : i=1, ..., n} 는 n "가상" 등화기에 대해 선택된다. 가상 등화기는 등화기의 길이를 효율적으로 변화시키기 위해 0으로 설정된 계수를 갖는 풀 렝스 등화기를 칭한다. 선택된 길이의 세트는,

0 = N₀ < 1 ≤N₁ < N₂ < ... < N_n ≤N < N_n+1 = (1)

에 따라 결정된다. 이 방법이 N 및 N_i 각각은 홀수이다고 가정한 경우에, i-번째 가상 등화기 탭 계수는 추가적인 제한,

h_i(k) = 0, (N_i - 1)/2 < ｜k｜≤(N-1)/2에 대해, (2)

을 갖는 {h_i(k) : ｜k｜≤(N - 1)/2} 로서 기록될 수도 있다. i-번째 가상 등화기는 N_i 비제로 계수만을 갖고, 즉, i-번째 가상 등화기는 길이 N_i를 갖는다. 등화기 (110) 는 n 가상 등화기 각각에 대한 등화기 계수 {h_i(k)} 를 저장하는 계수 메모리 저장 및 제어기 (230) 를 포함한다.

도 5는 등화기 (110) 에서 샘플을 프로세싱하는 하나의 방법 (300) 을 도시한다. 단계 302에서 프로세스는 i=1로서 인덱스를 초기화한다. 결정 다이아몬드 304에서, 인덱스는 가상 등화기 n에 비교된다. n 이하의 인덱스 i에 대해, 프로세싱은 계수 메모리 저장 및 제어기 (230) 로부터 계수 {h_i(k) : ｜k｜≤(N - 1)/2} 을 검색하기 위해 도 6의 단계 320으로 계속된다. 그 후, 단계 322에서 계수는 FIR로 로드된다. 그 후, 단계 324에서 프로세스는 샘플 메모리 저장 유닛 (156) 으로부터 파일럿 버스트 샘플을 판독한다. 그 후, 단계 326에서 등화기는 상기 제공된 방정식 (2)의 제한을 적용하면서 파일럿 버스트를 트레이닝한다. 트레이닝은 적응형 알고리즘에 대한 계수 업데이트 동안 어떤 계수에 대해 가산기 (220) 를 디스에이블함으로써 행해질 수도 있다. 또한, 적응형 알고리즘 단계 사이즈는 등화기가 N_i ≤N 탭을 갖는다는 것을 인식하도록 조정될 필요가 있을 수도 있다. 단계 328에서 수신기 (150) 는 등화기 (110) 의 FIR의 트레이닝과 동시에, 파일럿 버스트의 MES 또는 C/I를 추정한다. 파일럿 버스트에 대한 트레이닝 이후에, 프로세스는 FIR 중에서 업데이트된 계수를 판독하고 계수 메모리 저장기 (230) 로 값을 복귀시킨다. 추정된 C/I를 X_i라 칭한다. 프로세싱은 j=argmax_i=1,...,nX_i를 설정하기 위해 도 5의 단계 306으로 복귀한다. 그 후, 프로세스는 단계 308에서 현재 하프 슬롯에 대해 최적으로 여겨지는 j-번째 가상 등화기의 길이, 즉, N_j로서 등화기 길이를 설정한다. 대응하는 계수 {h_j(k) : ｜k｜< (N_j - 1)/2} 는 계수 메모리 저장기 (230) 로부터 검색된다. 그 후, 단계 310에서, 계수는 (N_j - 1)/2 < ｜k｜< (N-1)/2에 대해, h_j(k) = 0 를 설정하여, 등화기 (110) 로 로드된다. 그 후, 단계 312에서, 데이터 세그먼트 샘플들이 샘플 메모리 저장 유닛 (156) 으로부터 판독되고 FIR을 사용하여 필터링된다.

무선 통신 시스템의 통상의 채널상에서, 최적의 등화기 길이는 느리게만 변화하고, 따라서, 최적의 등화기 길이는 다수의 연속 하프 슬롯을 통해 거의 변화하지 않는다. 길이 N_j, N_j-1 및 N_j+1을 갖는 병렬인 3개의 등화기를 고려한다. 길이 N_j는 이전의 하프 슬롯에 대한 최적의 길이로서 선택되고, 즉, j-번째 구성이 이전의 하프 슬롯에 대해 최적이다. 길이 N_j, N_j-1 및 N_j+1은 방정식 (1) 에 따라 선택된다. n개의 가상 등화기의 전체 패밀리를 동시에 트레이닝하는 것 보다는, 변형된 실시형태는 3개의 가상 등화기만을 트레이닝한다. 방법 (400) 을 도 7에 도시하였다. 프로세스는 n으로 설정된 j 및 N으로 설정된 N_j로 시작한다. 길이 max(N_j-1,1), N_j, 및 min(N_j-1,N) 각각의 3개의 가상 등화기는 단계 408에서 트레이닝된다. 단계 409에서, 길이 N_k의 등화기 구성이 최고의 추정 C/I를 산출하도록 k를 설정한다. 단계 410에서, 프로세스는 등화기 N_k의 업데이트된 계수를 사용하여 하프 슬롯의 데이터 세그먼트를 필터링한다. 단계 412에서 인덱스 j는 k와 동일하게 설정되고 프로세스는 결정 다이아몬드 402로 복귀한다. 프로세스는 k로 설정된 j 및 N_k로 설정된 N_j를 갖는 다음의 하프 슬롯에 대해 계속된다. 3개의 등화기는 예로서 제공되고, 임의의 수의 가상 등화기까지의 확장이 유사한 방식으로 구현된다.

상기 논의한 가상 병렬 등화기는 소정의 필터 구성, 즉, 고정, 소정의 길이의 FIR 필터를 통합한 등화기를 고려하였지만, 개념은 임의의 등화기 구성에 적용될 수도 있다. 추가로, 다른 등화기 파라미터가 선택 프로세스에 통합될 수도 있다. 등화기 파라미터는 등화기의 기능 및 동작을 정의하는 임의의 변수를 포함한다. 등화기 파라미터는 입력 샘플에 대한 DC 오프셋 값 또는 위상 오프셋 값, 또는 섹터 식별자를 포함하지만 거기에 제한되지 않는다. 추가로, 트레이닝은 다중 파라미터가 각 구성에 대해 변화되는 다양한 등화기 구성에 대해 수행될 수도 있다. 예를 들어, 병렬로 트레이닝된 등화기 구성 중에서, 하나의 구성은 섹터 M에 할당된 길이 L의 등화기일 수 있다. 또 다른 구성은 섹터 M'에 할당된 길이 L'의 등화기일 수 있다. 각 구성에 대해, MSE, C/I 또는 SINR과 같은 성능 측정 또는 추정이 저장된다. 그 후, 각 구성에 대한 성능 측정이 비교되고 최적 구성이 결정된다.

일반적인 경우를 도 9 및 10에 도시하였다. 단계 702에서, 등화기 (110) 에서 샘플을 프로세싱하는 방법 (700) 은 i=1로서 인덱스를 초기화한다. 결정 다이아몬드 704에서, 인덱스는 가상 등화기 n의 수에 비교된다. n 이하의 인덱스 i에 대해, 프로세싱은 메모리 저장 및 제어기 (230) 에 유사하게, 파라미터 메모리 저장기로부터 등화기 파라미터를 검색하기 위해 도 10의 단계 720으로 계속된다. 그 후, 단계 722에서 파라미터는 등화기를 구성하기 위해 사용된다. 그 후, 단계 724에서 프로세스는 샘플 메모리 저장 유닛 (156) 과 같은 샘플 메모리 저장 유닛으로부터 파일럿 버스트 샘플을 판독한다. 그 후, 단계 726에서 등화기는 파일럿 버스에 대해 트레이닝한다. 단계 728에서, 수신기 (150) 는 등화기 (110) 의 트레이닝과 동시에, 파일럿 버스트의 성능 측정을 추정한다. 파일럿 버스트에 대한 트레이닝 이후에, 단계 730에서 프로세스는 대응하는 파라미터를 판독하고 파라미터 메모리 저장기로 값을 복귀시킨다. 측정된 성능 파라미터를 X_i라 칭한다. 프로세스는 j = argmax_i=1,...,n X_i를 설정하기 위해 도 9의 단계 706으로 복귀한다. 그 후, 프로세스는 단계 708에서 현재 하프 슬롯에 대해 최적인 가상 등화기 N_j의 길이로서 등화기 길이를 선택한다. 대응하는 등화기 파라미터는 파라미터 메모리 저장기로부터 검색된다. 그 후, 단계 710에서 파라미터는 등화기를 구성하기 위해 사용된다. 그 후, 단계 712에서 데이터 세그먼트 샘플이 샘플 메모리 저장 유닛으로부터 판독되고 구성된 등화기를 사용하여 프로세스된다.

등화기 (110) 의 최적화는 병렬 등화기를 트레이닝함으로써 수행될 수도 있고, 여기서, 병렬 등화기 각각은 등화기 (110) 의 구성을 정의한다. 최적의 구성은 각 구성의 성능을 비교함으로써 선택된다. 이러한 트레이닝 및 비교를 위해 선택된 병렬 등화기는 등화기의 임의의 파라미터, 또는 등화기 파라미터의 결합에 따라 정의될 수도 있다. 예를 들어, 하나의 시나리오에서, 병렬 등화기는 결정 피드백 등화기로서 구현될 수도 있고 상이한 구성이 각 구성에서 사용될 피드백 필터 및 피드포워드 필터의 길이를 개별적으로 특정할 수도 있다. 또 다른 시나리오에서, 등화기 파라미터는 섹터 식별자를 포함할 수도 있고, 여기서, 수신기는 소프트 핸드오프 상황에서와 같이, 다중 송신기로부터 데이터 샘플을 수신할 수 있다. 이러한 경우에, 섹터 식별자는 비교를 위해 또 다른 조건 또는 등화기 파라미터를 제공하고, 목적은 수신을 위한 최상의 섹터를 선택하는 것이다. 도 11은 등화기 (110) 를 최적화하기 위해 사용될 수도 있는 구성 인덱스 (1 내지 N) 의 테이블을 도시한다. 제 1 구성은 길이 L1을 갖는 FIR (110) 에 의해 정의되고, 여기서, 길이는 비제로 계수를 갖고 섹터 (S1) 를 식별하는 수신 섹터를 갖는 필터 탭의 수를 칭한다. 다른 구성이 유사하게 제공되고, 여기서, L2는 L1과 동일하지 않고, 섹터 S1 및 S2는 통신 시스템내에서 상이한 섹터일 수도 있다. 다양한 구성이 등화기에 적용되고, 성능 측정이 이루어지거나 추정된다. 그 후, 성능 측정은 최적의 구성을 결정하기 위해 각 기준에 비교된다. 그 후, 최적의 구성이 샘플 메모리 저장기에 저장된 데이터에 적용된다. 이러한 경우에, 최적의 구성은 최적의 수신에 대한 최상의 섹터에 관하여 수신에 표시를 또한 제공한다. 임의의 수의 파라미터 및 파라미터 결합이 이용될 수도 있다.

상기 제공된 실시예에서, 샘플 메모리 저장기의 사용은 가상 병렬 등화기의 구현을 가능하게 한다. 소정의 송신 레이트에서 수신된 샘플을 저장함으로써, 수신기에는 다양한 구성에 대한 등화기를 트레이닝할 시간이 제공되고, 그것에 의해, 최적의 구성을 선택하고 그것으로 샘플 데이터를 정확하게 프로세싱하기 이전에 조정한다. 또한, 파일럿 버스트는 샘플 메모리 저장기에 저장되고 등화기를 트레이닝하는데 사용하기 위해 검색된다.

성능 측정

전술한 바와 같이, 등화기 구성은 SINR의 측정, C/I 또는 다른 파라미터 기준에 기초하여 선택될 수도 있다. 다른 성능 기준은 예를 들어, 파일럿 샘플에 대해 측정된 등화기 구성의 평균 제곱 에러를 포함할 수도 있다. 예를 들어, 파일럿 샘플에 대한 등화기 출력이 {: n=1,...,K} 에 의해 제공되고 소망하는 파일럿 심볼이 {: n=1,...,K} 에 의해 표시되는 경우에, 이 구성에 대한 평균 제곱 에러는,

(3)

에 의해 제공된다.

SINR 또는 C/I의 하나의 정의는 아래와 같다.

(4)

또한, 다른 정의 또는 성능 측정이 가능하다.

상기 제공한 모델, 방법, 및 장치는 상이한 시스템, 채널 조건, 및 수신기 설계를 지원하는 다양한 실시형태의 예로서 기능한다. 전술한 바와 같은 병렬 등화기의 애플리케이션은 하이 데이터 레이트 시스템을 포함하지만, 거기에 제한되지 않은 다양한 통신 시스템에서의 동작을 위해 채용된 임의의 다양한 수신기에서 구현될 수도 있다.

당업자는 다양한 본 명세서에 개시한 실시형태와 관련하여 설명한 다양한 예시적인 논리 블록, 모듈, 회로, 및 알고리즘이 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 결합으로서 구현될 수도 있다는 것을 이해할 것이다. 하드웨어 및 소프트웨어의 상호 교환성을 명확하게 설명하기 위해, 다양한 예시적인 구성요소, 블록, 모듈, 회로, 및 알고리즘을 그들의 기능성과 관련하여 일반적으로 전술하였다. 이러한 기능성은 특정한 애플리케이션 및 전체 시스템에 부과되는 설계 제약에 따라 하드웨어 또는 소프트웨어로서 구현된다. 당업자는 각 특정한 애플리케이션에 대해 변화하는 방식으로 설명한 기능성을 구현할 수도 있지만, 이러한 구현 결정이 본 발명의 범위를 벗어나는 것으로서 해석되어서는 안된다.

본 명세서에 개시한 실시형태와 관련하여 설명한 다양한 예시적인 논리 블록, 모듈, 및 회로는 범용 프로세서, 디지털 신호 프로세서 (DSP), 응용 주문형 집적 회로 (ASIC), 필드 프로그램 가능한 게이트 어레이 (FPGA) 또는 다른 프로그램 가능한 로직 디바이스, 개별 게이트 또는 트랜지스터 로직, 개별 하드웨어 구성요소, 또는 본 명세서에 설명한 기능을 수행하도록 설계된 이들의 임의의 결합으로 구현 또는 수행될 수도 있다. 범용 프로세서는 마이크로프로세서일 수도 있지만, 또 다른 방법으로는, 프로세서는 임의의 종래의 프로세서, 제어기, 마이크로제어기, 또는 스테이트 머신일 수도 있다. 또한, 프로세서는 컴퓨팅 디바이스의 결합, 예를 들어, DSP 및 마이크로프로세서의 결합, 복수의 마이크로프로세서, DSP 코어와 결합한 하나 이상의 마이크로프로세서, 또는 임의의 다른 이러한 구성으로서 구현될 수도 있다.

본 명세서에 개시한 실시형태와 관련하여 설명한 방법 또는 알고리즘은 하드웨어에서, 프로세서에 의해 실행되는 소프트웨어 모듈에서, 또는 이들의 결합에서 직접 실시될 수도 있다. 소프트웨어 모듈은 RAM 메모리, 플래시 메모리, ROM 메모리, EPROM 메모리, EEPROM 메모리, 레지스터, 하드 디스크, 제거 가능한 디스크, CD-ROM, 또는 당업계에 공지되어 있는 저장 매체의 임의의 다른 형태에 상주할 수도 있다. 예시적인 저장 매체가 프로세서에 연결되어서, 프로세서는 저장 매체로부터 정보를 판독할 수도 있고 저장 매체에 정보를 기록할 수도 있다. 또 다른 방법으로는, 저장 매체는 프로세서에 필수적일 수도 있다. 프로세서 및 저장 매체는 ASIC내에 상주할 수도 있다. ASIC는 사용자 단말기에 상주할 수도 있다. 또 다른 방법으로는, 프로세서 및 저장 매체는 사용자 단말기에서 개별 구성요소로서 상주할 수도 있다.

개시한 실시형태의 전술한 설명은 당업자가 본 발명을 제조하거나 사용할 수 있도록 제공된다. 이들 실시형태에 대한 다양한 변형이 당업자에게는 명백할 것이고, 본 명세서에 정의한 일반 원리는 본 발명의 사상 또는 범위를 벗어나지 않고 다른 실시형태에 적용될 수도 있다. 따라서, 본 발명은 본 명세서에 나타낸 실시형태에 제한되는 것이 아니라 본 명세서에 개시한 원리 및 신규한 특징과 일치하는 가장 광범위한 범위를 부여한다.

Claims

파라미터의 세트에 의해 정의된 등화기를 사용하여 수신 샘플로부터 송신된 신호를 추정하는 방법으로서,

상기 파라미터의 세트에 대한 제 1 세트의 값을 결정하는 단계;

업데이트된 제 1 세트의 값을 생성하기 위해 상기 등화기를 트레이닝하는 단계;

상기 업데이트된 제 1 세트의 값과 관련된, 등화기의 제 1 성능 파라미터를 추정하는 단계;

상기 파라미터의 세트에 대한 제 2 세트의 값을 설정하는 단계로서, 상기 제 2 세트의 값은 상기 등화기의 구성을 실제적으로 변화시키는, 상기 설정하는 단계;

업데이트된 제 2 세트의 값을 생성하기 위해 상기 등화기를 트레이닝하는 단계;

상기 업데이트된 제 2 세트의 값과 관련된, 상기 등화기의 제 2 성능 파라미터를 추정하는 단계;

상기 제 1 성능 파라미터를 상기 제 2 성능 파라미터에 비교하는 단계;

상기 제 1 성능 파라미터와 상기 제 2 성능 파라미터를 비교하는 것에 기초하여 상기 제 1 세트의 값 및 상기 제 2 세트의 값중 하나를 선택하는 단계; 및

상기 선택하는 단계의 결과를 사용하여 상기 등화기를 구성하는 단계를 포함하는, 송신 신호 추정 방법.
제 1 항에 있어서,

공지된 샘플의 시퀀스가 상기 등화기 트레이닝을 위해 사용되는, 송신 신호 추정 방법.
제 2 항에 있어서,

상기 제 1 성능 파라미터는 상기 등화기의 캐리어 대 간섭 (C/I) 비인, 송신 신호 추정 방법.
제 1 항에 있어서,

데이터 샘플을 수신하는 단계;

상기 데이터 샘플을 샘플 메모리 저장 디바이스에 저장하는 단계;

적어도 상기 데이터 샘플의 일부분을 검색하는 단계; 및

상기 구성된 등화기를 사용하여 적어도 상기 데이터 샘플의 일부분을 프로세싱하는 단계를 더 포함하는, 송신 신호 추정 방법.
제 1 항에 있어서,

제 1 및 제 2 세트의 계수중에서 선택된 하나를 파라미터 메모리 저장기에 저장하는 단계를 더 포함하는, 송신 신호 추정 방법.
제 1 항에 있어서,

상기 파라미터의 세트는 상기 등화기의 제 1 필터용의 필터 계수를 포함하는, 송신 신호 추정 방법.
제 6 항에 있어서,

상기 파라미터의 세트는 상기 등화기의 제 2 필터용의 필터 계수를 더 포함하는, 송신 신호 추정 방법.
제 1 항에 있어서,

상기 파라미터의 세트는 상기 수신 샘플의 DC 오프셋을 포함하는, 송신 신호 추정 방법.
제 1 항에 있어서,

상기 파라미터의 세트는 섹터 식별자를 포함하는, 송신 신호 추정 방법.
제 1 항에 있어서,

상기 파라미터의 세트는 상기 수신 샘플의 위상을 포함하는, 송신 신호 추정 방법.
수신기에서 신호 샘플을 프로세싱하는 방법으로서, 상기 샘플은 샘플링 레이트에서 수신되며 파일럿 샘플과 데이터 샘플을 포함하는, 상기 신호 샘플을 프로세싱하는 방법에 있어서,

상기 신호 샘플을 상기 샘플링 레이트에서 샘플 메모리 저장 디바이스에 기록하는 단계;

상기 샘플링 레이트보다 더 높은 레이트에서 상기 샘플 메모리 저장 디바이스로부터 상기 파일럿 샘플을 검색하고,

복수의 파라미터 세트를 적용함으로써 등화기를 트레이닝하며, 그리고

상기 복수의 파라미터 세트중의 하나의 파라미터 세트를 선택함으로써 상기 등화기를 트레이닝하는 단계; 및

상기 복수의 파라미터 세트로부터 선택된 파라미터 세트를 적용하는 상기 등화기를 사용하여, 상기 샘플 메모리 저장 디바이스로부터의 데이터 샘플을 프로세싱하는 단계를 포함하는, 신호 샘플 프로세싱 방법.
파라미터의 세트에 의해 정의된 등화기를 사용하여 수신 샘플로부터 송신된 신호를 추정하는 장치로서,

상기 파라미터의 세트에 대한 제 1 세트의 값을 결정하는 수단;

업데이트된 제 1 세트의 값을 생성하기 위해 상기 등화기를 트레이닝하는 수단;

상기 업데이트된 제 1 세트의 값과 관련된, 상기 등화기의 제 1 성능 파라미터를 추정하는 수단;

상기 파라미터의 세트에 대한 제 2 세트의 값을 설정하는 수단으로서, 상기 제 2 세트의 값은 상기 등화기의 구성을 실제로 변화시키는, 상기 설정하는 수단;

업데이트된 제 2 세트의 값을 생성하기 위해 상기 등화기를 트레이닝하는 수단;

상기 업데이트된 제 2 세트의 값과 관련된, 상기 등화기의 제 2 성능 파라미터를 추정하는 수단;

상기 제 1 성능 파라미터를 상기 제 2 성능 파라미터에 비교하는 수단;

상기 제 1 성능 파라미터와 상기 제 2 성능 파라미터의 비교에 기초하여 상기 제 1 세트의 값과 상기 제 2 세트의 값 중 하나를 선택하는 수단; 및

상기 선택의 결과를 사용하여 상기 등화기를 구성하는 수단을 구비하는, 송신 신호 추정 장치.
수신기에서 신호 샘플을 프로세싱하는 장치로서, 상기 샘플은 샘플링 레이트에서 수신되며, 파일럿 샘플 및 데이터 샘플을 포함하는, 신호 샘플을 프로세싱하는 장치에 있어서,

상기 신호 샘플을 상기 샘플링 레이트에서 샘플 메모리 저장 디바이스에 기록하는 수단;

상기 샘플링 레이트보다 더 높은 레이트에서 상기 샘플 메모리 저장 디바이스로부터 상기 파일럿 샘플을 검색하고,

복수의 파라미터 세트를 적용함으로써 등화기를 트레이닝하며, 그리고

상기 복수의 파라미터 세트중의 하나의 파라미터 세트를 선택함으로써 상기 등화기를 트레이닝하는 수단; 및

상기 복수의 파라미터 세트로부터 선택된 파라미터 세트를 적용하는 상기 등화기를 사용하여, 상기 샘플 메모리 저장 디바이스로부터의 데이터 샘플을 프로세싱하는 수단을 구비하는, 신호 샘플 프로세싱 장치.
수신 샘플을 저장하는 샘플 메모리 저장 유닛;

구성 선택 유닛, 및

파라미터 메모리 저장 유닛을 구비하는, 수신 샘플을 프로세싱하는 등화기를 구비하며,

상기 등화기를 트레이닝하기 위해 복수의 파라미터 세트가 사용되고, 하나의 파라미터 세트가 선택되며, 그리고

상기 구성 선택 유닛은 상기 등화기의 구성을 결정하기 위해 상기 하나의 파라미터 세트를 적용하는, 무선 장치.