JPH03244220A - 自動等化器 - Google Patents
自動等化器Info
- Publication number
- JPH03244220A JPH03244220A JP4171490A JP4171490A JPH03244220A JP H03244220 A JPH03244220 A JP H03244220A JP 4171490 A JP4171490 A JP 4171490A JP 4171490 A JP4171490 A JP 4171490A JP H03244220 A JPH03244220 A JP H03244220A
- Authority
- JP
- Japan
- Prior art keywords
- output
- automatic equalizer
- symbol
- interval
- multipath
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004364 calculation method Methods 0.000 abstract description 9
- 230000005540 biological transmission Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 20
- 238000005070 sampling Methods 0.000 description 20
- 238000001514 detection method Methods 0.000 description 5
- 230000006870 function Effects 0.000 description 3
- 238000004891 communication Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の構成〕
(産業上の利用分野)
本発明は受信信号の波形等化を行なう自動等化器に関す
る。
る。
(従来の技術)
ディジタル無線通信においては、通信路で発生するマル
チパス伝搬等による波形歪によって、受信信号の品質が
劣化する。例えば、第8図に示すように、送信局1から
電波が送出され、これを受信局2で受信する場合、受信
局2では、直接波と反射波が重畳されるために、電波の
波形が鈍り、所望の受信品質を得ることが困難になる。
チパス伝搬等による波形歪によって、受信信号の品質が
劣化する。例えば、第8図に示すように、送信局1から
電波が送出され、これを受信局2で受信する場合、受信
局2では、直接波と反射波が重畳されるために、電波の
波形が鈍り、所望の受信品質を得ることが困難になる。
そこで、従来、受信局に自動等化器を設け、この自動等
化器により受信波の改善を図れることが知られている。
化器により受信波の改善を図れることが知られている。
この種の自動等化器は、一般に、受信信号を一定時間間
隔でサンプリングするサンプリング部と、それぞれその
一定時間を遅延時間として有する複数の遅延素子が多段
接続されて成り上記サンブリング部からのデータを入力
とするデータ遅延部と、上記サンプリング部からのデー
タ及び上記複数の遅延素子各々からのデータにその各デ
ータに対して固有のタップ係数を掛は合わせ、各データ
の重み付けを行う重み付は手段と、この重み付は手段の
全出力データを加算する加算手段と、その加算結果につ
いて符号判定を行う判定手段と、上記加算手段からの加
算結果と判定手段からの判定結果とを比較して等化誤差
を求め、この等化誤差に基づいて上記タップ係数を補正
するタップ係数制御部とを備える構成となっている。
隔でサンプリングするサンプリング部と、それぞれその
一定時間を遅延時間として有する複数の遅延素子が多段
接続されて成り上記サンブリング部からのデータを入力
とするデータ遅延部と、上記サンプリング部からのデー
タ及び上記複数の遅延素子各々からのデータにその各デ
ータに対して固有のタップ係数を掛は合わせ、各データ
の重み付けを行う重み付は手段と、この重み付は手段の
全出力データを加算する加算手段と、その加算結果につ
いて符号判定を行う判定手段と、上記加算手段からの加
算結果と判定手段からの判定結果とを比較して等化誤差
を求め、この等化誤差に基づいて上記タップ係数を補正
するタップ係数制御部とを備える構成となっている。
第9図および第10図に従来の自動等化器の構成を示す
。第9図は、いわゆるシンボル間隔自動等化器(シンボ
ル間隔トランスバーサル等化器)であり、第10図は、
いわゆる分数間隔自動等化器(分数間隔トランスバーサ
ル等化器)である。
。第9図は、いわゆるシンボル間隔自動等化器(シンボ
ル間隔トランスバーサル等化器)であり、第10図は、
いわゆる分数間隔自動等化器(分数間隔トランスバーサ
ル等化器)である。
第9図において、受信信号r (t)は、上記サンプリ
ング部としてのサンプリング・スイッチ11によって、
ここではシンボル時間間隔T毎にサンプリングされる。
ング部としてのサンプリング・スイッチ11によって、
ここではシンボル時間間隔T毎にサンプリングされる。
12.12.・・・は上記データ遅延部を構成する遅延
素子であり、その遅延時間はシンボル時間間隔Tと等し
く、サンプリング・スイッチ11からのデータは、逐次
、先頭のシンボル間隔遅延素子12に供給される。サン
プリング・スイッチ11の出力xiと各シンボル間隔遅
延素子12の出力x2〜X5は、それぞれ乗算器13に
よってタップ係数al−a5が掛は合わされることで重
み付けされ、加算器14で加算される。加算結果Aは、
判定部15で符号判定されてAとなり、シンボル時間間
隔T毎に等化出力として出力される。
素子であり、その遅延時間はシンボル時間間隔Tと等し
く、サンプリング・スイッチ11からのデータは、逐次
、先頭のシンボル間隔遅延素子12に供給される。サン
プリング・スイッチ11の出力xiと各シンボル間隔遅
延素子12の出力x2〜X5は、それぞれ乗算器13に
よってタップ係数al−a5が掛は合わされることで重
み付けされ、加算器14で加算される。加算結果Aは、
判定部15で符号判定されてAとなり、シンボル時間間
隔T毎に等化出力として出力される。
また、等化誤差生成部16では、判定部15の入力Aと
出力Aとの差から等化誤差eを出力し、タップ係数制御
部17は、等化誤差eに応じて、タップ係数a1〜a5
を決定し、シンボル時間間隔T毎にタップ係数を更新す
る。
出力Aとの差から等化誤差eを出力し、タップ係数制御
部17は、等化誤差eに応じて、タップ係数a1〜a5
を決定し、シンボル時間間隔T毎にタップ係数を更新す
る。
ここで、重み付けされるデータX1とx5との間には、
シンボル時間間隔Tの4倍の時間差があることになり、
その分のマルチパス遅延時間に対応することができるこ
ととなる。
シンボル時間間隔Tの4倍の時間差があることになり、
その分のマルチパス遅延時間に対応することができるこ
ととなる。
しかし、第11図に示すように、マルチパス遅延時間が
シンボル時間間隔Tの整数倍のときには誤り率が小さく
精度の高い等化を行うが、そのマルチパス遅延時間がシ
ンボル時間間隔Tの整数倍ではなくなると、同じ等化能
力範囲内であ4てもマルチパス遅延時間が整数倍のとき
に比して誤り率がかなり高くなるという問題がある。
シンボル時間間隔Tの整数倍のときには誤り率が小さく
精度の高い等化を行うが、そのマルチパス遅延時間がシ
ンボル時間間隔Tの整数倍ではなくなると、同じ等化能
力範囲内であ4てもマルチパス遅延時間が整数倍のとき
に比して誤り率がかなり高くなるという問題がある。
そこで、次に、この問題を解決すべく、サンプリング時
間間隔をより細かく取ることが考えられる。第10図に
示す分数間隔自動等化器は、このような発想から得られ
たもので、シンボル間隔自動等化器におけるシンボル間
隔遅延素子12を、遅延時間がシンボル時間間隔Tより
小さい分数間隔遅延素子21に変えたものに相当する。
間間隔をより細かく取ることが考えられる。第10図に
示す分数間隔自動等化器は、このような発想から得られ
たもので、シンボル間隔自動等化器におけるシンボル間
隔遅延素子12を、遅延時間がシンボル時間間隔Tより
小さい分数間隔遅延素子21に変えたものに相当する。
すなわち、受信信号r (t)は、サンプリング・スイ
ッチ22によって、シンボル時間間隔Tより小さい分数
間隔T/2毎にサンプリングされ、分数間隔遅延素子2
1に逐次供給される。□サンプリング・スイッチ22の
出力y1と分数間隔遅延素子21の出力y2〜y9は、
それぞれ、乗算器13によってタップ係数bl−b9を
掛は合わせることで重み付けされ、加算器14で加算さ
れる。
ッチ22によって、シンボル時間間隔Tより小さい分数
間隔T/2毎にサンプリングされ、分数間隔遅延素子2
1に逐次供給される。□サンプリング・スイッチ22の
出力y1と分数間隔遅延素子21の出力y2〜y9は、
それぞれ、乗算器13によってタップ係数bl−b9を
掛は合わせることで重み付けされ、加算器14で加算さ
れる。
加算結果Aは、判定部15で符号判定されてAとなって
シンボル時間間隔T毎に自動等化器から出力される。
シンボル時間間隔T毎に自動等化器から出力される。
また、等化誤差生戊部16では、判定部15の入力Aと
出力Aとの差から等化誤差eを出力し、タップ係数制御
部17は、等化誤差eに応じて、タップ係数bl〜b9
を決定し、シンボル時間間隔T毎にタップ係数b1〜b
9を更新する。ここで、重み付けされるデータy1とy
9との間には、第8図の場合と同様、シンボル時間間隔
Tの4倍の時間差があることに加え、サンプリング時間
間隔を分数間隔とした分だけマルチパス遅延時間に対し
て細かい制御が可能になり、第11図にも示すように、
同じ等化能力範囲を有しながら誤り率を小さくすること
ができる。
出力Aとの差から等化誤差eを出力し、タップ係数制御
部17は、等化誤差eに応じて、タップ係数bl〜b9
を決定し、シンボル時間間隔T毎にタップ係数b1〜b
9を更新する。ここで、重み付けされるデータy1とy
9との間には、第8図の場合と同様、シンボル時間間隔
Tの4倍の時間差があることに加え、サンプリング時間
間隔を分数間隔とした分だけマルチパス遅延時間に対し
て細かい制御が可能になり、第11図にも示すように、
同じ等化能力範囲を有しながら誤り率を小さくすること
ができる。
しかし、この分数間隔自動等化器のように、サンプリン
グ時間間隔を細かくし且つ大きな等化能力範囲を得よう
とした場合、それだけタップ数が増加することとなるた
めにタップ係数の更新のための演算量がそのことに伴っ
て増加するという問題を生ずる。因みに、タップ係数制
御部17でのタップ係数更新アルゴリズムとしては、グ
ラジェント・アルゴリズム、カルマン・アルゴリズム等
が知られているが、タップ係数更新にかかわる演算量は
、それぞれ、タップ数あるいはタップ数の2乗に比例す
るので、タップ数が増加するほど、タップ係数更新の度
に膨大な演算が必要となる。
グ時間間隔を細かくし且つ大きな等化能力範囲を得よう
とした場合、それだけタップ数が増加することとなるた
めにタップ係数の更新のための演算量がそのことに伴っ
て増加するという問題を生ずる。因みに、タップ係数制
御部17でのタップ係数更新アルゴリズムとしては、グ
ラジェント・アルゴリズム、カルマン・アルゴリズム等
が知られているが、タップ係数更新にかかわる演算量は
、それぞれ、タップ数あるいはタップ数の2乗に比例す
るので、タップ数が増加するほど、タップ係数更新の度
に膨大な演算が必要となる。
さらに、マルチパス環境の変化に追従するまでに要する
時間は、タップ数に比例するため、同じ等化範囲を有す
るもの同士であれば、タップ数が多いほど追従性が悪化
するという問題がある。これに対処するには、タップ数
を減らし等化能力の有効範囲を狭めるしかない。
時間は、タップ数に比例するため、同じ等化範囲を有す
るもの同士であれば、タップ数が多いほど追従性が悪化
するという問題がある。これに対処するには、タップ数
を減らし等化能力の有効範囲を狭めるしかない。
したがって、−概に、サンプリング時間間隔を細かくす
ることが良好な策であるとは言えず、換言すれば、サン
プリング時間間隔を大きくすることは少ないタップ数で
広範囲のマルチパス遅延時間に対応することができると
いう点でシンボル間隔自動等化器の方が優れていると言
える。
ることが良好な策であるとは言えず、換言すれば、サン
プリング時間間隔を大きくすることは少ないタップ数で
広範囲のマルチパス遅延時間に対応することができると
いう点でシンボル間隔自動等化器の方が優れていると言
える。
(発明が解決しようとする課8)
このように従来の自動等化器にあっては、そのタップ数
に係わる制限から、マルチパス遅延時間に対する等化能
力の有効範囲を広く取ろうとすればマルチパス遅延時間
への細かい制御を犠牲にし、逆にマルチパス遅延時間に
対する制御を細かくしようとすれば等化能力の有効範囲
を狭めるしかなかった。
に係わる制限から、マルチパス遅延時間に対する等化能
力の有効範囲を広く取ろうとすればマルチパス遅延時間
への細かい制御を犠牲にし、逆にマルチパス遅延時間に
対する制御を細かくしようとすれば等化能力の有効範囲
を狭めるしかなかった。
前者の場合には、マルチパス遅延時間が分数間隔になる
ようなマルチパス環境において等化器り率が高くなり、
また後者の場合にはマルチパス遅延時間幅が大きくなる
ようなマルチパス環境に対応できないこととなり、何れ
にしてもマルチパス環境への高適応性を得るのが困難で
あった。
ようなマルチパス環境において等化器り率が高くなり、
また後者の場合にはマルチパス遅延時間幅が大きくなる
ようなマルチパス環境に対応できないこととなり、何れ
にしてもマルチパス環境への高適応性を得るのが困難で
あった。
本発明は、このような従来の問題点に鑑みてなされたも
ので、その目的とするところは、タップ係数更新毎の当
該係数の演算量を増加させることなしにマルチパスの環
境に応じた等化制御が可能な自動等化器を提供すること
にある。
ので、その目的とするところは、タップ係数更新毎の当
該係数の演算量を増加させることなしにマルチパスの環
境に応じた等化制御が可能な自動等化器を提供すること
にある。
(課題を解決するための手段)
上記目的を達成するために、本発明においては、遅延時
間が受信信号のシンボル時間と等しい遅延素子を持つタ
ップ付遅延線を含むシンボル間隔自動等化器部と、遅延
時間が受信信号のシンボル時間より短い遅延素子を持つ
タップ付遅延線を含む分数間隔自動等化器部と、等化出
力を前記シンボル間隔自動等化器部の出力と前記分数間
隔自動等化器部の出力との何れかに切換える等化出力切
換え手段とを備えている。
間が受信信号のシンボル時間と等しい遅延素子を持つタ
ップ付遅延線を含むシンボル間隔自動等化器部と、遅延
時間が受信信号のシンボル時間より短い遅延素子を持つ
タップ付遅延線を含む分数間隔自動等化器部と、等化出
力を前記シンボル間隔自動等化器部の出力と前記分数間
隔自動等化器部の出力との何れかに切換える等化出力切
換え手段とを備えている。
(作 用)
本発明の自動等化器によれば、等化出力をシンボル間隔
自動等化器部の出力と分数間隔自動等化器部の出力との
いずれか一方に切り換え出力するように構成したので、
タップ係数更新毎の当該係数の演算量を増加させること
なしにマルチパスの環境に応じた等化制御が可能となる
ものである。
自動等化器部の出力と分数間隔自動等化器部の出力との
いずれか一方に切り換え出力するように構成したので、
タップ係数更新毎の当該係数の演算量を増加させること
なしにマルチパスの環境に応じた等化制御が可能となる
ものである。
つまり、本発明は、例えば、受信局会が送信局1の近傍
にある場合には、直接波が反射波に比べ十分な電界強度
で受信されるので、反射波の影響が小さくなって、マル
チパス遅延時間があってもこれは小さな範囲に限定され
て小刻みに変化し、一方、受信局2が送信局1から遠方
にある場合には、反射波が直接波と同等あるいは直接波
以上の電界強度で受信され、反射波の影響が大きくなり
、この反射波のマルチパス遅延時間も大きくなって大き
な時間幅をもって変化し易いことに着目してなされたも
のである。
にある場合には、直接波が反射波に比べ十分な電界強度
で受信されるので、反射波の影響が小さくなって、マル
チパス遅延時間があってもこれは小さな範囲に限定され
て小刻みに変化し、一方、受信局2が送信局1から遠方
にある場合には、反射波が直接波と同等あるいは直接波
以上の電界強度で受信され、反射波の影響が大きくなり
、この反射波のマルチパス遅延時間も大きくなって大き
な時間幅をもって変化し易いことに着目してなされたも
のである。
このような現象に着目すれば、等化出力としてシンボル
間隔自動等化器としての等化信号と分数間隔自動等化器
としての等化信号とを用意し、マルチパス環境に応じて
何れかを切換え出力するようにすれば、マルチパスの環
境に応じた等化制御が可能となる。
間隔自動等化器としての等化信号と分数間隔自動等化器
としての等化信号とを用意し、マルチパス環境に応じて
何れかを切換え出力するようにすれば、マルチパスの環
境に応じた等化制御が可能となる。
そして、このように構成するにあたり、とくに分数間隔
自動等化器部に関して、マルチパス遅延時間が小刻みに
変化する場合にはその範囲も小さく限定されることから
、シンボル間隔自動等化器部はどの等化能力有効幅を取
らなくても良いため、その有効幅確保のためにタップ数
を増加させる必要がないため、タップ係数更新毎のタッ
プ係数演算量を小さく押さえられる。
自動等化器部に関して、マルチパス遅延時間が小刻みに
変化する場合にはその範囲も小さく限定されることから
、シンボル間隔自動等化器部はどの等化能力有効幅を取
らなくても良いため、その有効幅確保のためにタップ数
を増加させる必要がないため、タップ係数更新毎のタッ
プ係数演算量を小さく押さえられる。
(実施例)
以下、図面を参照して本発明の詳細な説明する。
第1図は、本発明の第1実施例のブロック図である。
この図において、101はシンボル間隔自動等化器、1
02は分数間隔自動等化器、103は出力選択スイッチ
であり、本実施例の装置は、シンボル間隔自動等化器1
01と分数間隔自動等化器102とを並列的に設け、こ
れらの出力を出力選択スイッチ103により切換え出力
するようになっているものである。
02は分数間隔自動等化器、103は出力選択スイッチ
であり、本実施例の装置は、シンボル間隔自動等化器1
01と分数間隔自動等化器102とを並列的に設け、こ
れらの出力を出力選択スイッチ103により切換え出力
するようになっているものである。
すなわち、まず、受信信号「(t)は、シンボル間隔自
動等化器101と分数間隔自動等化器102の両方に供
給される。シンボル間隔自動等化器101および分数間
隔自動等化器102の出力は、出力選択スイッチ103
によって選択され出力されるものである。104はその
切換え制御を行うスイッチ制御部であり、このスイッチ
制御部104は、例えば受信局が送信局の遠方にある場
合のように、マルチパス遅延時間が大きい場合にはシン
ボル間隔自動等化器101側(すなわち、“L°側)に
設定され、例えば、受信局が送信局の近傍にある場合の
ように、マルチパス遅延時間が小さい場合には分数間隔
自動等化器102側に設定されるようにスイッチ103
を制御するものである。なお、このスイッチ103の切
換え制御の具体的な内容については第5図及び第6図に
示す実施例の説明の際に又は第7図を参照して詳述する
。
動等化器101と分数間隔自動等化器102の両方に供
給される。シンボル間隔自動等化器101および分数間
隔自動等化器102の出力は、出力選択スイッチ103
によって選択され出力されるものである。104はその
切換え制御を行うスイッチ制御部であり、このスイッチ
制御部104は、例えば受信局が送信局の遠方にある場
合のように、マルチパス遅延時間が大きい場合にはシン
ボル間隔自動等化器101側(すなわち、“L°側)に
設定され、例えば、受信局が送信局の近傍にある場合の
ように、マルチパス遅延時間が小さい場合には分数間隔
自動等化器102側に設定されるようにスイッチ103
を制御するものである。なお、このスイッチ103の切
換え制御の具体的な内容については第5図及び第6図に
示す実施例の説明の際に又は第7図を参照して詳述する
。
ここでシンボル間隔自動1化1101にツイテは第8図
に示すような従来の装置を用いることができ、また分数
間隔自動等化器102については第9図に示すようにシ
ンボル間隔自動等化器と同等のマルチパス遅延時間の変
化幅に対応する必要はなく、第11図の特性から考えれ
ば、シンボル間隔等化器の半分の幅に対応すれば済むか
ら、タップ数もシンボル間隔自動等化器101のものと
同等に押さえたもので良い。これにより、本実施例によ
れば、シンボル間隔自動等fヒ器101の出力信号と分
数間隔自動等化器102の出力信号とをマルチパス環境
に応じて切換え出力するようにすれば、マルチパスの環
境に応じた等化制御が可能となるとともに、分数間隔で
マルチパスに対応する場合でもタップ係数更新毎のタッ
プ係数演算量を小さく押さえられる。
に示すような従来の装置を用いることができ、また分数
間隔自動等化器102については第9図に示すようにシ
ンボル間隔自動等化器と同等のマルチパス遅延時間の変
化幅に対応する必要はなく、第11図の特性から考えれ
ば、シンボル間隔等化器の半分の幅に対応すれば済むか
ら、タップ数もシンボル間隔自動等化器101のものと
同等に押さえたもので良い。これにより、本実施例によ
れば、シンボル間隔自動等fヒ器101の出力信号と分
数間隔自動等化器102の出力信号とをマルチパス環境
に応じて切換え出力するようにすれば、マルチパスの環
境に応じた等化制御が可能となるとともに、分数間隔で
マルチパスに対応する場合でもタップ係数更新毎のタッ
プ係数演算量を小さく押さえられる。
第2図は、本発明に係る第2実施例を示す回路図であり
、ここではシンボル間隔自動等化器101と分数間隔自
動等化器102とでタップの共有化を図り、装置全体と
してのタップ数を低減している。
、ここではシンボル間隔自動等化器101と分数間隔自
動等化器102とでタップの共有化を図り、装置全体と
してのタップ数を低減している。
この図において、201は人力切換えスイッチ、204
はその切換え制御部である。入力切換えスイッチ201
は切換え制御部204によってL側の出力と“H”側の
出力に交互に接続されるように切換え制御され、これに
より受信信号r (t)は、この入力切換えスイッチ2
01によってシンボル時間間隔の半分の時間間隔、すな
わち、T/2毎にサンプリングされL側の出力と“H″
側の出力に交互に出力される。
はその切換え制御部である。入力切換えスイッチ201
は切換え制御部204によってL側の出力と“H”側の
出力に交互に接続されるように切換え制御され、これに
より受信信号r (t)は、この入力切換えスイッチ2
01によってシンボル時間間隔の半分の時間間隔、すな
わち、T/2毎にサンプリングされL側の出力と“H″
側の出力に交互に出力される。
202はシンボル間隔自動等化器である。このシンボル
間隔自動等化器202は5個のシンボル間隔遅延素子1
2を備え、これらは人力切換えスイッチ201の“L°
側に多段接続されている。
間隔自動等化器202は5個のシンボル間隔遅延素子1
2を備え、これらは人力切換えスイッチ201の“L°
側に多段接続されている。
したがって、その−段目の遅延素子12・には入力切換
えスイッチ201の“L”側の出力zlが入力される。
えスイッチ201の“L”側の出力zlが入力される。
この信号zlとL側に接続されたシンボル間隔遅延素子
12の出力z2〜z5のそれぞれに対して乗算器13が
設けられ、各信号zl〜z5はこの乗算器13によって
タップ係数cl〜C5が掛は合わされることで重み付け
され、第1加算器14aですべて加算される。加算結果
AIは、第1判定部15aで符号判定されてAlとなっ
てシンボル時間間隔T毎にシンボル間隔自動等化器20
2から出力される。
12の出力z2〜z5のそれぞれに対して乗算器13が
設けられ、各信号zl〜z5はこの乗算器13によって
タップ係数cl〜C5が掛は合わされることで重み付け
され、第1加算器14aですべて加算される。加算結果
AIは、第1判定部15aで符号判定されてAlとなっ
てシンボル時間間隔T毎にシンボル間隔自動等化器20
2から出力される。
また、第1等化誤差生成部16aでは、第1判定部15
aの人力AIと出力Alとの差から等化誤差elを出力
し、第1タップ係数制御部17mは、等化誤差elに応
じて、タップ係数cl〜c5を決定し、シンボル時間間
隔T毎にタップ係数cl−c5を更新する。ここで、重
み付けされるデータzlと25との間には、シンボル時
間間隔Tの4倍の時間差があることになる。
aの人力AIと出力Alとの差から等化誤差elを出力
し、第1タップ係数制御部17mは、等化誤差elに応
じて、タップ係数cl〜c5を決定し、シンボル時間間
隔T毎にタップ係数cl−c5を更新する。ここで、重
み付けされるデータzlと25との間には、シンボル時
間間隔Tの4倍の時間差があることになる。
203は分数間隔自動等花器である。分数間隔自動等化
器203は人力切換えスイッチ201の“H°側に多段
接続された2個のシンボル間隔遅延素子12を備え、こ
の分数間隔自動等化器202ではその2個のシンボル間
隔遅延素子12の出力zfl、z7とシンボル間隔自動
等花器202で使用されている3個のシンボル間隔遅延
素子12の出力z2.z3.z4とで分数間隔のサンプ
リングデータを得ており、各信号z2゜z8.z4.z
6.z7に対応して乗算器13が設けられている。これ
ら各信号z 2 * z 8 + z 4 +z6
.z7は、対応する各乗算器13において、固有のタッ
プ係数c6〜clOを掛は合わせることで重み付けされ
、第2加算器14bで全て加算される。加算結果A2は
第2判定部15bで符号判定されてA2となってシンボ
ル時間間隔T毎に分数間隔等花器203から出力される
。また、第2等化誤差生成部16bでは、第2判定部1
5bの入力A2と出力A2との差から等化誤差e2を出
力し、第2タップ係数制御部17bは、等化誤差e2に
応じて、タップ係数c6〜clOを決定し、シンボル時
間間隔T毎にタップ係数C6〜clOを更新する。ここ
で、重み付けされるデータz2と24との間には、シン
ボル間隔自動等化器202の場合と異なって、シンボル
時間間隔Tの2倍の時間差があることになる。
器203は人力切換えスイッチ201の“H°側に多段
接続された2個のシンボル間隔遅延素子12を備え、こ
の分数間隔自動等化器202ではその2個のシンボル間
隔遅延素子12の出力zfl、z7とシンボル間隔自動
等花器202で使用されている3個のシンボル間隔遅延
素子12の出力z2.z3.z4とで分数間隔のサンプ
リングデータを得ており、各信号z2゜z8.z4.z
6.z7に対応して乗算器13が設けられている。これ
ら各信号z 2 * z 8 + z 4 +z6
.z7は、対応する各乗算器13において、固有のタッ
プ係数c6〜clOを掛は合わせることで重み付けされ
、第2加算器14bで全て加算される。加算結果A2は
第2判定部15bで符号判定されてA2となってシンボ
ル時間間隔T毎に分数間隔等花器203から出力される
。また、第2等化誤差生成部16bでは、第2判定部1
5bの入力A2と出力A2との差から等化誤差e2を出
力し、第2タップ係数制御部17bは、等化誤差e2に
応じて、タップ係数c6〜clOを決定し、シンボル時
間間隔T毎にタップ係数C6〜clOを更新する。ここ
で、重み付けされるデータz2と24との間には、シン
ボル間隔自動等化器202の場合と異なって、シンボル
時間間隔Tの2倍の時間差があることになる。
そして、シンボル間隔自動等化器202の出力A1およ
び分数間隔自動等化器203の出力A2は、出力選択ス
イッチ103によって選択され出力されるものである。
び分数間隔自動等化器203の出力A2は、出力選択ス
イッチ103によって選択され出力されるものである。
このように、2つの出力系統を持つスイッチ201によ
り、受信信号「(t)を分数時間間隔でサンプリングし
、そのシンボル時間間隔内で互いに分数間隔だけ前後し
て発生する2つのサンプリングデータを得て、先に発生
するサンプリングデータをシンボル間隔自動等花器20
2側に出力し、後に発生するサンプリングデータを分数
間隔自動等花器203側に出力し、シンボル間隔自動等
化器202で用いたデータを分数間隔自動等化器203
側でも使用するように構成することにより、シンボル間
隔自動等化器と分数間隔自動等化器とを独立に並列接続
した場合と比べ、遅延素子の数を削減することができる
。
り、受信信号「(t)を分数時間間隔でサンプリングし
、そのシンボル時間間隔内で互いに分数間隔だけ前後し
て発生する2つのサンプリングデータを得て、先に発生
するサンプリングデータをシンボル間隔自動等花器20
2側に出力し、後に発生するサンプリングデータを分数
間隔自動等花器203側に出力し、シンボル間隔自動等
化器202で用いたデータを分数間隔自動等化器203
側でも使用するように構成することにより、シンボル間
隔自動等化器と分数間隔自動等化器とを独立に並列接続
した場合と比べ、遅延素子の数を削減することができる
。
第3図は、本発明の第3の実施例を示す図である。本実
施例の装置は、出力選択スイッチ103を乗算器1B、
13.・・・と加算器14との間に挿入され、加算器1
4において加算されるデータの切換えにより、シンボル
間隔等化制御とと分数間隔等化制御とを切換えるように
しているもので、これにより加算器14以降の回路系を
シンボル間隔等化制御と分数間隔等化制御とで共有化す
るようにしたものである。
施例の装置は、出力選択スイッチ103を乗算器1B、
13.・・・と加算器14との間に挿入され、加算器1
4において加算されるデータの切換えにより、シンボル
間隔等化制御とと分数間隔等化制御とを切換えるように
しているもので、これにより加算器14以降の回路系を
シンボル間隔等化制御と分数間隔等化制御とで共有化す
るようにしたものである。
すなわち、この第3図において、スイッチ103の“L
”側には信号zl、z2.z4゜z5のシンボル間隔制
御用の各重み付はデータが入力され、同スイッチ103
の“H″側には信号z2.z4.z8.z7の分数間隔
制御用の各重み付はデータが人力され、信号z3のデー
タは直接加算器14に人力されている。よって、シンボ
ル間隔の等化制御を行う場合には、信号zl。
”側には信号zl、z2.z4゜z5のシンボル間隔制
御用の各重み付はデータが入力され、同スイッチ103
の“H″側には信号z2.z4.z8.z7の分数間隔
制御用の各重み付はデータが人力され、信号z3のデー
タは直接加算器14に人力されている。よって、シンボ
ル間隔の等化制御を行う場合には、信号zl。
z2.z3.z4.z5の各重み付はデータが加算器1
4に供給され、分数間隔の等化制御を行う場合には、信
号z2.z8.z4.z6.z7の各重み付はデータが
供給され、その加算結果として各等化制御における値が
得られる。
4に供給され、分数間隔の等化制御を行う場合には、信
号z2.z8.z4.z6.z7の各重み付はデータが
供給され、その加算結果として各等化制御における値が
得られる。
加算結果Aは、判定部15で符号判定されてAとなって
シンボル時間間隔T毎に出力される。
シンボル時間間隔T毎に出力される。
また、等花器差生成部16では第2図に示すものと同様
に、判定部15の入力Aと出力Aとの差から等化誤差e
を出力し、タップ係数制御部17は、等化誤差eに応じ
て、タップ係数cl −c5を決定し、シンボル時間間
隔T毎にタップ係数cl−c5を更新する。
に、判定部15の入力Aと出力Aとの差から等化誤差e
を出力し、タップ係数制御部17は、等化誤差eに応じ
て、タップ係数cl −c5を決定し、シンボル時間間
隔T毎にタップ係数cl−c5を更新する。
このように、本実施例によれば、シンボル間隔自動等化
器と分数間隔自動等化器を独立に並列接続した場合と比
べ、遅延素子の数を削減することができることに加えて
、 出力選択スイッチ103を乗算器13,13.・・・と
加算器14との間に挿入し、加算器14において加算さ
れるデータの切換えにより、シンボル間隔等化制御とと
分数間隔等化制御とを切換えるように構成することによ
り、更に第2図に示した第2の実施例と比べ、加算器1
4、判定部15、等化誤差信号生成部16およびタップ
係数制御部17を各1個にすることができる。
器と分数間隔自動等化器を独立に並列接続した場合と比
べ、遅延素子の数を削減することができることに加えて
、 出力選択スイッチ103を乗算器13,13.・・・と
加算器14との間に挿入し、加算器14において加算さ
れるデータの切換えにより、シンボル間隔等化制御とと
分数間隔等化制御とを切換えるように構成することによ
り、更に第2図に示した第2の実施例と比べ、加算器1
4、判定部15、等化誤差信号生成部16およびタップ
係数制御部17を各1個にすることができる。
なお、この場合、タップ係数制御部17における演算制
御アルゴリズムは、シンボル間隔等化器のときと分数間
隔等化器のときとで共通にするものである。
御アルゴリズムは、シンボル間隔等化器のときと分数間
隔等化器のときとで共通にするものである。
第4図は、本発明の第4の実施例を示す回路図である。
この図に示す実施例は、本発明を判定帰還型等化器に適
応するとともに、シンボル間隔と分数間隔との各制御の
切換えをタップ係数の制御により行うようにしたもので
ある。
応するとともに、シンボル間隔と分数間隔との各制御の
切換えをタップ係数の制御により行うようにしたもので
ある。
すなわち、回路構造上は第3図に示す装置における人力
切換えスイッチ201の“L”側に接続されている遅延
素子12,12.・・・の中の最終段に位置する遅延素
子12及び乗算器13を判定部15の出力端と加算器1
4の入力端との間に配置転換し、出力選択スイッチ10
3を省略した形に相当する。
切換えスイッチ201の“L”側に接続されている遅延
素子12,12.・・・の中の最終段に位置する遅延素
子12及び乗算器13を判定部15の出力端と加算器1
4の入力端との間に配置転換し、出力選択スイッチ10
3を省略した形に相当する。
この図に示す装置においては、まず受信信号r(t’)
は、入力切り換えスイッチ201によってシンボル時間
間隔の半分の時間間隔、すなわち、T/2毎にサンプリ
ングされ、L側の出力とH側の出力に交互に接続、出力
される。
は、入力切り換えスイッチ201によってシンボル時間
間隔の半分の時間間隔、すなわち、T/2毎にサンプリ
ングされ、L側の出力とH側の出力に交互に接続、出力
される。
シンボル間隔自動等化器が選択されている場合には、入
力切り換えスイッチ201の“L°側の出力zlと、“
L”側に接続されたシンボル間隔遅延素子12の出力z
2〜z4と、判定部15の出力に接続されたフィードバ
ック遅延素子12の出力z5が、それぞれ、乗算器13
によってタップ係数cl−c5が掛は合わされることで
重み付けされ、加算器14で加算される。ただし、2個
のタップ係数c6.c7は零に固定されている。
力切り換えスイッチ201の“L°側の出力zlと、“
L”側に接続されたシンボル間隔遅延素子12の出力z
2〜z4と、判定部15の出力に接続されたフィードバ
ック遅延素子12の出力z5が、それぞれ、乗算器13
によってタップ係数cl−c5が掛は合わされることで
重み付けされ、加算器14で加算される。ただし、2個
のタップ係数c6.c7は零に固定されている。
加算結果Aは、判定部15で符号判定されてAとなって
シンボル時間間隔T毎にシンボル間隔自動等化器から出
力される。また、等化誤差生成部16では、判定部15
の入力Aと出力Aとの差から等化誤差eを出力し、タッ
プ係数制御部17は、等化誤差eに応じて、タップ係数
C1%C5を更新する。ただし、2個のタップ係数c8
.c7は零にこていされたままである。ここで、重み付
けされるデータzlと24との間には、シンボル時間間
隔Tの3倍の時間差があることになる。
シンボル時間間隔T毎にシンボル間隔自動等化器から出
力される。また、等化誤差生成部16では、判定部15
の入力Aと出力Aとの差から等化誤差eを出力し、タッ
プ係数制御部17は、等化誤差eに応じて、タップ係数
C1%C5を更新する。ただし、2個のタップ係数c8
.c7は零にこていされたままである。ここで、重み付
けされるデータzlと24との間には、シンボル時間間
隔Tの3倍の時間差があることになる。
分数間隔自動等化器が選択されている場合には、入力切
り換えスイッチ201の“L”側に接続された2個のシ
ンボル間隔遅延素子12の出力z2゜z3と、“H°側
に接続された2個シンボル間隔遅延素子12の出力z6
.z7と、判定部15の出力に接続されたフィードバッ
クシンボル間隔遅延素子12の出力z5が、それぞれ乗
算器13によってタップ係数c2 r cB *
cB r c7 * c5が掛は合わされることで
重み付けされ、加算器14で加算される。ただし、2個
のタップ係数cl、c4は零に固定されている。加算結
果Aは、判定部15で符号判定されてAとなってシンボ
ル時間間隔T毎に分数間隔自動等化器から出力される。
り換えスイッチ201の“L”側に接続された2個のシ
ンボル間隔遅延素子12の出力z2゜z3と、“H°側
に接続された2個シンボル間隔遅延素子12の出力z6
.z7と、判定部15の出力に接続されたフィードバッ
クシンボル間隔遅延素子12の出力z5が、それぞれ乗
算器13によってタップ係数c2 r cB *
cB r c7 * c5が掛は合わされることで
重み付けされ、加算器14で加算される。ただし、2個
のタップ係数cl、c4は零に固定されている。加算結
果Aは、判定部15で符号判定されてAとなってシンボ
ル時間間隔T毎に分数間隔自動等化器から出力される。
また、等化誤差生成部16では、判定部15の入力Aと
出力Aとの差から等化誤差eを出力し、タップ係数制御
部17は、等化誤差eに応じて、タップ係数02.C3
,C5,CB、C7を決定し、シンボル時間間隔T毎に
タップ係数c2゜c3.c5.cB、c7を更新する。
出力Aとの差から等化誤差eを出力し、タップ係数制御
部17は、等化誤差eに応じて、タップ係数02.C3
,C5,CB、C7を決定し、シンボル時間間隔T毎に
タップ係数c2゜c3.c5.cB、c7を更新する。
ただし、2個のタップ係数cl、c4は零に固定された
ままである。ここで、重み付けされるデータz2と27
との間には、シンボル間隔自動等化器の場合と異なって
、シンボル時間間隔Tの1.5倍の時間差があることに
なる。
ままである。ここで、重み付けされるデータz2と27
との間には、シンボル間隔自動等化器の場合と異なって
、シンボル時間間隔Tの1.5倍の時間差があることに
なる。
このようにシンボル間隔自動等化器と分数間隔自動等化
器とを構成することによって、シンボル間隔自動等化器
と分数間隔自動等化器とを独立に並列接続した場合と比
べ、遅延素子および乗算器の数を削減することができ、
更に、第2図に示した第1の実施例と比べ、加算器14
、判定部15、等化誤差信号生成部16およびタップ係
数制御部17を各1個にすることができることは勿論の
こと、第3図に示した第2の実施例と比べ、出力選択ス
イッチ103の機能をタップ係数制御部17に負荷させ
ることによって、出力選択スイッチ103を省略するこ
とができる。
器とを構成することによって、シンボル間隔自動等化器
と分数間隔自動等化器とを独立に並列接続した場合と比
べ、遅延素子および乗算器の数を削減することができ、
更に、第2図に示した第1の実施例と比べ、加算器14
、判定部15、等化誤差信号生成部16およびタップ係
数制御部17を各1個にすることができることは勿論の
こと、第3図に示した第2の実施例と比べ、出力選択ス
イッチ103の機能をタップ係数制御部17に負荷させ
ることによって、出力選択スイッチ103を省略するこ
とができる。
また、本発明は、線形等仕置ばかりでなく、判定帰還型
等仕置のような非線形等仕置にも適用することが可能で
ある。
等仕置のような非線形等仕置にも適用することが可能で
ある。
第5図は、本発明の第5の実施例を示す回路図である。
本実施例の装置は、受信信号r (t)のサンプリング
データをメモリに一旦格納し、このメモリからの読出し
データを各等化器に供給するようにするとともに、出力
選択スイッチの切換え制御部としてアイパターン検出に
よるものを有スるものとされている。
データをメモリに一旦格納し、このメモリからの読出し
データを各等化器に供給するようにするとともに、出力
選択スイッチの切換え制御部としてアイパターン検出に
よるものを有スるものとされている。
すなわち、この図において、受信信号r (t)は、−
旦、書き込みおよび読み出しが可能なメモリ503に書
き込まれる。メモリ503内の受信信号r (t)はシ
ンボル間隔自動等仕置101と分数間隔自動等仕置10
2に供給され、波形等化の処理が施されて出力選択スイ
ッチ103の別々の対応する端子に入力される。
旦、書き込みおよび読み出しが可能なメモリ503に書
き込まれる。メモリ503内の受信信号r (t)はシ
ンボル間隔自動等仕置101と分数間隔自動等仕置10
2に供給され、波形等化の処理が施されて出力選択スイ
ッチ103の別々の対応する端子に入力される。
504aは第1アイパターン検出部、504bは第2ア
イパターン検出部、505は比較部であり、これらが出
力選択スイッチ103の切換え制御部を構成するもので
ある。
イパターン検出部、505は比較部であり、これらが出
力選択スイッチ103の切換え制御部を構成するもので
ある。
シンボル間隔自動等化器101の加算器の出力と、分数
間隔自動等化器1・02の加算器の出力は、それぞれ、
IJ1アイパターン検出部204gおよび第2アイパタ
ーン検出部204bに供給され、各々のアイパターンの
開きの平均値、あるいは、分散等が検出され、その結果
は比較部205で比較される。例えば、アイパターンの
開きの平均値が大きい方、あるいは、分散の小さい方と
いった基準に基づいてシンボル間隔自動等化器101と
分数間隔自動等化器102が選択され、出力選択スイッ
チ103が切り換えられる。
間隔自動等化器1・02の加算器の出力は、それぞれ、
IJ1アイパターン検出部204gおよび第2アイパタ
ーン検出部204bに供給され、各々のアイパターンの
開きの平均値、あるいは、分散等が検出され、その結果
は比較部205で比較される。例えば、アイパターンの
開きの平均値が大きい方、あるいは、分散の小さい方と
いった基準に基づいてシンボル間隔自動等化器101と
分数間隔自動等化器102が選択され、出力選択スイッ
チ103が切り換えられる。
つまり、波形等化が確実になされていれば、アイパター
ンとしては一定以上の開きが現れるはずである。したが
って、アイパターンの開きが大きいほど誤りが少ないこ
ととなり、その方を選択する。 また、波形等化が確実
になされていれば、アイパターンの開きとしては一定以
上に分散しないはずである。したがって、アイパターン
の分散が小さいほど誤りが少ないこととなり、その方を
選択することになる。
ンとしては一定以上の開きが現れるはずである。したが
って、アイパターンの開きが大きいほど誤りが少ないこ
ととなり、その方を選択する。 また、波形等化が確実
になされていれば、アイパターンの開きとしては一定以
上に分散しないはずである。したがって、アイパターン
の分散が小さいほど誤りが少ないこととなり、その方を
選択することになる。
第6図は、本発明の第6の実施例を示す図である。本実
施例の装置は、各等化器の出力について誤り訂正を行う
手段を具備し、その訂正の程度を比較することによりス
イッチ103の切換え制御を行うようにしたものである
。
施例の装置は、各等化器の出力について誤り訂正を行う
手段を具備し、その訂正の程度を比較することによりス
イッチ103の切換え制御を行うようにしたものである
。
この図において、受信信号r (t)は、第5図のもの
と同様に、−旦、書き込みおよび読み出しが可能なメモ
リ503に書き込まれる。メモリ503内の受信信号r
(t)はシンボル間隔自動等化器101と分数間隔自
動等化器102に供給され、波形等化の処理が施され出
力される。シンボル間隔自動等化器101の出力と、分
数間隔自動等化器102の出力は、それぞれ、第1誤り
訂正部206aおよび第2誤り訂正部206bに供給さ
れ、誤りが訂正される。各誤り訂正部206a、206
bて訂正された誤りの個数、あるいは、誤り訂正部出力
の信頼性の高い方といった基準に基づいてシンボル間隔
自動等化器101と分数間隔自動等化器102が選択さ
れ、出力選択スイッチ103を切り換えるものである。
と同様に、−旦、書き込みおよび読み出しが可能なメモ
リ503に書き込まれる。メモリ503内の受信信号r
(t)はシンボル間隔自動等化器101と分数間隔自
動等化器102に供給され、波形等化の処理が施され出
力される。シンボル間隔自動等化器101の出力と、分
数間隔自動等化器102の出力は、それぞれ、第1誤り
訂正部206aおよび第2誤り訂正部206bに供給さ
れ、誤りが訂正される。各誤り訂正部206a、206
bて訂正された誤りの個数、あるいは、誤り訂正部出力
の信頼性の高い方といった基準に基づいてシンボル間隔
自動等化器101と分数間隔自動等化器102が選択さ
れ、出力選択スイッチ103を切り換えるものである。
また、複数の送信局1が各々のサービス・エリアを持っ
ており、受信局2が各サービス・エリア間を移動するよ
うなディジタル自動車電話システムのような場合には、
受信局2は複数の送信局1、□例えば、第7図に示すよ
うに、送信局1aと送信局1bから送出される電波の受
信電界強度を比較することによって、受信局2は自局が
サービス・エリアの中心部にいる場合には、出力選択ス
イッチ103を分数間隔自動等化器102の出力に接続
し、受信局2がサービス・エリアの周辺にいる場合には
、出力選択スイッチ103をシンボル間隔自動等化器1
01の出力に接続するように切り換えることができる。
ており、受信局2が各サービス・エリア間を移動するよ
うなディジタル自動車電話システムのような場合には、
受信局2は複数の送信局1、□例えば、第7図に示すよ
うに、送信局1aと送信局1bから送出される電波の受
信電界強度を比較することによって、受信局2は自局が
サービス・エリアの中心部にいる場合には、出力選択ス
イッチ103を分数間隔自動等化器102の出力に接続
し、受信局2がサービス・エリアの周辺にいる場合には
、出力選択スイッチ103をシンボル間隔自動等化器1
01の出力に接続するように切り換えることができる。
なお、出力選択スイッチ103の切換え制御系について
は、本願と同一の特許出願人により既に特許出願されて
いる種々のものを採用できるものである(特願平1−3
17065号)。
は、本願と同一の特許出願人により既に特許出願されて
いる種々のものを採用できるものである(特願平1−3
17065号)。
以上説明したように本発明によれば、等化出力をシンボ
ル間隔自動等化器部の出力と分数間隔自動等化器部の出
力とのいずれか一方に切り換え出力するように構成した
ので、タップ係数更新毎の当該係数の演算量を増加させ
ることなしにマルチパスの環境に応じた等化制御が可能
となる。
ル間隔自動等化器部の出力と分数間隔自動等化器部の出
力とのいずれか一方に切り換え出力するように構成した
ので、タップ係数更新毎の当該係数の演算量を増加させ
ることなしにマルチパスの環境に応じた等化制御が可能
となる。
第1図は本発明の第1実施例の回路図、第2図は本発明
の第2実施例の回路図、第3図は本発明の第3実施例の
回路図、第4図は本発明の第4実施例の回路図、$5図
は本発明の第5実施例の回路図、第6図は本発明の第6
実施例の回路図、第7図は本発明の第7実施例の説明図
゛、第8図はマルチパス伝搬の概念を示す説明図、第9
図は従来のシンボル間隔自動等化器の回路図、第10図
は従来の分数間隔自動等化器の回路図、第11図は第9
図及び第10図に示す各等化器の誤り率特性を示す曲線
図である。 101.202・・・シンボル間隔自動等化器、102
.203・・・分数間隔自動等化器、10B・・・出力
選択スイッチ、「(t)・・・受信信号。
の第2実施例の回路図、第3図は本発明の第3実施例の
回路図、第4図は本発明の第4実施例の回路図、$5図
は本発明の第5実施例の回路図、第6図は本発明の第6
実施例の回路図、第7図は本発明の第7実施例の説明図
゛、第8図はマルチパス伝搬の概念を示す説明図、第9
図は従来のシンボル間隔自動等化器の回路図、第10図
は従来の分数間隔自動等化器の回路図、第11図は第9
図及び第10図に示す各等化器の誤り率特性を示す曲線
図である。 101.202・・・シンボル間隔自動等化器、102
.203・・・分数間隔自動等化器、10B・・・出力
選択スイッチ、「(t)・・・受信信号。
Claims (1)
- 【特許請求の範囲】 受信信号の波形等化を行いその等化出力を得るための自
動等化器であって、 遅延時間が受信信号のシンボル時間と等しい遅延素子を
持つタップ付遅延線を含むシンボル間隔自動等化器部と
、 遅延時間が受信信号のシンボル時間より短い遅延素子を
持つタップ付遅延線を含む分数間隔自動等化器部と、 前記等化出力を前記シンボル間隔自動等化器部の出力と
前記分数間隔自動等化器部の出力との何れかに切換える
等化出力切換え手段と、 を備えている自動等化器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4171490A JPH03244220A (ja) | 1990-02-22 | 1990-02-22 | 自動等化器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4171490A JPH03244220A (ja) | 1990-02-22 | 1990-02-22 | 自動等化器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03244220A true JPH03244220A (ja) | 1991-10-31 |
Family
ID=12616091
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4171490A Pending JPH03244220A (ja) | 1990-02-22 | 1990-02-22 | 自動等化器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03244220A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000044108A1 (fr) * | 1999-01-22 | 2000-07-27 | Mitsubishi Denki Kabushiki Kaisha | Egalisateur adaptatif et procede d'egalisation adaptative |
JP2005536932A (ja) * | 2002-08-21 | 2005-12-02 | クゥアルコム・インコーポレイテッド | 仮想並列イコライザを備えた通信レシーバー |
WO2009020139A1 (ja) | 2007-08-06 | 2009-02-12 | Sony Corporation | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
WO2012161031A1 (ja) * | 2011-05-23 | 2012-11-29 | ソニー株式会社 | 受信装置、及び、受信方法 |
-
1990
- 1990-02-22 JP JP4171490A patent/JPH03244220A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2000044108A1 (fr) * | 1999-01-22 | 2000-07-27 | Mitsubishi Denki Kabushiki Kaisha | Egalisateur adaptatif et procede d'egalisation adaptative |
JP2005536932A (ja) * | 2002-08-21 | 2005-12-02 | クゥアルコム・インコーポレイテッド | 仮想並列イコライザを備えた通信レシーバー |
WO2009020139A1 (ja) | 2007-08-06 | 2009-02-12 | Sony Corporation | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
JP2009044211A (ja) * | 2007-08-06 | 2009-02-26 | Sony Corp | 波形等化器およびその制御方法、並びに受信装置およびその制御方法 |
US8385396B2 (en) | 2007-08-06 | 2013-02-26 | Sony Corporation | Waveform equalizer and method for controlling the same, as well as receiving apparatus and method for controlling the same |
WO2012161031A1 (ja) * | 2011-05-23 | 2012-11-29 | ソニー株式会社 | 受信装置、及び、受信方法 |
US9020023B2 (en) | 2011-05-23 | 2015-04-28 | Sony Corporation | Reception device and reception method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CA2028873C (en) | Equalizer | |
US5119401A (en) | Decision feedback equalizer including forward part whose signal reference point is shiftable depending on channel response | |
US7738654B2 (en) | Isolation of transmit and receive signals | |
CN100473063C (zh) | 非线性失真均衡电路及非线性失真均衡方法 | |
EP0631399A1 (en) | Method and apparatus for interference cancellation and adaptive equalisation in diversity reception | |
EP0907261A2 (en) | Signal waveform equalizer apparatus | |
JP2005323384A (ja) | 線形フィルタ等化器 | |
JPH0879137A (ja) | 帯域分割適応フィルタによる未知システム同定の方法及び装置 | |
EP0030037B1 (en) | Amplitude equalizer, particularly for use in a signal transmission system | |
US5159565A (en) | Method for the determination of fir filter coefficients in equalizers | |
JPH03244220A (ja) | 自動等化器 | |
CN111490959B (zh) | 宽带多通道射频收发机iq失衡校正方法、装置及电路 | |
US4870658A (en) | Amplitude equalizer | |
EP0123315B1 (en) | Transversal type equalizing method | |
US5790597A (en) | Apparatus and method for interference compensation | |
JP2503715B2 (ja) | 適応受信機 | |
JP3256646B2 (ja) | 適応干渉キャンセル受信機 | |
EP1133066A1 (en) | Transmitter/receiver | |
JPH03145827A (ja) | 等化器 | |
JP6783201B2 (ja) | タップ係数の更新方法および判定帰還型等化回路 | |
EP0740443A2 (en) | Method and circuit arrangement for compensating for delayed components in transmission signal | |
JP4515418B2 (ja) | 等化回路 | |
JP2595282B2 (ja) | 判定帰還形等化器 | |
JPH1022885A (ja) | 時空間等化方法 | |
KR100252339B1 (ko) | 최소평균자승등화기에잇ㅅ어서수렴상수변환회로 |