KR20050058369A - 제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치 - Google Patents

제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20050058369A
KR20050058369A KR1020057002820A KR20057002820A KR20050058369A KR 20050058369 A KR20050058369 A KR 20050058369A KR 1020057002820 A KR1020057002820 A KR 1020057002820A KR 20057002820 A KR20057002820 A KR 20057002820A KR 20050058369 A KR20050058369 A KR 20050058369A
Authority
KR
South Korea
Prior art keywords
semiconductor device
vector
prediction unit
collected
tools
Prior art date
Application number
KR1020057002820A
Other languages
English (en)
Inventor
마이클 엘. 밀러
크리스토퍼 에이. 보데
Original Assignee
어드밴스드 마이크로 디바이시즈, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어드밴스드 마이크로 디바이시즈, 인코포레이티드 filed Critical 어드밴스드 마이크로 디바이시즈, 인코포레이티드
Publication of KR20050058369A publication Critical patent/KR20050058369A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Factory Administration (AREA)

Abstract

본 방법은 반도체 디바이스를 제조하는 동안 수집된 반도체 디바이스(200)의 공정와 연관된 특성들을 저장하는 단계를 포함한다. 반도체 디바이스(100)와 연관된 초기 특성 값들의 벡터(124)가 제공된다. 상기 벡터(124, 126)는 수집된 특성들의 적어도 하나의 서브세트로 업데이트된다. 반도체 디바이스(200)의 적어도 하나의 전자 특성은 업데이트된 벡터(124, 126)에 기초하여 모델링된다. 시스템(10)은 데이터 저장소(90)와 예측 유닛(130)을 포함한다. 상기 데이터 저장소(90)는 반도체 디바이스를 제조하는 동안 수집된 반도체 디바이스(200)의 특성들을 저장하기 위하여 형성된다. 상기 예측 유닛(130)은 반도체 디바이스(200)와 연관된 초기 특성 값들의 벡터(124)를 제공하고, 수집된 특성들의 적어도 서브세트를 가지는 벡터(124, 126)를 업데이트하기 위하여, 그리고 업데이트된 벡터(124,126)에 기초하여 반도체 디바이스(200)의 적어도 하나의 전자적 특성들을 모델링하기 위하여 형성된다.

Description

제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치{METHOD AND APPARATUS FOR PREDICTING DEVICE ELECTRICAL PARAMETERS DURING FABRICATION}
본 발명은 일반적인 반도체 디바이스 제조 분야에 관한 것이며, 좀 더 구체적으로, 제조하는 동안 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치에 관한 것이다.
반도체 산업 내에서 예컨대, 마이크로프로세서들, 메모리 디바이스들과 같은 직접 회로 디바이스들의 품질, 신뢰성 및 공정량을 증대시키기 위하여 일정한 경향이 있다. 이 경향은 더욱 신뢰성 있게 동작하는 좀더 좋은 품질의 컴퓨터들 및 전자 디바이스들에 대한 소비자 요구에 의하여 가속화된다. 이러한 요구들은 예컨대, 트랜지스터들과 같은 반도체 디바이스들의 제조뿐만 그러한 트랜지스터들을 결합한 집적 회로 디바이스들의 제조에 있어서도 지속적으로 향상되는 결과를 낳는다. 게다가, 전형적인 트랜지스터 구성요소들의 제조의 결함들을 감소시키는 것은 또한 트랜지스터당 전반적인 비용뿐만 아니라 그러한 트랜지스터들을 결합시킨 집적 회로 소자들의 비용을 감소시킨다.
일반적으로, 공정 단계들의 세트는 포토리소그래피 스테퍼들(photolithography steppers), 식각 툴들, 증착 툴들, 연마 툴들, 고속 열 공정 툴들, 주입 툴들 등을 포함하는 다양한 공정 툴들을 사용하여 웨이퍼에서 수행된다. 반도체 공정 라인의 동작을 향상시키기 위한 기술은 다양한 공정 툴들의 동작을 자동적으로 제어하기 위하여 공장 포괄 제어 시스템을 사용하는 것을 포함한다. 제조 툴들은 제조 체제 또는 공정 모듈들의 네트워크와 통신한다. 각 제조 툴은 일반적으로 설비 인터페이스에 연결된다. 상기 설비 인터페이스는 제조 툴과 제조 체제 사이에서 통신을 용이하게 하는 기계 인터페이스에 연결된다. 상기 기계 인터페이스는 일반적으로 진보된 공정 제어(Advanced Process Control: APC) 시스템의 일부분이 될 수 있다. 상기 APC 시스템은 제조 공정을 실행하기 위해 필요한 데이터를 자동적으로 복원하는 소프트웨어 프로그램이 될 수 있는 모델 제조를 기초로 제어 스크립트를 초기화한다. 종종, 반도체 디바이스들은 다중 공정 툴들을 통해 공정된 반도체 디바이스들의 품질과 연관된 데이터를 생성하는 다중 공정들에 대하여 스케쥴링된다. 사전공정 및/또는 후공정 계측 데이터는 상기 툴들에 대하여 제어기들을 공정하기 위해 제공된다. 동작 방법 파라미터들은, 가능한 타겟 값에 가까운 결과를 낳는 후공정을 이행하기 위한 시도에 대하여, 수행 모델 및 계측 정보에 기초하여 공정 제어기에 의해 계산된다. 이러한 방식으로 변화를 감소시킴으로써 처리량의 증대, 비용 감소, 디바이스 성능의 향상 등을 도모할 수 있는 바, 이들 모두는 수익성 증대에 부합된다.
전형적인 반도체 생산 시설에 있어서, 웨이퍼들은 로트(lot)들로 언급되는 그룹들에서 공정된다. 몇몇 툴들에 있어서, 하나의 로트 내의 모든 웨이퍼들은 동시에 공정되며, 아울러 다른 툴들에 있어서 웨이퍼들은 개별적으로 공정되나 (예컨대, 동일한 동작 방법을 사용하는)유사한 조건하에 있다. 전형적으로, 다수의 웨이퍼들은 공정 주기의 시작에 있어서 우선순위가 할당된다. 예를 들어, 우선순위는 로트 내의 웨이퍼들의 수, 테스트 또는 시험적인 로트로서의 웨이퍼의 상태에 기초하여 할당될 수 있다.
특정 공정 단계에서, 공정을 위해 준비된 모든 로트들의 상대적으로 할당된 우선순위들이 비교된다. 다양한 규칙들이 적합한 로트들 중 어떤 것이 공정을 위해 선택되는지 결정하기 위하여 적용된다. 예를 들어, 동일 우선순위를 가지는 두 로트들에 대하여, 로트들 중 더 오래된 것이 종종 후속 공정을 위해 선택된다. 웨이퍼들의 테스트 로트의 경우에 있어서(즉, 일반적으로 감소된 다수의 웨이퍼들을 포함하는 경우), 로트는 공정 성능 또는 결과적인 디바이스들의 성능을 향상시키기 위한 시도로 하나 이상의 시험적인 공정 단계들 또는 방법 조절들이 되기 쉽다. 시험적인 파라미터들을 사용하는 규칙적인 생산 로트들의 생산을 시작하기 전에, 테스트 로트에서 웨이퍼들의 결과적인 특성들을 토대로 한 변화들의 효율성을 먼저 테스트 하는 것이 유용하다. 따라서, 테스트 로트의 공정이 좀더 빠르게 완료되도록, 다른 생산 로트들보다 상대적으로 높은 우선순위를 테스트 로트에 할당할 수 있다. 특정 우선순위 할당에 상관없이, 규칙들은 반드시 고정적이어야 하며, 미리 결정되어야 한다. 예를 들어, 만약 로트의 상태가 생산 로트에서 테스트 로트로 변하지 않는다면 특정 로트의 우선순위는 그것의 공정 주기 동안 일반적으로 변하지 않는다.
제조 공정 동안에 제조된 디바이스들의 성능에 영향을 미치는 다양한 경우들이 발생할 수 있다. 즉, 제조 공정 단계들의 변화들은 디바이스 성능 변화를 초래한다. 사실, 형상 임계 치수들, 도핑 레벨들, 접촉 저항, 입자 오염상태 등은 모두 상기 디바이스의 최종 성능에 잠재적으로 영향을 미친다. 디바이스들은 전형적으로 효과적으로 디바이스의 시장 가격을 결정하는 등급 측정에 의하여 순위가 매겨진다. 일반적으로, 디바이스의 등급이 높게 매겨질수록, 그 디바이스의 등급은 더 가치있게 된다.
디바이스들의 성능 특성들에 영향을 미치는 다수의 변수들 때문에, 디바이스들에서 전자 테스트들의 성능에 우선하는 디바이스의 등급을 예측하기 어렵다. 웨이퍼 전자 테스트(WET) 측정들은 제조 공정에서 매우 늦게까지 공정된 웨이퍼들에 대해 수행되지 않고, 때때로 공정이 완료된 후 몇 주까지도 수행되지 않는다. 상기 공정 단계들 중 하나 이상이 WET 측정들의 표시 결과 수용 불가능한 결과적인 웨이퍼들을 생산할 때, 이 웨이퍼들은 폐기되기 위하여 요구될 수 있다. 그러나, 한편으로 잘못된 공정이 상당한 시간 주기 동안 탐지되지 않고 부정확하게 행해짐으로써 많은 웨이퍼들의 폐기, 많은 물질의 낭비 및 전반적인 처리량의 감소를 초래할 수 있다.
본 발명은 앞서 언급된 문제점들 중 하나 이상을 극복하거나, 적어도 그 효과를 감소시키는 것을 지향한다.
본 발명은 첨부된 도면과 일치하는 이하의 설명을 참조하여 이해될 수 있으며, 동일한 도면부호는 동일한 구성요소를 나타낸다.
도 1은 본 발명의 예시적인 일 실시예에 따르는 제조 시스템의 단순화된 블록도이다.
도 2는 도 1의 제조 시스템 일부분의 단순화된 블록도이다.
도 3은 본 발명의 또 다른 예시적인 실시예에 따르는 제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법의 단순화된 흐름도이다.
본 발명은 다양한 변형물과 대체 형상에 적용하기 쉬우나, 본원의 구체적인 설명은 도면에 예시된 방식에 의해 보여지며 여기서 상세히 설명된다. 그러나, 본원에서 특정 실시예들의 설명은 본 발명을 개시된 특정 형태들로 한정하는 것이 아니라, 첨부된 청구항들에 의해 정의된 발명의 사상과 범위 내에 있는 모든 변형물, 균등물과 대체물을 포함한다는 것을 이해해야 한다.
본 발명의 어느 한 양상은 반도체 디바이스를 제조하는 동안에 수집된 반도체 디바이스의 공정과 연관된 특성들을 저장하는 것을 포함하는 방법에서 보여진다. 반도체 소자와 연관된 초기 특성 값들의 벡터가 제공된다. 상기 벡터는 수집된 특성들 중 적어도 서브세트로 업데이트된다. 적어도 하나의 반도체 디바이스의 전자적인 특성은 업데이트된 벡터를 기초로 모델링된다.
본 발명의 또 다른 양상은 데이터 저장과 예측 유닛을 포함하는 시스템에서 보여진다. 데이터 저장은 반도체 디바이스를 제조하는 동안에 반도체 디바이스의 특성들을 저장하기 위하여 형성된다. 상기 예측 유닛이 수집된 특성들 중 적어도 서브세트로 벡터를 업데이트 하고, 상기 업데이트된 벡터를 기초로 한 적어도 하나의 반도체 디바이스의 전자적 특성을 모델링하기 위하여 형성된다.
본 발명의 예시적인 실시예는 이하에서 설명된다. 명확성을 위하여, 실제 구현되는 모든 형태들이 상세한 설명에서 기술되는 것은 아니다. 물론 임의의 실제적인 구체화 단계에 있어서, 수많은 구체적인 실행 결정들은 시스템 관련, 사업 관련 제약에 따라 개발자들의 구체적 목적을 성취하기 위해 정해져야 하며, 어떤 실행에서 다른 실행으로 변경될 것이다. 게다가, 그러한 개발 노력은 복잡하고 시간 소비가 따르나, 개시된 내용을 습득한 당업자에게는 일상적인 작업이라는 사실에 유의한다.
도 1을 참조하면, 예시적인 제조 시스템(10)의 단순화된 블록도가 제공된다. 예시적인 실시예에 있어서, 제조 시스템(10)이 반도체 웨이퍼들을 공정하기 위하여 적용되나, 본 발명은 다른 타입의 제조 환경들 및 다른 타입의 공작물들에도 적용될 수 있다. 네트워크(20)는 구성요소들이 정보를 상호교환하는 것을 허용하는 제조 시스템의 다양한 구성요소들을 상호연결한다. 네트워크(20)와 인터페이싱하기 위하여 컴퓨터(40)와 각각 연결된 예시적인 제조 시스템(10)은 다수의 공정 툴들(30)을 포함한다. 제조 시스템(10)은 또한 네트워크(20)와 인터페이싱 하기 위해 컴퓨터들(60)과 연결된 하나 이상의 계측 툴들(50)을 포함한다. 상기 계측 툴들(50)은 계측 데이터를 발생시키기 위하여 공정 툴(30)에서 공정되는 웨이퍼의 출력 특성들을 측정하는데 사용될 수 있다. 비록 상기 툴들(30, 50)이 컴퓨터들(40, 60)을 통해 네트워크(20)와 인터페이싱 하는 것으로 예시되나, 상기 툴들(30, 50)은 컴퓨터들(40, 60) 없이 네트워크(20)와 인터페이싱하기 위한 집적 회로를 포함할 수 있다. 제조 실행 시스템(MES) 서버(70)는 제조 시스템(10)의 공정 흐름을 감독함으로써 제조 시스템(10)의 고 레벨 동작을 감독한다. 상기 MES 서버(70)는 상기 툴들(30, 50)을 포함하는 제조 시스템에서 다양한 엔티티들의 상태를 감시한다. 상기 공정 툴들(30)은 포토리소그래피 스테퍼들, 식각 툴들, 증착 툴들, 연마 툴들, 고속 열 공정 툴들, 주입 툴들 등과 같은 공정 툴들이 될 수 있다. 상기 계측 툴들(50)은 광 측정 툴들, 전자 측정 툴들, 스캐닝 전자 현미경들, 기체 분석기들 등과 같은 측정 툴들이 될 수 있다.
데이터베이스 서버(80)는 공정 흐름에서 다양한 엔티티들 및 공작물들(예컨대, 웨이퍼들)의 상태와 연관된 데이터를 저장하기 위하여 제공된다. 상기 데이터베이스 서버(80)는 하나 이상의 데이터 저장소(90)에 정보를 저장할 수 있다. 상기 계측 데이터는 형상 측정들, 공정 레이어 두께, 전자 성능 특성들, 결함 측정들, 표면 프로파일들 등을 포함할 수 있다. 상기 툴들(30)에 대한 유지 내력(예컨대, 깨끗하고 소모하기 쉬운 아이템의 교체, 수리)은 또한 MES 서버(70) 또는 툴 오퍼레이터에 의해 데이터 저장소(90)에 저장될 수 있다.
몇몇 공정 툴들(30)은 각 툴들(30)의 동작 방법을 자동적으로 제어하기 위해 맞춰진 공정 제어기(100)를 포함한다. 특정 공정 툴(30)은 수집된 피드백 및/또는 피트포워드 계측 데이터에 기초하여 하나 이상의 동작 방법 파라미터를 제어하기 위하여 맞춰진다. 만약 상기 툴(30)이 CMP 툴이라면, 상기 공정 제어기(100)는 선연마 두께 측정(예컨대, 고 형상들의 두께, 저 형상들의 두께)을 수신할 수 있고, 후연마 타겟 두께를 성취하기 위해 요구되는 연마 시간 또는 압력을 예측할 수 있다. 상기 공정 툴(30)이 식각 툴인 경우에 있어서, 상기 공정 제어기(100)는 선식각 및/또는 후식각 두께 측정들을 기초로 한 공정 툴(30)의 식각 성능을 모델링할 수 있다. 상기 공정 제어기(100)는 그 예측을 발생시키기 위하여 공정 툴(30)의 제어 모델을 사용할 수 있다. 상기 제어 모델은 일반적으로 알려진 선형 또는 비선형 기술들을 사용하여 경험적으로 개발될 수 있다. 상기 제어 모델은 (예컨대, 선형적, 지수적, 가중치 평균 등의) 모델을 기초로 한 상대적으로 단순한 방정식, 또는 중립 네트워크 모델, 원리 구성요소 분석(PCA) 모델 또는 잠재 구조(PLS)에 대한 예측 모델과 같은 좀 더 복잡한 모델을 토대로 한 좀 더 복잡한 모델이 될 수 있다. 상기 모델의 특정 구현은 선택된 모델링 기술에 따라 변화할 수 있다. 상기 제어 모델을 사용하여, 공정 제어기(100)는 후공정 변화를 감소시키기 위해 동작 방법 파라미터들을 결정할 수 있다. 특정 제어 시나리오는 제어된 공정 툴(30)의 특정 타입에 의존한다.
제조 시스템(10)은 또한 제조 시스템(10)에서 제작된 디바이스들을 감시하기 위해 컴퓨터(12)에서 실행시키는 결함 모니터(110)를 포함할 수 있다. 상기 결함 모니터(110)는 수용 불가능한 조건들을 나타내는 계측 툴들(50)에 의해 수집되는 데이터를 사용할 수 있다. 상기 결함 모니터(110)는, 결함들을 식별하기 위한 통계적인 공정 제어(SPC) 기술과 같은 다양한 기술들을 사용할 수 있다. 결함있는 웨이퍼들은 다시 작업되거나 폐기될 수 있다. 결함들을 식별하고 처리하기 위한 기술들은 본 기술 분야에서 통상의 지식을 가진자에게 알려져 있고, 명백함을 위하여 그리고 본 발명을 불명확하게 하는 것을 방지하기 위하여, 이하에서 더 구체적으로 설명되지 않는다.
상기 제조 시스템(10)은 제조 공정 동안 수집된 데이터를 기초로 하여 제조 시스템(10)에 의해 생산되는 디바이스들의 전자적 특성들을 예측하기 위하여 컴퓨터(140)를 실행시키는 예측 유닛(130)을 포함한다. 이하에서 좀 더 구체적으로 설명된 바와 같이, 예측 유닛(130)은 계측 툴들(50) 중 하나로부터의 계측 데이터, 공정 툴들(30) 중 하나로부터의 공정 데이터, 및/또는 공정 제어기들(100) 중 하나로부터의 제어 데이터와 같은 데이터를 이전에 결정된 디자인의 세트로 통합시키는 모델링 기술을 사용하고, 완성된 디바이스의 다양한 전기적 특성들의 예측된 값들을 계산한다. 예를 들어, 디바이스가 제조 공정을 처음 시작할 때, 예측 유닛(130)은 디바이스(예컨대, 라인 폭, 스페이스 폭, 접촉 사이즈, 레이어 두께, 주입 도스, 주입 에너지 등)의 특성들에 대한 결함 값들로 시작한다. 상기 결함 값들은 디바이스들의 디자인 특성들을 기초로 할 수 있다. 디바이스가 제조 공정을 통해 진행될 때, 이러한 특성들의 실제 값들을 나타내는 데이터가 수집된다. 상기 수집된 데이터는 초기 데이터를 대체하고, 예측 유닛(130)은 완성된 디바이스의 전자적 특성들의 예측을 업데이트 한다. 수집된 데이터의 품질이 높아질 때, 예측된 값들의 정확성 또한 향상된다. 따라서 예측 유닛(130)은 또한 제조 주기를 거쳐 디바이스들의 전자적인 특성들을 예측할 수 있다. 이하에서 좀 더 구체적으로 논의된 바와 같이, 상기 예측된 전자 특성들은 공정 설정들에 영향을 미치고, 결함 탐지를 향상시키며, 결정들을 스케쥴링하는 것을 관리하는데 유용할 수 있다.
서로 다른 컴퓨터들(40, 60, 70, 80, 120, 140)과 함께 공정 분포 및 데이터 저장 함수들은 일반적으로 독립성과 중심 정보 저장을 제공하기 위하여 동작된다. 물론, 서로 다른 컴퓨터들의 수와 서로 다른 배열들이 사용될 수 있다.
제조 시스템(10)에서의 사용에 적합한 예시적인 정보 교환 및 공정 제어 체제는 KLA-텐코 사(KLA-Tencor, Inc)에 의해 제공되는 촉매 시스템 (Catalyst system)을 사용하여 구현될 수 있는 것과 같은 사전 프로세스 제어(APC) 체제이다. 상기 촉매 시스템은 시스템 기술에 따르는 국제 반도체 설비 및 물질(Semiconductor Equipment and Materials International)(SEMI) 컴퓨터 집적 제조(Computer Integrated Manufacturing)(CIM) 체제를 사용하고, 진보된 공정 제어(APC) 체제를 기초로 한다. CIM(SEMI E81-0699 -CIM 체제 도메인 구조에 대한 가 사양) 및 APC(SEMI E93-0999 - CIM 체제 진보된 공정 제어 성분에 대한 가 사양) 사양은 SEMI로부터 공개적으로 이용가능하다.
본 발명 부분들 및 대응하는 상세한 설명은 소프트웨어 또는, 컴퓨터 메모리 내에서 데이터 비트들의 동작에 대한 알고리즘과 심볼 표현에 의해 제시된다. 이들 설명과 표현은 이 기술분야의 당업자들이 이 기술분야의 다른 당업자들에게 그들의 연구 내용을 효율적으로 전달하기 위한 것이다. 알고리즘은, 이 용어가 본원에서 사용될 때와 일반적으로 사용될 때, 원하는 결과에 이르는 단계들의 일관성 있는 시퀀스라고 생각된다. 상기 단계들은 물리량의 물리적 조작을 필요로 하는 것들이다. 보통, 반드시 그런 것은 아니지만, 이 물리량은 저장, 전송, 결합, 비교 및 기타 방법으로 공정될 수 있는 광, 전기 또는 자기 신호의 형태를 취한다. 원칙적으로 공통-사용의 이유로, 이들 신호들을 비트, 값, 요소, 심볼, 문자, 용어, 번호, 또는 이와 같은 것으로 지칭하는 것이 때때로 편리하다.
그러나, 이들 및 유사한 용어들 모두는 적절한 물리량과 관련된 것이며, 단지 이 물리량에 적용된 편리한 라벨일 뿐임을 명심해야 한다. 특정하게 다른 규정이 없는 한 즉, 논의로부터 명백할 때, " 공정" 또는 " 컴퓨팅(computing)" 또는 "계산" 또는 " 결정" 또는 " 디스플레이" 또는 이와 유사한 용어들은 상기 컴퓨터 시스템의 레지스터 및 메모리 내의 물리, 전기량으로 나타낸 데이터를, 컴퓨터 시스템 메모리 또는 레지스터 또는 다른 이러한 정보 저장, 전송 또는 디스플레이 장치 내의 물리량으로 유사하게 나타낸 다른 데이터로 조작 및 변환시키는 컴퓨터 시스템 또는, 유사한 전기적 컴퓨팅 장치의 동작 및 공정을 나타낸다.
이제 도 2를 참조하면, 도 1의 제조 시스템 일부분의 단순화된 블록도가 제공된다. 상기 공정 툴(30)은 동작 방법에 따르는 웨이퍼들(200)을 공정한다. 상기 공정 툴(30)은 또한 다중 챔버 툴(30)의 단일 챔버가 될 수 있다. 상기 계측 툴(40)은 공정 툴(30)에 의해 구현되는 공정의 효율을 계량하기 위하여 공정 툴(30)에서 공정되는 웨이퍼들의 출력 특성들을 측정한다. 상기 계측 툴(50)에 의해 수집되는 계측 데이터는, 측정된 출력 특성들과 상기 특성들에 대한 타겟 값들 사이의 변화를 감소시키기 위하여 공정 툴(30)의 동작 방법을 동적으로 업데이트 시키기 위한 공정 제어기(100)로 통과될 수 있다.
상기 계측 툴(50)에 의해 측정된 출력 특성들은 또한 웨이퍼(200)에서의 디바이스들의 전자적 특성들에 대한 예측들을 업데이트 하는데 사용을 위해 예측 유닛(130)에 전송될 수 있다. 비록 단 하나의 공정 툴(30) 및 계측 툴(40)이 도시되나, 실제 제조 시설에서는 많은 공정 툴들 및 계측 툴들이 사용된다. 상기 예측 유닛(13)은, 상기 웨이퍼(200)에 대한 공정이 진행될 때 다양한 계측 툴로부터 계측 데이터를 수신한다.
상기 예측 유닛(130)은 또한 제조 공정 동안 웨이퍼(200)가 겪는 공정 환경을 고려하여, 공정 툴(30) 또는 상기 공정 툴(30)과 연관된 센서(도시되지 않음)로부터 데이터를 수신할 수 있다. 예시적인 공정 데이터는 챔버 압축, 챔버 온도, 어닐 시간, 주입 도스, 주입 에너지, 플라즈마 에너지, 공정 시간 들을 포함한다. 상기 예측 유닛(130)은 또한 제조 공정 동안 사용되는 동작 방법 설정들을 고려하여 공정 제어기(100)로부터 데이터를 수신할 수 있다. 예를 들어, 몇몇 공정 파라미터들에 대하여 직접적인 값들을 측정하는 것이 가능하지 않을 수 있다. 상기 공정 제어기(100)는 공정 툴(30)로부터 실제 공정 데이터 대신에 이러한 파라미터들에 대한 설정을 제공할 수 있다. 다른 공정 제어 데이터는 공정 제어기(100)에 의해 추정되거나/추정 및 제어되는 다양한 상태 조건들의 값들을 포함할 수 있다.
상기 계측 툴(50), 공정 툴(30) 및 공정 제어기(100)는 반도체 디바이스를 제조하는 동안 웨이퍼(200)에서 반도체 디바이스의 제조와 연관된 데이터를 수집하는 데이터 수집 유닛들로 언급될 수 있다.
도 2에 도시된 바와 같이, 예측 유닛(130)은 디자인 벡터(124) 및 제조 벡터(126)에 서술된 값들에 의해 정의되는 가상 디바이스의 전자적 특성들을 예측하는 모델링 엔진(122)을 사용한다. 상기 디자인 벡터(124)는 상기 디바이스들(즉, 생산 프로세스에 대한 타겟 값들)에 대한 소정의 초기 결함 특성들을 나타낸다. 디자인 벡터(124)에 포함된 예시적인 파라미터들은 N-채널 문턱 전압 조절 주입(NVT) 도스, NVT 에너지, 게이트 산화물 두께, N-채널 약하게 도핑된 드레인 주입(NLDD) 도스, NLDD 에너지(44), 채널 길이, 스페이서 폭, 폴리실리콘 게이트 라인폭 등이다. 이러한 파라미터들은 트랜지스터의 시험적인 구성을 설명하고, 이전의 엔지니어링 지식에 기초해 모델링된다. 부가적인 또는 서로 다른 파라미터들은 서로 다른 시험적인 구성들을 설명하기 위하여 이용될 수 있다.
상기 제조 벡터(126)는 제조 공정(예컨대, 계측 데이터, 공정 데이터 또는 제어 데이터) 동안에 수집된 웨이퍼(200)에서의 디바이스들과 연관된 특성들을 포함한다. 일 실시예에 있어서, 모델링 엔진(122)은 디자인 벡터(124)와 제조 벡터(126)를 결합시키고, 매번 전자 특성들을 예측한다. 또 다른 실시예에 있어서, 제조 벡터(126)가 디자인 벡터(124)의 값들로 초기에 로드된다. 특성 데이터가 수집될 때, 제조 벡터(126) 내의 디자인 값들은 측정 데이터로 교체된다.
다양한 기술 컴퓨터-보조 디자인(TCAD) 툴들은 모델링 엔진(122)의 기능들을 수행하는데 상업적으로 이용가능하다. 선택된 특정 모델링 툴은 제조된 반도체 디바이스의 타입 및 예측들이 바람직한 전자 특성들의 타입에 의존한다. 예시적인 소프트웨어 툴들은 캐나다의 Synopsis.Inc.of Mountain View에 의해 제공되는 Tsuprem-4와 Medici이다. 예측 유닛(130)에 의해 예측될 수 있는 예시적인 전자 특성들은 유도 전류, 링 오실레이터 주파수, 메모리 셀 삭제 시간, 접촉 저항, 유효 채널 길이 등이다.
예측된 전자 특성들에 대한 다양한 사용들이 있다. 예를 들어, 예측 유닛(130)은 결함 탐지 목적들을 위하여 결함 모니터(115)에 예측 유닛의 예측들을 제공한다. 만약 예측된 전자 특성들이 소정 범위 밖에 있다면, 웨이퍼들(200)을 제조하기 위하여 사용되는 웨이퍼(200) 또는 공정 툴들(30)로 인한 문제들이 제시된다. 상기 결함 모니터(115)는 예측된 전자 특성들을 기초로 한 자동적인 수정 동작을 초기화할 수 있다. 예시적인 수정 동작들은, 그 문제를 중재하고, 자동적으로 후속 공정을 중단시키고, 의심되는 웨이퍼들에 표시하는 등을 제안하기 위하여 제조자들에게 경고 메시지를 전송하는 것을 포함한다.
예측된 전자 특성들에 대한 또 다른 사용은 공정 제어이다. 상기 예측 유닛(130)은 제어된 툴들(30)의 동작 방법들을 업데이트 하기 위하여 예측된 전자 특성들을 하나 이상의 공정 제어기(100)로 통과시킬 수 있다. 예를 들어, 만약 디바이스의 예측된 접촉 저항이 매우 크다면, 상기 공정 제어기(100)는 후속 웨이퍼들(200)에 대한 접촉 저항을 감소시키기 위하여 금속 판 파라미터를 조정할 수 있다. 상기 공정 제어기(100)는 또한 후속 트랜지스터 디바이스들의 전자적 수행에 영향을 미치는 주입 도스 및 에너지와 같은 파라미터들을 조절할 수 있다.
상기 예측된 전자 특성들은 또한 스케쥴된 목적을 위하여 사용될 수 있다. 예를 들어, 만약 예측된 전자 특성들이 고성능 디바이스를 나타내거나, 사업과 일치된 예측된 전자 특성들을 가지는 디바이스가 특정 등급의 디바이스들에 대하여 필요하다면, MES 서버(70)는 웨이퍼(200)를 포함하는 로트의 우선순위를 조절할 수 있다. 또한, MES 서버(70)는 예측된 전자 특성들을 기초로 한 결정들을 스케쥴링할 수 있다. 예를 들어, MES 서버(70)는 더 높은 툴 안정(예컨대, 청결한 툴, 낮은 결함률, 낮은 오버래이 에러 등)을 가지는 툴들(30)에 의해 공정되기 위해 더 높게 예측된 전자 특성들로 로트들을 스케쥴링할 수 있다.
상기 예측된 전자 특성들은 모델링 엔진(122)에 의하여 사용되는 예측 모델을 업데이트하기 위하여 피드백을 발생시키는데 사용될 수 있다. 반도체 디바이스의 실제 특성들이 측정될 때, 이들은 에러 신호를 발생시키기 위하여 예측된 값들과 비교될 수 있다. 이 에러 신호는 미래 예측들에 대한 에러의 크기를 감소시키도록 그것의 모델 파라미터들을 감소시키기 위하여 모델링 엔진(122)에 의하여 사용될 수 있다.
도 3에 있어서, 또 다른 본 발명의 예시적인 실시예에 일치하여 제조하는 동안의 디바이스 전자적 파라미터들을 예측하기 위한 방법의 단순화된 흐름도가 제공된다. 블록(300)에서, 반도체 디바이스와 연관된 초기 특성 값들의 세트가 제공된다. 블록(310)에서, 반도체 디바이스에서의 제1 제조 공정이 수행된다. 블록(320)에서, 제1 제조 공정과 연관된 제조 데이터가 수집된다. 블록(330)에서, 초기 특성 값들 중 적어도 하나의 값이, 특성 값들의 제1 변형 세트를 발생시키기 위하여 제 1 제조 프로세스에 대하여 수집된 제조 데이터로 교체된다. 블록(340)에서, 적어도 하나의 반도체 디바이스의 전자적 특성에 대한 제1수치는 수정된 특성 값들의 세트를 기초로 예측된다.
제조 공정 동안에 반도체 디바이스의 전자적인 특성들을 예측하는 것은 수많은 이점을 가진다. 통찰력이 반도체 디바이스의 미래 수행뿐만 아니라 제조 공정들을 고려하여 얻어질 수 있다. 관습적으로, 이 정보는 단지 제조 공정에서 늦게 이용가능하다. 제조 공정 동안에 예측들을 발생시키는 것은 조절되기 위한 공정 설정, 식별되기 위한 결함 조건들, 제조된 디바이스들의 예측된 수행에 기초하여 만들어진 결정들을 스케쥴링하는 것을 허용한다.
상기 개시된 특정 실시예들은 단지 예시적인 것으로서, 본 발명은 상이하나 개시된 내용을 습득한 당업자에게 명백히 균등한 방식으로 변경되거나 실행될 수 있다. 더욱이, 이하 청구항에서 기술된 것을 제외하고 여기 보여진 구조 또는 모델링에 대한 상세한 설명에 제한되지 않는다. 그에 따라 상기 구체화된 상세한 설명은 변경되거나 수정될 수 있고 그러한 변경은 본 발명의 사상과 범위 내에 있다는 것은 명백하다. 따라서 보호범위는 이하의 청구범위에 개시되어 있다.

Claims (10)

  1. 반도체 디바이스를 제조하는 동안 수집된 반도체 디바이스(200)의 공정과 연관된 특성들을 저장하는 단계와;
    상기 반도체 디바이스(200)와 연관된 초기 특성 값들의 벡터(124)를 제공하는 단계와;
    적어도 상기 수집된 특성들의 서브세트를 가지는 벡터(124, 126)를 업데이트 하는 단계와; 그리고
    상기 업데이트된 벡터(124, 126)에 기초하여 적어도 하나의 반도체 디바이스(200)의 전자적 특성을 모델링하는 단계를 포함하는 것을 특징으로 하는 방법.
  2. 제 1항에 있어서, 상기 모델링된 전자 특성에 기초하여 반도체 디바이스(200)와 연관된 결함 조건을 식별하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  3. 제 1항에 있어서, 상기 모델링된 전자 특성에 기초하여 후속 공정을 위하여 반도체 디바이스(200)를 스케쥴링하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  4. 제 1항에 있어서, 상기 모델링된 전자 특성에 기초하여 후속 반도체 디바이스(200)를 공정하기 위하여 적어도 하나의 동작 방법 파라미터를 결정하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  5. 제 1항에 있어서, 상기 반도체 디바이스(200)와 연관된 특성들을 저장하는 단계는 공정 특성, 계측 특성 및 반도체 디바이스(200)의 제조와 연관된 제어 특성 중 적어도 하나를 저장하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 반도체 디바이스를 제조하는 동안 수집된 반도체 디바이스(200)의 특성들을 저장하기 위하여 형성된 데이터 저장소(90)와; 그리고
    반도체 디바이스와 연관된 초기 특성 값들의 벡터(124)를 제공하고, 적어도 수집된 특성들의 서브세트를 가지는 벡터(124, 126)를 업데이트하고, 상기 업데이트된 벡터(124, 126)에 기초하여 반도체 디바이스(200)의 적어도 하나의 전자적 특성을 모델링하도록 된 예측 유닛(130)을 포함하는 것을 특징으로 하는 시스템(10).
  7. 제 6항에 있어서, 상기 예측 유닛(130)에 통신적으로 연결되고, 상기 모델링된 전자적 특성에 기초하여 반도체 디바이스(200)와 연관된 결함 조건을 식별되도록 형성된 결함 모니터(110)를 더 포함하는 것을 특징으로 하는 시스템(10).
  8. 제 6항에 있어서, 상기 예측 유닛(130)에 통신적으로 연결되고, 상기 모델링된 전자적 특성에 기초하여 후속 공정을 위해 반도체 디바이스(200)를 스케쥴링 하도록 된 제조 수행 시스템 서버(70)를 더 포함하는 것을 특징으로 하는 시스템(10).
  9. 제 6항에 있어서, 상기 예측 유닛(130)에 통신적으로 연결되고, 상기 모델링된 전자적 특성에 기초하여 후속 반도체 디바이스(200)를 공정처리하기 위한 적어도 하나의 동작 방법 파라미터들을 결정하도록 된 공정 제어기(100)를 더 포함하는 것을 특징으로 하는 시스템(10).
  10. 제 6항에 있어서, 상기 수집된 특성들은 공정 특성들, 계측 특성들 및 제어 특성들 중 적어도 하나를 더 포함하는 것을 특징으로 하는 시스템(10).
KR1020057002820A 2002-08-22 2003-07-09 제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치 KR20050058369A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/225,638 US8185230B2 (en) 2002-08-22 2002-08-22 Method and apparatus for predicting device electrical parameters during fabrication
US10/225,638 2002-08-22

Publications (1)

Publication Number Publication Date
KR20050058369A true KR20050058369A (ko) 2005-06-16

Family

ID=31887044

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002820A KR20050058369A (ko) 2002-08-22 2003-07-09 제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치

Country Status (8)

Country Link
US (1) US8185230B2 (ko)
EP (1) EP1532675A1 (ko)
JP (1) JP4771696B2 (ko)
KR (1) KR20050058369A (ko)
CN (1) CN100378941C (ko)
AU (1) AU2003261127A1 (ko)
TW (1) TWI310971B (ko)
WO (1) WO2004019401A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100761224B1 (ko) * 2006-08-30 2007-09-27 동부일렉트로닉스 주식회사 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이측정방법
US7343215B2 (en) 2006-01-23 2008-03-11 Samsung Electronics Co., Ltd. Methothology for estimating statistical distribution characteristics of product parameters
KR101275838B1 (ko) * 2005-09-12 2013-06-18 글로벌파운드리즈 인크. 샘플링되지 않은 워크피스에 관한 데이터 표시
KR101287169B1 (ko) * 2005-10-14 2013-07-16 글로벌파운드리즈 인크. 프로세스 제어를 위한 제품 관련 피드백

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003088102A2 (en) * 2002-04-10 2003-10-23 Barcelona Design, Inc. Method and apparatus for efficient semiconductor process evaluation
US20040088068A1 (en) * 2002-10-31 2004-05-06 Daniel Kadosh Method and apparatus for providing first-principles feed-forward manufacturing control
US6941177B2 (en) * 2002-12-17 2005-09-06 Xerox Corporation System and method for implementing real-time applications based on stochastic compute time algorithms
US7424392B1 (en) * 2002-12-18 2008-09-09 Advanced Micro Devices, Inc. Applying a self-adaptive filter to a drifting process
US6917849B1 (en) * 2002-12-18 2005-07-12 Advanced Micro Devices, Inc. Method and apparatus for predicting electrical parameters using measured and predicted fabrication parameters
US8676538B2 (en) * 2004-11-02 2014-03-18 Advanced Micro Devices, Inc. Adjusting weighting of a parameter relating to fault detection based on a detected fault
US7680556B2 (en) 2004-11-15 2010-03-16 Tech Semiconductor Singapore Pte. Ltd. Method for data collection during manufacturing processes
US20070124148A1 (en) * 2005-11-28 2007-05-31 Canon Kabushiki Kaisha Speech processing apparatus and speech processing method
US7954072B2 (en) * 2006-05-15 2011-05-31 Taiwan Semiconductor Manufacturing Company, Ltd. Model import for electronic design automation
US7594210B2 (en) * 2006-11-16 2009-09-22 Clk Design Automation, Inc. Timing variation characterization
US7793243B1 (en) 2006-12-04 2010-09-07 Clk Design Automation, Inc. Multi-engine static analysis
US8145337B2 (en) * 2007-05-04 2012-03-27 Taiwan Semiconductor Manufacturing Company, Ltd. Methodology to enable wafer result prediction of semiconductor wafer batch processing equipment
US7974728B2 (en) * 2007-05-04 2011-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. System for extraction of key process parameters from fault detection classification to enable wafer prediction
US7783999B2 (en) * 2008-01-18 2010-08-24 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical parameter extraction for integrated circuit design
US8037575B2 (en) * 2008-02-28 2011-10-18 Taiwan Semiconductor Manufacturing Company, Ltd. Method for shape and timing equivalent dimension extraction
JP2009224374A (ja) * 2008-03-13 2009-10-01 Oki Semiconductor Co Ltd Ｐｅｂ装置及びその制御方法
US7838308B2 (en) * 2008-05-12 2010-11-23 Advanced Micro Devices, Inc. Method of controlling embedded material/gate proximity
US7908109B2 (en) * 2008-07-08 2011-03-15 Advanced Micro Devices, Inc. Identifying manufacturing disturbances using preliminary electrical test data
US8868221B1 (en) * 2008-08-22 2014-10-21 Marvell International Ltd. Adaptive neural net feed forward system and method for adaptive control of mechanical systems
US8001494B2 (en) * 2008-10-13 2011-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Table-based DFM for accurate post-layout analysis
US8155770B2 (en) * 2009-03-31 2012-04-10 Globalfoundries Inc. Method and apparatus for dispatching workpieces to tools based on processing and performance history
US8806386B2 (en) * 2009-11-25 2014-08-12 Taiwan Semiconductor Manufacturing Company, Ltd. Customized patterning modulation and optimization
US8745554B2 (en) * 2009-12-28 2014-06-03 Taiwan Semiconductor Manufacturing Company, Ltd. Practical approach to layout migration
US9477219B2 (en) * 2010-03-25 2016-10-25 Taiwan Semiconductor Manufacturing Company, Ltd. Dynamic compensation in advanced process control
US8940598B2 (en) * 2010-11-03 2015-01-27 Texas Instruments Incorporated Low temperature coefficient resistor in CMOS flow
CA2826894A1 (en) * 2011-02-14 2012-08-23 Carnegie Mellon University Learning to predict effects of compounds on targets
CN103123373A (zh) * 2011-11-21 2013-05-29 鸿富锦精密工业（深圳）有限公司 电气参数测试装置
US8948495B2 (en) * 2012-08-01 2015-02-03 Kla-Tencor Corp. Inspecting a wafer and/or predicting one or more characteristics of a device being formed on a wafer
CN102800607A (zh) * 2012-08-29 2012-11-28 上海宏力半导体制造有限公司 提高制程能力的方法
US8875087B1 (en) * 2012-09-30 2014-10-28 Cadence Design Systems, Inc. Method and system for automated script generation for EDA tools
US9070622B2 (en) * 2013-09-13 2015-06-30 Taiwan Semiconductor Manufacturing Company, Ltd. Systems and methods for similarity-based semiconductor process control
US9645573B2 (en) * 2014-11-25 2017-05-09 International Business Machines Corporation Reliability monitor test strategy definition
US10295979B2 (en) * 2015-09-15 2019-05-21 Applied Materials, Inc. Scheduling in manufacturing environments
US20170199511A1 (en) * 2016-01-12 2017-07-13 Globalfoundries Inc. Signal detection metholodogy for fabrication control
SG11201902651QA (en) * 2016-10-18 2019-05-30 Ebara Corp Substrate processing control system, substrate processing control method, and program
CN117219530A (zh) * 2017-02-27 2023-12-12 诺威有限公司 用于预测e-测试结构性能的方法
KR102296942B1 (ko) * 2017-05-05 2021-09-01 에이에스엠엘 네델란즈 비.브이. 디바이스 제조 프로세스의 수율의 예측 방법
KR102408685B1 (ko) * 2017-10-16 2022-06-15 삼성전자주식회사 반도체 소자의 제조를 위한 공정 제어 방법 및 시스템
CN111190393B (zh) * 2018-11-14 2021-07-23 长鑫存储技术有限公司 半导体制程自动化控制方法及装置
TWI729391B (zh) * 2019-05-16 2021-06-01 國立陽明交通大學 半導體製程中增進類神經網路模型預測結果之方法
CN112433472B (zh) * 2019-08-26 2022-10-18 长鑫存储技术有限公司 半导体生产控制方法及控制系统
US20210103221A1 (en) 2019-10-08 2021-04-08 International Business Machines Corporation Tool control using multistage lstm for predicting on-wafer measurements
TWI765403B (zh) * 2019-11-07 2022-05-21 美商奈米創尼克影像公司 用於製造程序之系統及方法與三維（３ｄ）列印系統
CN112068517B (zh) * 2020-09-04 2021-11-05 洛阳中硅高科技有限公司 产品质量的控制系统、方法、装置、介质和电子设备
CN114823398A (zh) * 2021-01-28 2022-07-29 长鑫存储技术有限公司 模拟晶圆芯片的电性的方法及半导体工艺方法
US11927620B2 (en) 2021-01-28 2024-03-12 Changxin Memory Technologies, Inc. Method for simulating electricity of wafer chip

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4796194A (en) 1986-08-20 1989-01-03 Atherton Robert W Real world modeling and control process
JPH07335704A (ja) * 1994-06-14 1995-12-22 Sony Corp 半導体デバイス解析システムおよびそれを用いた解析方法
JPH09266235A (ja) * 1996-03-28 1997-10-07 Sony Corp 不良解析方法とそのシステム
JPH10321485A (ja) * 1997-05-20 1998-12-04 Oki Electric Ind Co Ltd モデルパラメータのキャリブレーション方法およびキャリブレーション装置
JPH10335193A (ja) * 1997-05-30 1998-12-18 Toshiba Corp 製造工程仕様作成運営システム、プロセスデータ作成システム及び半導体装置の製造方法
US6161054A (en) * 1997-09-22 2000-12-12 On-Line Technologies, Inc. Cell control method and apparatus
US6154711A (en) 1997-12-05 2000-11-28 Advanced Micro Devices, Inc. Disposition tool for factory process control
WO2000079355A1 (en) * 1999-06-22 2000-12-28 Brooks Automation, Inc. Run-to-run controller for use in microelectronic fabrication
DE19963763B4 (de) * 1999-12-30 2010-06-17 Robert Bosch Gmbh Verfahren und System zum Betreiben einer schlupfgeregelten Bremsanlage eines Fahrzeugs
US6470230B1 (en) * 2000-01-04 2002-10-22 Advanced Micro Devices, Inc. Supervisory method for determining optimal process targets based on product performance in microelectronic fabrication
US6405144B1 (en) 2000-01-18 2002-06-11 Advanced Micro Devices, Inc. Method and apparatus for programmed latency for improving wafer-to-wafer uniformity
US6622059B1 (en) * 2000-04-13 2003-09-16 Advanced Micro Devices, Inc. Automated process monitoring and analysis system for semiconductor processing
US6368884B1 (en) * 2000-04-13 2002-04-09 Advanced Micro Devices, Inc. Die-based in-fab process monitoring and analysis system for semiconductor processing
US7698012B2 (en) * 2001-06-19 2010-04-13 Applied Materials, Inc. Dynamic metrology schemes and sampling schemes for advanced process control in semiconductor processing
US6738682B1 (en) * 2001-09-13 2004-05-18 Advances Micro Devices, Inc. Method and apparatus for scheduling based on state estimation uncertainties
US6789033B2 (en) * 2001-11-29 2004-09-07 International Business Machines Corporation Apparatus and method for characterizing features at small dimensions
US7225047B2 (en) * 2002-03-19 2007-05-29 Applied Materials, Inc. Method, system and medium for controlling semiconductor wafer processes using critical dimension measurements
US6745086B1 (en) * 2002-04-03 2004-06-01 Advanced Micro Devices, Inc. Method and apparatus for determining control actions incorporating defectivity effects
US6772035B2 (en) * 2002-05-17 2004-08-03 Micron Technology, Inc. Synthesizing semiconductor process flow models
US6754593B1 (en) * 2002-06-06 2004-06-22 Advanced Micro Devices, Inc. Method and apparatus for measuring defects
US7363099B2 (en) * 2002-06-07 2008-04-22 Cadence Design Systems, Inc. Integrated circuit metrology

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101275838B1 (ko) * 2005-09-12 2013-06-18 글로벌파운드리즈 인크. 샘플링되지 않은 워크피스에 관한 데이터 표시
KR101287169B1 (ko) * 2005-10-14 2013-07-16 글로벌파운드리즈 인크. 프로세스 제어를 위한 제품 관련 피드백
US7343215B2 (en) 2006-01-23 2008-03-11 Samsung Electronics Co., Ltd. Methothology for estimating statistical distribution characteristics of product parameters
KR100761224B1 (ko) * 2006-08-30 2007-09-27 동부일렉트로닉스 주식회사 유효채널길이 측정장치 및 그 장치를 이용한 유효채널길이측정방법

Also Published As

Publication number Publication date
CN1679155A (zh) 2005-10-05
WO2004019401A1 (en) 2004-03-04
US8185230B2 (en) 2012-05-22
CN100378941C (zh) 2008-04-02
AU2003261127A1 (en) 2004-03-11
TWI310971B (en) 2009-06-11
JP2005536887A (ja) 2005-12-02
TW200403784A (en) 2004-03-01
JP4771696B2 (ja) 2011-09-14
US20040040001A1 (en) 2004-02-26
EP1532675A1 (en) 2005-05-25

Similar Documents

Publication Publication Date Title
KR20050058369A (ko) 제조하는 동안의 디바이스 전자 파라미터들을 예측하기 위한 방법 및 장치
US6917849B1 (en) Method and apparatus for predicting electrical parameters using measured and predicted fabrication parameters
US6678570B1 (en) Method and apparatus for determining output characteristics using tool state data
KR101081013B1 (ko) 이온 주입 프로세스들에 대한 오류 검출 및 제어 방법, 및이를 수행하는 시스템
WO2006041543A1 (en) Method and system for dynamically adjusting metrology sampling based upon available metrology capacity
US6563300B1 (en) Method and apparatus for fault detection using multiple tool error signals
US6687561B1 (en) Method and apparatus for determining a sampling plan based on defectivity
Chien et al. A novel approach to hedge and compensate the critical dimension variation of the developed-and-etched circuit patterns for yield enhancement in semiconductor manufacturing
US6785586B1 (en) Method and apparatus for adaptively scheduling tool maintenance
US7650199B1 (en) End of line performance prediction
US6665623B1 (en) Method and apparatus for optimizing downstream uniformity
JP2009508355A (ja) サンプリングされなかったワークに関連するデータ表現
JP4662711B2 (ja) 製造フローのスケジュール作成方法および製造システム
US6821792B1 (en) Method and apparatus for determining a sampling plan based on process and equipment state information
US7296103B1 (en) Method and system for dynamically selecting wafer lots for metrology processing
US20040088068A1 (en) Method and apparatus for providing first-principles feed-forward manufacturing control
US6937914B1 (en) Method and apparatus for controlling process target values based on manufacturing metrics
CN105895563A (zh) 一种制造过程中预测半导体装置的电气参数的方法及系统
US6868353B1 (en) Method and apparatus for determining wafer quality profiles
US7020535B1 (en) Method and apparatus for providing excitation for a process controller
US7103439B1 (en) Method and apparatus for initializing tool controllers based on tool event data
US7783455B1 (en) Methods and systems for analyzing process equipment processing variations using sensor data
US7849366B1 (en) Method and apparatus for predicting yield parameters based on fault classification
US7340318B1 (en) Method and apparatus for assessing controller performance
US7337091B1 (en) Method and apparatus for coordinating fault detection settings and process control changes

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application