KR20050051702A

KR20050051702A - 채널 진폭 추정 및 간섭 벡터 구성을 위한 방법 및 장치

Info

Publication number: KR20050051702A
Application number: KR1020057006551A
Authority: KR
Inventors: 아난드 피. 나라얀; 프라샹트 자인
Original assignee: 텐솔콤 인코포레이티드
Priority date: 2002-10-15
Filing date: 2003-10-15
Publication date: 2005-06-01
Also published as: WO2004036812A2; EP1579591A4; AU2003282942A8; EP1579591B1; US7580448B2; AU2003282942A1; JP2006503503A; WO2004036812A3; JP4210649B2; CN1723627A; US20040098433A1; EP1579591A2

Abstract

본 발명은 스프레드 스펙트럼 시스템들에 따라서 채널 결정 및 간섭 벡터 구성하는 효율적인 방법 및 장치에 관한 것이다. 채널 결정은 제1 시리즈의 고속 왈시 변환 단계들을 사용하여 수행된다. 유효 통신 시스템 채널들에 대응하는 고속 왈시 변환 단계들의 제1 세트의 결과들은 임계값과 비교된다. 그 후, 고속 왈시 변환 단계들의 제1 세트로부터 도출된 결과들은 진폭 정보를 도출하는 채널들과 관련된 심볼 길이에 의해 결정된 결과들의 세트에 대해 수행되는 단계들의 수를 지닌 고속 왈시 변환 단계들의 제2 세트로 통과된다. 각 유효 심볼 길이에 대해 이에 따라서 얻어진 간섭 벡터들은 결합되어 복소 간섭 벡터를 형성한다. 고속 왈시 변환 단계들 및 이외 다른 단계들은 공유된 하드웨어 성분들 또는 소프트웨어 모듈들을 사용하여 수행될 수 있다.

Description

채널 진폭 추정 및 간섭 벡터 구성을 위한 방법 및 장치{METHOD AND APPARATUS FOR CHANNEL AMPLITUDE ESTIMATION AND INTERFERENCE VECTOR CONSTRUCTION}

본 발명은 통신 시스템에서 채널 진폭의 결정에 관한 것이다. 또한, 본 발명은 간섭 소거 신호를 생성하는데 사용하기 위한 간섭 벡터들의 구성에 관한 것이다. 특히, 본 발명은 상보적인 방법들 및/또는 구조들을 사용하여 채널 진폭 추정 및 간섭 벡터 구성하는 것에 관한 것이다.

무선 통신 시스템들은 자신들에 할당된 주파수 간격 내에서 많은 수의 보안(또는 사적) 통신 채널들을 제공되어야만 한다. 이들 목표들을 성취하기 위하여, 스프레드 스펙트럼 시스템들이 개발되었다. 스프레드 스펙트럼 유형의 시스템에서, 스프레딩 코드들이 사용되어, 다수의 채널들이 동일한 주파수 범위를 점유하도록 한다. 채널을 성공적으로 복조하기 위하여, 채널과 관련하여 사용되는 스프레딩 코드 및 커버링 코드는 공지되어야만 된다. 복조 처리기가 특정의 단일 경로를 추적할 때, 다른 송신기들과 관련된 단일 경로들은 이 처리기에 잡음으로서 나타난다.

신뢰할 수 있는 통신들을 제공하기 위하여, 스프레드 스펙트럼 시스템들은 통상적으로, 한쌍의 종점들(end points)간에서 통신 채널을 설정하여 유지시키는 것과 관련하여 다수의 신호 경로들을 추적한다. 여러 다른 신호 경로들은 부가적인 기지국들 및 기지국 섹터들에 의해 제공되는 용장 신호들로부터 발생되거나, 신호들의 반사되거나 다중 경로의 신호들의 버젼들로부터 발생된다. 전형적인 수신기에서, 다수(예를 들어, 4-6) 복조 처리기들 또는 핑거들이 제공되며, 이들 핑거들 각각은 여러 신호 경로를 추적하도록 할당된다. 수신기에 이용가능한 여러 신호 경로들에 관한 정보를 얻기 위하여, 탐색기 복조 처리기 또는 핑거가 제공된다. 전형적인 수신기에서, 탐색기 핑거는 의사-랜덤 수(PN) 코드 오프셋들 및 신호 강도에 의해 신호를 검출하여 식별한다. 추적되는 신호 경로들 이외의 신호 경로들이 복조 처리기에 대해 잡음으로서 나타나기 때문에, 추적되거나 원하는 신호 경로에 대한 신호 대 잡음 비는 낮게될 수 있는데, 이는 통신 채널의 품질 및 신뢰성을 열악하게 할 수 있다. 특히, 수신기에 근접한 소스들로부터의 신호들은 수신기로부터 보다 멀리 떨어져 있는 소스들로부터의 신호들을 도출할 수 있다. 따라서, "니어-파(near-far)" 문제 때문에, 신호 다이버시티가 제한된다. 통신 채널들을 간섭에 더욱 취약성이 있게 하는 것 이외에도, 수신기에 이용가능한 상대적으로 약한 신호들은 다른 상대적으로 강한 신호들에 의해 생성된 잡음 플로어(noise floor) 아래에 놓일 수 있다.

기지국에 의해 브로드캐스트되는 엔코딩된 채널들은 커버링 왈시 코드들의 직교성 또는 커버링 준-직교 함수들(QOF)의 준-직교성(quasi-orthogonality)으로 인해 서로 간섭되지 않는다. 그러나, 직접 시퀀스, 코드 분할 다중 접속(DS-CDMA) 시스템과 같은 스프레드 스펙트럼 통신 시스템은 여전히, 순방향 링크 상에서 2가지 형태들의 다중 접속 간섭을 겪는다. 공통 채널 간섭은 관심을 둔 신호 경로에 대해서 시간 지연되는 다중 복제된 신호 경로들을 포함한다. 이와 같은 신호들은 간섭을 야기할 수 있는데, 그 이유는 왈시 커버링 코드들의 직교성이 2개의 코드들 간에 시간 오프셋이 존재할 때마다 상실되기 때문이다. 특히, 정렬될 때, 왈시 코드들은 직교 베이시스(orthogonal basis)를 형성하지만, 이들이 정렬되지 않을 때 높은 교차 상관들이 존재할 수 있다. 교차 채널 간섭은 하나 이상의 기지국 섹터 또는 기지국으로부터의 전송들의 조합이 RF 프론트 엔드에서 동시에 수신될 때 발생된다. 각 기지국 섹터는 특정 PN 쇼트 코드 오프셋(short code offset)에 의해 구별된다. 그러나, 시퀀스는 최소이지만 비제로 교차 상관 특성들을 갖는다. 이는 여러 기지국 섹터들로부터 발생하는 신호들 간의 교차 상관 간섭으로서 나타난다. 따라서, 훨씬 큰 전력 레벨에서 수신되는 또 다른 기지국으부터 전송되는 신호는 쇼트 코드 및 정렬되지 않은 왈시 코드들의 비제로 교차 상관으로 인해 관심을 둔 신호를 마스킹할 수 있다.

수신된 신호 스트림들으로부터 간섭하는 신호 경로들을 제거하는 방법들이 개발되었다. 예를 들어, 간섭 소거 특징은 무선 통신들을 위한 cdma 2000 및 W-CDMA 표준들과 같은 CDMA 시스템들을 위하여 설계된 많은 스프레드 스펙트럼 수신기들에 포함된다. 특히, 간섭 소거 수신기들은 간섭원 또는 간섭원들로부터의 간섭을 제거 또는 감소하는 성능을 갖는 일종의 스프레드 스펙트럼 통신 시스템 수신기들이다. 간섭 소거하는 대부분의 방법들은 간섭 신호원에서 채널들을 추정할 필요가 있다. 따라서, 신호 경로 내의 유효 채널들의 아이덴터티 및 이들 채널들의 진폭들이 추정되어야만 된다. 간섭 계산을 위한 투영(projection) 기반으로 한 방법들을 사용하는 다른 방법들은 간섭 벡터를 구성하여 간섭 신호원 내의 능동 채널들로부터의 간섭의 방향을 표시하지만, 이들 채널들의 진폭들이 반드시 필요로 되지는 않는다.

스프레드 스펙트럼 통신 시스템들은 초기에는 단일 길이의 심볼들을 사용하도록 개발되었다. 예를 들어, IS-95 시스템들은 64 칩 심볼 길이를 사용한다. 그러나, cdma 2000과 같은 보다 최근의 통신 표준들은 보다 긴 코드들과 공존하는 보다 짧은 길이의 코드들(보충 채널들)을 발생시킨다. 예를 들어, 고속 데이터 전송들을 용이하게 하기 위하여, 음성 통신들을 위한 64 칩들 이상인 심볼들을 사용하는 채널들을 허용함과 동시에 데이터 전송을 위하여 4 칩들의 길이만큼 짧은 심볼들을 허용하는 통신 시스템들이 개발되었다. 단일 통신 시스템 내에서 여러 길이들의 심볼들을 사용하는 것은 신호 경로에서 능동 채널들을 식별하는 작업을 복잡하게 한다. 게다가, 보다 짧은 길이 코드들의 사용은 특정한 보다 긴 길이 코드들의 군(family)을 무효하게 하기 때문에, 능동 채널들을 식별하는 기존 방법들은 다수의 심볼 길이들의 사용을 지원하는 시스템들에 적용될 때 비효율적으로 될 수 있다.

고속 왈시 변환은 신호 경로 내에서 다수의 채널들의 진폭들을 효율적으로 계산하는 공지된 방법이다. 특히, 고속 왈시 변환 방법은 왈시 코드들로서 공지된 직교 코드들의 군을 사용하여 커버되는 채널들의 진폭들을 계산하는데 사용될 수 있다. 그러나, 고속 왈시 변환 처리를 적용하는 종래 방법들은 다수의 심볼 길이들을 지원하는 통신 시스템들과 관련하여 채널들을 효율적으로 추정할 수 없다. 게다가, 종래의 방법들은 간섭 소거를 위하여 간섭 벡터를 효율적으로 구성할 수 없다.

도1은 본 발명의 실시예를 따른 스프레드 스펙트럼 수신기의 성분들을 도시한 블록도.

도2는 본 발명의 실시예를 다른 채널 추정 및 간섭 벡터 발생 시스템의 성분들과 관련한 처리 단계들 및 정보 흐름들을 도시한 블록도.

도3은 본 발명의 실시예를 따른 고속 왈시 변환의 수행 양상들을 도시한 블록도.

도4는 본 발명의 실시예를 따른 임계값 비교 기능의 수행 양상들을 도시한 블록도.

도5는 본 발명의 실시예의 동작 양상들을 도시한 순서도.

도6는 본 발명의 실시예의 부가적인 동작 양상들을 도시한 순서도.

도7은 본 발명의 실시예를 따른 간섭 벡터의 구성 양상들을 도시한 순서도.

도8은 본 발명의 실시예를 따른 복소 간섭 벡터를 생성하는 처리 양상들을 도시한 도면.

본 발명은 종래 기술의 이들 및 그외 다른 문제들 및 단점들을 해결하고자 하는 것이다. 본 발명의 실시예를 따르면, 고속 왈시 변환은 간섭 신호 경로에 관한 진폭 정보에 적용된다. 특히, 진폭 정보는 간섭을 추적하거나 신호 경로들을 잠재적으로 간섭하는 것과 관련하여 수신된 각 데이터 칩에 대응하는 레졸루션(resolution)에 있다. 그 후, 진폭 데이터는 고속 왈시 변환을 사용하여 처리된다. 데이터는 하나 이상의 고속 왈시 변환 레벨들을 통과하여 능동 채널들을 식별한다. 특히, 간섭 신호 경로에 의해 전송되는 데이터를 위한 유효 심볼 길이에 대응하는 왈시 레벨에서 데이터를 처리한 후, 이 스테이지를 위한 데이터 세트에서 각 원소의 진폭은 임계값과 비교된다. 원소의 크기가 이 임계값 보다 크다면, 이 원소는 데이터가 고속 왈시 변환을 사용하는 다음 처리 스테이지를 겪기 전 제로로 대체된다. 따라서, 본 발명은 다수의 유효한 심볼 길이들을 지원하는 통신 시스템과 관련하여 발생된 신호 경로 내에 유효 채널들 존재와 그 진폭을 결정할 수 있는 방법 및 장치를 제공한다.

본 발명의 또 다른 실시예를 따르면, 유효 심볼 길이에 대응하는 각 왈시 레벨에서 고속 왈시 변환을 수행한 결과들은 간섭 소거된 신호 스트림을 생성시에 사용하기 위한 벡터를 형성하는데 적용된다. 따라서, 본 발명의 실시예에서, 유효 채널 심볼 길이에 대응하는 레벨에서 고속 왈시 변환을 수행한 결과들은 임계값과 비교된다. 임계값 보다 작은 크기를 갖는 레벨에서 이 결과들의 각 원소들은 제로로 대체되는 반면에, 임계값을 초과하는 원소들의 진폭을 불변인 채로 유지한다. 이 비교 결과는 레지스터에 저장될 수 있다. 간섭 벡터를 구성시에 사용하기 위한 임계 데이터를 포함하는 각 레지스터에 대해서, 왈시 변환 처리가 적용된다. 특히, 각 데이터 세트는 원래 크기 데이터를 얻는 레벨에 대응하는 다수의 고속 왈시 변환 레벨들로 통과되어, 간섭 벡터를 생성시킨다. 다수의 심볼 길이들을 지원하는 본 발명의 또 다른 실시예를 따르면, 유효 심볼 길이들에 대응하는 고속 왈시 변환 레벨들로부터의 데이터를 사용하여 형성된 간섭 벡터들은 결합되어 복소 간섭 벡터(composite interference vector)를 형성한다. 본 발명의 일 실시예를 따르면, 복소 간섭 벡터는 각 유효 신호 길이에 대응하는 스케일링된 간섭 벡터들을 결합함으로써 발견된다. 본 발명의 부가적인 실시예를 따르면, 스케일링은 각 간섭 벡터들 내에서 에너지들을 정규화하도록 수행된다.

본 발명의 또 다른 실시예를 따르면, 채널 추정 및 간섭 벡터 구성과 관련하여 사용되는 고속 왈시 변환 처리는 공유된 하드웨어 성분들을 사용하여 구현된다. 즉, 채널 진폭들의 추정과 관련하여 사용되는 동일한 성분들이 간섭 벡터들을 구성하는데 사용될 수 있다.

지금부터 도1을 참조하면, 본 발명의 실시예를 따른 간섭 소거 인에이블된 수신기(100)가 도시되어 있다. 도1에 도시된 바와 같이, 신호들은 안테나(108)에 의해 무선 주파수(RF) 프론트 엔드(104)에 제공된다. 전형적인 환경에서, 다수의 서로 다른 신호들, 예를 들어, 여러 기지국들, 기지국의 여러 섹터들 또는 신호들의 다수의 경로 또는 반사된 버젼들에 의해 발생된 신호들은 무선 주파수(RF) 프론트 엔드(104)에서 수신될 수 있다. 당업자가 인지한 바와 같이, 여러 기지국들 또는 기지국의 여러 섹터들로부터의 신호들은 통상적으로, 관련된 경로수 또는 의사-랜덤 수(PN)에 의해 식별되는데, 이는 PN 코드 간격에서 신호 경로의 시간 오프셋에 따라서 기지국 또는 기지국과 섹터를 식별한다. 다중 경로의 신호들의 버젼들은 신호의 가시 버젼의 경로 수로 식별되지만, 반사된 신호보다 앞서 보다 긴 경로를 고려하도록 부가적인 시간 오프셋으로 식별된다. 당업자는 또한 인지하는 바와 같이, 여러 소스들로부터의 신호 경로들은 통상적으로, 다수의 신호 경로들의 버젼들이 자신들의 소스와 정확하게 관계되도록 하는데 충분한 거리(예를 들어, 64 칩들의 배수) 만큼 분리되어 있다.

RF 프론트 엔드(104)는 무선 주파수 신호를 다운 샘플링 하고 이 신호를 동위상(I) 및 쿼드러쳐(Q) 성분들을 지닌 복소 기저대역 신호 또는 원래 신호 스트림(112)으로 분리시킨다. 당업자는 단지 하나의 접속 또는 신호 경로가 도시될 때 조차도 본 개시내용과 관련하여 도시되고 서술된 처리가 I 및 Q 채널들 둘 다를 포함한다는 것을 인지할 것이다.

수신기(100)에 의해 수집되고 RF 프론트 엔드(104)로부터 다운 변환된 원래 신호 스트림(112)은 탐색기 핑거(116)에 제공된다. 탐색기 핑거는 개별적으로 식별가능한 신호 경로들 및/또는 다중경로들을 위한 신호 스트림(112)을 주사하도록 기능한다. 특히, 탐색기 핑거(116)는 각 식별가능한 신호 경로와 관련된 경로 수 또는 의사 랜덤 수(PN) 코드 오프셋을 결정하도록 동작한다. 상술된 바와 같이, PN 코드는 특정 기지국 또는 기지국 섹터와 관련된 것으로서 신호 경로를 식별한다. 코드 분할 다중 접속(CDMA) 시스템들에서, PN 코드 시퀀스를 쇼트 코드라 칭한다.

탐색기 핑거(116)는 식별되는 신호 경로들을 제어기(120)에 보고한다. 이 제어기(120)는 탐색기 핑거(116)로부터 제공된 정보를 사용하여 어느 신호 경로들이 포착되어 추적되는 지를 결정한다. 일반적으로, 수신기(100)가 추적하고자 하는 신호 경로들의 수는 수신기(100)의 부분으로서 제공된 복조 핑거들(124)의 수로 제한된다. 신호 경로를 포착 및 추적하기 위하여 복조 핑거(124)를 할당시, 제어기(120)는 할당된 신호 경로에 대한 관찰된 신호 강도, 임의의 부가적인 시간 오프셋 및 PN 코드 오프셋에 관한 정보를 제공할 수 있다. 도1에서, 단지 2개의 복조 핑거들(124a 및 124b)이 도시되어 있다. 그러나, 임의 수의 부가적인 복조 핑거들(124)이 제공될 수 있다는 것을 인지하여야만 한다.

도1에 도시된 바와 같이, 베이스라인 제어기(120)는 소거 제어기(128)와 통신할 수 있다. 본원에 서술된 바와 같이, 소거 제어기(128)는 신호 경로 내의 각 채널들의 진폭들을 추정할 수 있다. 게다가, 소거 제어기(128)의 실시예들은 간섭 벡터들을 형성할 수 있다. 본 발명의 다른 실시예들을 따르면, 소거 제어기(128)는 다수의 간섭 벡터들을 결합하여 복소 간섭 벡터를 형성할 수 있다.

소거 제어기(128)는 다수의 모듈들을 포함한다. 특히, 소거 제어기(128)는 신호 경로가 소거되어야만 되는지를 결정할 때, 이 신호 경로에 대응하는 PN 코드 및 신호 경로가 제공되는 I 및 Q 데이터는 쿼드러쳐 위상 시프트 키(QPSK) 역확산 모듈(132)에 공급된다. 역확산 후, 캐리어 위상은 캐리어 위상 복구 모듈(136)에서 복구된다. 캐리어 위상 복구는 다양한 방법들을 통해서 이루어질 수 있다. 예를 들어, 캐리어 위상 복구는 2003년 10월 15일에 출원된 발명의 명칭이 "System and Method for Adjusting Phase"인 미국 특허 제_____ 및 2002년 10월 15일에 출원된 발명의 명칭이 "Carrier Phase Recovery Circuit"인 미국 가출원 60/418,188에 기재된 바와 같이 수행될 수 있는데, 이 특허는 본 발명의 양수인에게 양도되었고 전반적인 내용이 본원에 참조되었다. 그 후, 캐리어 위상 복구후 얻어진 PN 스트립되고 위상 스트립된 데이터 스트림은 채널 추정/간섭 벡터 발생 모듈(140)에 제공된다. 채널 추정/간섭 벡터 발생 모듈(140)은 소거될 신호 경로들에서 능동 채널들의 진폭을 결정하고 소거 동작 모듈(144)에 제공될 수 있는 간섭 벡터를 발생시킨다. 소거 동작 모듈(144)은 채널 추정/간섭 벡터 발생 모듈(140)에 의해 제공되는 간섭 벡터를 사용하여 하나 이상의 복조 핑거들(124)에 제공되는 신호 스트림 또는 스트림들(148)로부터 식별된 간섭 신호 경로를 제거한다. 그 후, 간섭 소거된 신호를 수신하는 복조 핑거(124)는 소망의 신호 경로의 채널에 의해 전송되는 데이터를 복조할 수 있다.

도1에 도시된 바와 같이, 복조 핑거들(124) 각각에는 PN 발생기(152)가 제공될 수 있다. 게다가, PN 발생기(152)에 의해 발생된 PN 코드는 소거 제어기(128)에 의해 PN 발생기(152)에 전송되는 제어 신호(156)에 응답하여 앞서거나 지연될 수 있다. 복조 핑거들(124)과 관련된 PN 발생기들(152)을 지연시키거나 앞서게하는 성능은, 공급 신호 스트림이 예를 들어 간섭 소거된 신호 스트림의 발생 부분으로서 소거 제어기(128)에서 처리시에 지연을 겪는 경우 조차도, 복조 핑거들(124) 각각이 제공된 공급 신호 스트림을 추적하도록 하기 때문에 유용하다. 대안적으로 또는 이외에도, 소거 제어기는 복조된 신호를 복조 핑거들(124)의 부분으로서 제공되는 지연 버퍼에 제공되어, 제공된 신호 스트림으로부터 얻어진 심볼이 복조 핑거(124)에 의해 릴리스되기 전 각 복조 핑거(124)에 의해 발생된 지연량을 제어할 수 있다. 복조 핑거들(124) 내에서 이와 같이 지연을 제어함으로써, 복조된 신호 스트림들(160)은 서로 동기화되는 심볼 결합기(164)에 제공될 수 있다. 따라서, 종래의 심볼 결합기(164)가 사용될 수 있다. 대안적으로, 복조 핑거들(124)에 의해 제공된 신호 스트림들(148)의 처리로부터 얻어진 심볼들을 동기화할 수 있는 심볼 결합기(164)가 사용될 수 있다. 또한 다른 대안으로서, 소거 제어기(128)는 RF 프론트 엔드(104)에서 수신될 때 원래 신호 스트림(112)에 대해서 고정된 지연 후 공급 신호 스트림들을 복조 핑거들(124)에 제공함으로써, 종래의 심볼 결합기(160)를 사용할 수 있게 한다. 일반적으로, 동기화된 데이터를 심볼 결합기(164)에 제공하는 임의의 방법이 사용될 수 있다. 당업자가 인지하는 바와 같이, 복조 핑거들 및 심볼 결합기(164)는 레이크 수신기(rake receiver)를 포함할 수 있다.

지금부터 도2를 참조하면, 소거 제어기(128) 및 특히, 본 발명의 실시예를 따른 채널 추정/간섭 벡터 발생 모듈(140)의 양상들이 도시되어 있다. 도2에 도시된 바와 같이, 채널 추정/간섭 벡터 발생 모듈(140)은 제1(204) 및 제2(208) 스테이지들을 포함하는 것으로 고려될 수 있다. 특히, 제1 스테이지(204)는 채널 추정 기능들을 수행하는 반면에, 제2 스테이지(208)는 간섭 벡터 구성을 수행한다. 게다가, 본원에 제공된 설명으로부터 알 수 있는 바와 같이, 스테이지 1(204)에서, 신호 경로의 부분으로서 수신되는 칩들의 크기와 관련된 정보는 다수의 고속 왈시 변환 단계들(212)을 겪어 간섭으로서 식별되는 신호 경로 내에서 유효 채널들의 존재 및 이들 채널들의 진폭들을 결정한다. 수신된 데이터를 처리하도록 사용되는 고속 왈시 변환 단계들(212)의 수는 log N과 동일한데, 여기서 N은 유효 채널들의 수이다. 예를 들어, 64 채널 통신 시스템과 관련하여, 6개의 단계들은 어느 채널들이 신호 경로에 존재하는지를 완전하게 결정하는데 필요로 된다. 부가 예로서, 128개의 채널 통신 시스템은 7개의 단계들을 필요로 한다. 스테이지 1(204)에 의해 얻어진 채널들의 진폭들에 관한 정보는 스테이지 2(208)에 의해 사용되어 소거 동작 모듈(144)에 의해 사용하기 위한 복소 간섭 벡터(216)를 형성하여 복조 핑거(124)에 제공된 신호 스트림으로부터 간섭 신호 경로를 소거한다.

따라서, 도시된 바와 같이, 스테이지 1(204)은 다수의 고속 왈시 변환 단계들(212)을 포함한다. 도2에 도시된 전형적인 실시예에서, 수신기(100)는 각 신호 경로 내의 64개의 트래픽 채널들을 지원하는 통신 시스템과 관련하여 사용된다. 따라서, 채널 추정/간섭 벡터 발생 모듈(140)은 6개의 고속 왈시 변환 단계들(212a-f)를 포함한다. 그러나, 임의 수의 고속 왈시 변환 단계들(212)이 제공될 수 있다는 것을 인지하여야만 한다.

초기에, 역확산 캐리어 위상 복구된 수신 신호는 고속 왈시 변환 단계(212a)로 통과된다. 본 예에서, 서술된 고속 왈시 변환 단계들은 가장 긴 유효 심볼 길이와 동일한 길이를 갖는 데이터 세그먼트 내에서 각 칩을 위한 진폭 또는 크기를 포함하는 데이터 세트에 대해 수행된다. 따라서, 본 예에서, 각 고속 왈시 변환 단계(212)는 64개의 상이한 크기들을 포함하는 데이터 세트에 대해 수행된다.

당업자가 인지하는 바와 같이, 제1 고속 왈시 변환 단계는 64개의 가산 또는 감산 연산들을 포함한다. 특히, 제1 고속 왈시 변환 단계(212a)는 상기 세트 내의 모두 64개의 원소들이 처리되어 새로운 64개의 값들이 계산될 때까지 제1 원소(a₁)을 제2 원소(a₂)와 가산하여 새로운 제1 원소를 얻으며, 제1 원소(a₁)로부터 제2 원소(a₂)를 감산하여 새로운 제2 원소를 얻으며, 제3 원소(a₃)를 제4 원소(a₄)에 가산하여 새로운 제3 원소를 얻고, 제3 원소(a₃)로부터 제4 원소(a₄)를 감산하여 새로운 제4 원소를 얻는, 등등을 포함한다. 본 예에서, 통신 시스템은 4개의 칩들 길이 보다 작은 심볼들을 지원하지 않는다. 따라서, 제1 왈시 변환 단계 또는 회로(212a)를 수행한 결과들은 제2 고속 왈시 변환 단계(212b)로 직접 통과된다.

당업자가 또한 인지하는 바와 같이, 제2 고속 왈시 변환 단계(212b)에서, 또한 64개의 가산 또는 감산이 존재한다. 제2 고속 왈시 변환 단계(212b)에 포함되는 계산들은 64개의 크기들 또는 원소들에 대해 수행되어, 제1 왈시 변환 단계(212a)로부터 발생된다. 특히, 상기 세트 내의 각 원소가 제2 고속 왈시 변환 스테이지(212b)의 부분으로서 하나의 가산 및 하나의 감산 계산에 포함되고 새로운 값이 각 포함된 원소에 대해서 계산될 때까지, 제1 원소(a₁)는 제3 원소(a₃)에 가산되어 새로운 제1 원소를 얻으며, 제3 원소(a₃)는 제1 원소(a₁)로부터 감산되어 새로운 제2 원소를 얻고, 제2 원소(a₂)는 제4 원소(a₄)에 가산되어 새로운 제3 원소를 얻으며, 제4 원소(a₄)는 제2 원소(a₂)로부터 감산되어 새로운 제4 원소를 얻는, 등등이다.

본 예에서, 통신 시스템은 4개의 칩 만큼 짧은 길이를 갖는 심볼을 지원한다. 통신 시스템과 관련하여 사용되는 유효 심볼의 최소 길이는 표준들로부터 공지되어 있음으로, 통상적으로, 소정 수신기(100)를 위하여 사전구성된다. 대안적으로, 이와 같은 정보는 기지국 또는 수신기(100)와 통신하는 다른 네트워크 구성원소에 의해 제공될 수 있다. 본 예에서, 4개의 칩들 만큼 짧은 심볼들이 채널에 의해 사용될 수 있고 임의의 이와 같은 채널들이 2개의 고속 왈시 변환 단계들 이후에 결정되기 때문에, 2개의 고속 왈시 변환 단계들 다음에 얻어진 크기들이 고려된다. 특히, 계산된 값들 또는 크기들의 세트 내에서 각 원소는 제1 비교기 또는 비교 블록(220a)에서 임계값과 비교된다. 채널 강도들이 채널 결정과 관련하여 테스트되는 임계값은 간섭 신호 경로들의 부분으로서 제공되는 것으로 공지된 채널의 크기와 동일하거나 이로부터 도출될 수 있다. 예를 들어, 적용가능한 표준들을 따라서 신호 경로에 항상 존재하는 수신된 채널의 평균 크기는 임계값을 설정하도록 사용될 수 있다. 이 임계값은 또한, 존재하는 채널에 대한 크기를 위한 기준이 발생된 경우 사전선택된 값 또는 고정된 값으로 설정될 수 있다.

이 비교 다음에, 임계 크기와 같거나 큰(또는, 대안적으로 임계 크기보다 큰) 것으로 발견되는 값들의 세트 내의 크기들은 제1 메모리 블록(224a)에 저장된다. 제로 값들은 임계 크기 보다 적은(또는 대안적으로, 임계 크기 보다 크지 않은) 이들 원소들을 위한 제1 메모리 블록(224a)에 입력되거나 저장된다. 제1 메모리 블록(224a)에 저장된 값들(즉, 채널 진폭들)은 4개의 칩들 길이인 심볼들을 사용하여 능동 채널 또는 채널들에 관계되어 데이터를 전송한다. 게다가, 본원에 기재된 바와 같이, 채널 추정/간섭 벡터 발생 모듈(140)의 스테이지 1(204)의 부분으로서 제공된 메모리 블록들(224)에 저장된 값들은 간섭 벡터 프리커서를 포함하고, 스테이지 2(208)에 사용되어 간섭 벡터를 계산한다. 이 임계값 보다 낮게(또는, 대안적으로 이 임계값 보다 작거나 같은)될 제1 비교 블록(220a)에서 결정된 원소들 또는 채널 진폭들은 채널 추정치로서 메모리 블록(228)에 저장된다. 제로 값들은 임계 크기와 같거나 큰(또는 대안적으로, 이 임계 크기보다 큰) 이들 원소들을 위위한 메모리 블록(228)에 입력되거나 저장된다. 따라서, 본 개시 내용으로부터 인지된 바와 같이, 채널 추정/간섭 벡터 발생 모듈(140)은 무효한 보다 긴 길이의 채널들에 대한 간섭 벡터들이 생성되는 것을 방지할 것이다. 즉, 보다 짧은 길이(예를 들어, 4개의 칩) 심볼을 사용함으로써 무효로 되는 4개의 보다 긴 길이의 심볼들을 사용하는 채널들을 포함하거나 고려하는 간섭 벡터들을 생성시키지 않는다.

그 후, 메모리(228)에 저장된 제1 비교 단계(220a) 다음의 저장된 크기들 또는 제로 값들을 포함하는 값들이 제2 고속 왈시 변환 단계(212c)에 제공된다. 당업자가 인지하는 바와 같이, 상기 세트 내의 크기들 각각이 하나의 가산 및 하나의 감산 연산에 포함되고 새로운 크기가 각 원소를 위하여 계산될 때까지, 제3 고속 왈시 변환 단계(212c) 부분으로서, 제1 원소(a₁)는 제5 원소(a₅)에 가산되어 새로운 제1 원소를 얻으며, 제5 원소(a₅)는 제1 원소(a₁)로부터 감산되어 새로운 제2 원소를 얻으며, 제2 원소(a₂)는 제6 원소(a₆)에 가산되어 새로운 제3 원소를 얻으며, 제6 원소(a₆)는 제2 원소(a₂)로부터 감산되어 새로운 제4 원소를 얻는, 등등이다.

그 후, 제3 고속 왈시 변환 단계(212c)의 결과들은 제2 비교 단계(220b)에서 임계값과 비교된다. 제3 고속 왈시 변환의 결과들 내의 각 크기는 제2 메모리 블록(224b)에 저장된 바와 같은 임계값 보다 크거나 같다. 제로 값들은 임계값 보다 크지 않거나 같은 크기를 갖는 이들 원소들(즉, 이들 크기들)을 위한 메모리 블록(224b)에 저장된다. 임계값 보다 작은 원소 크기들은 메모리 블록(228)에 저장되고, 제로 값들은 임계값 보다 큰 크기를 갖는 원소들을 위한 메모리 블록(228)에 저장된다. 제2 비교 단계(220b) 이후의 메모리 블록(228)에 저장된 값은 이전 또는 제1 비교 단계(228) 다음의 메모리 블록(228)에 저장된 원소 크기들 또는 값들을 대체할 수 있다.

그 후, 제2 비교 단계(220b) 다음의 저장된 크기들 또는 제로 값들을 포함하는 값들은 제4 고속 왈시 변환 단계(212d)에 제공된다. 당업자가 인지하는 바와 같이, 제4 고속 왈시 변환 단계(212d)의 부분으로서, 상기 세트 내의 크기들 각각이 하나의 가산 및 하나의 감산 연산에 포함되고 새로운 크기가 각 원소를 위하여 계산될 때까지, 제1 원소(a₁)는 제9 원소(a₉)에 가산되어 새로운 제1 원소를 얻으며, 제9 원소(a₉)는 제1 원소(a₁)로부터 감산되어 새로운 제2 원소를 얻으며, 제2 원소(a₂)는 제10 원소(a₁₀)에 가산되어 새로운 제3 원소를 얻으며, 제10 원소(a₁₀)는 제2 원소(a₂)로부터 감산되어 새로운 제4 원소를 얻는, 등등이다.

그 후, 제4 고속 왈시 변환 단계(212d)의 결과들은 제3 비교 단계(220c)에서 임계값과 비교된다. 이 임계값 보다 크거나 같은 각 크기는 제3 메모리 블록(224c)에 저장된다. 제로 값들은 이 임계값 보다 크지 않거나 동일한 크기를 갖는 이들 원소들을 위한 메모리 블록(224c)에 저장된다. 이 임계값 보다 작은 원소 크기들은 메모리 블록(228)에 저장되고 제로 값들은 이 임계값 보다 큰 크기를 갖는 원소들을 위한 메모리 블록(228)에 저장된다. 제3 비교 단계(220c) 다음의 메모리 블록(228)에 저장된 값들은 제2 비교 단계(220b) 다음의 메모리 블록(228)에 저장된 원소 크기들 또는 값들을 대체할 수 있다.

그 후, 제4 고속 왈시 변환 단계(212d) 및 제3 비교 단계(224c) 다음의 메모리 블록(228)에 저장된 값들은 처리를 위하여 제5 고속 왈시 변환 단계(212d)에 제공된다. 당업자가 인지한 바와 같이, 원소들 각각이 하나의 가산 및 하나의 감산 연산에 포함되고 새로운 크기가 각 원소들을 위하여 계산될 때까지, 상기 제5 고속 왈시 변환 단계(212e)는 제1 원소(a₁)를 제17 원소(a₁₇)에 가산하여 새로운 제1 원소를 얻으며, 제17 원소(a₁₇)를 제1 원소(a₁)로부터 감산하여 새로운 제2 원소를 얻으며, 제2 원소(a₂)를 제18 원소(a₁₈)에 가산하여 새로운 제3 원소를 얻으며, 제18 원소(a₁₈)를 제2 원소(a₂)로부터 감산하여 새로운 제4 원소를 얻는, 등등을 포함한다.

그 후, 제5 고속 왈시 변환 단계(212e)를 수행한 결과들은 제4 비교 단계(220d)에서 임계값과 비교된다. 이 임계값과 동일하거나 큰 진폭들을 지닌 원소들은 메모리 블록(224d)에 저장되는 반면에, 이 임계값 보다 작은 원소들을 위한 진폭들은 메모리 블록(224d)에서 제로로 변경된다. 이 임계값 보다 작은 원소 진폭들의 값들은 메모리 블록(228)에 저장되는 반면에, 이 임계값과 같거나 초과하는 진폭들을 갖는 원소들은 제로 값을 지닌 메모리 블록(228)에 저장된다.

그 후, 제5 고속 왈시 변환 단계(212e) 및 제4 비교 단계(220d) 다음의 메모리 블록(228)에 저장된 값들은 처리를 위하여 제6 고속 왈시 변환 단계(212f)에 제공된다. 당업자가 인지하는 바와 같이, 원소들 각각이 하나의 가산 및 하나의 감산 연산에 포함되고 새로운 크기가 각 원소들을 위하여 계산될 때까지, 제6 고속 왈시 변환 단계(212f)는 제1 원소(a₁)를 제33 원소(a₃₃)에 가산하여 새로운 제1 원소를 얻으며, 제33 원소(a₃₃)를 제1 원소(a₁)로부터 감산하여 새로운 제2 원소를 얻으며, 제2 원소(a₂)를 제34 원소(a₃₄)에 가산하여 새로운 제3 원소를 얻으며, 제34 원소(a₃₄)를 제2 원소(a₂)로부터 감산하여 새로운 제4 원소를 얻는, 등등을 포함한다.

그 후, 제6 고속 왈시 변환 단계(212f)를 수행한 결과들은 제5 비교 단계(220e)에서 임계값과 비교된다. 이 임계값과 보다 크거나 같은 크기를 지닌 원소들은 이 임계값 보다 작은 크기들을 갖는 원소들을 제로로 변경시키는 메모리 블록(228)내의 세트로서 저장된다. 특히, 본 예에서, 제6 고속 왈시 변환 단계(212f)가 마지막으로 수행되는데(즉, 이 예를 위한 가장 긴 유효 심볼 길이는 64이다)이기 때문에, 고속 활시 변환 처리의 다음 단계와 관련하여 사용하기 위한 값들을 저장하는데 상요되는 메모리 블록(228)은 대신에, 간섭 벡터를 구성하는데 사용하기 위한 데이터를 저장하는데 사용될 수 있다.

스테이지 1(204)의 부분으로서 포함되는 채널 결정 단계들을 완료한 다음에, 유효 채널들과 관련하여 수집된 진폭 정보는 스테이지 2(208)에 선택적으로 제공되어 복소 간섭 벡터(216)를 구성한다. 특히, 멀티플렉서(230)는 메모리 블록들(224, 228)중 선택된 한 블록으로부터 채널 진폭 데이터를 제공할 수 있다. 그 후, 진폭 데이터는 진폭 정보를 얻는 레벨에 대응하는 고속 왈시 변환 단계들의 수를 사용하여 처리된다.

따라서, 제1 메모리 블록(224a)에 저장된 크기들에 대한 진폭 정보는 제1 고속 왈시 변환 단계 또는 회로(212a') 및 제2 고속 왈시 변환 단계(212b')에 제공된다. 제1(212a') 및 제2(212b') 고속 왈시 변환 단계들은 스테이지 1(204) 처리 부분으로서 제1 고속 왈시 변환 단계(212a) 및 제2 고속 왈시 변환 단계(212b)의 수행과 관련하여 사용되는 것과 동일한 성분을 사용하여 수행될 수 있다. 블록(224a)에 저장된 데이터가 길이 4의 심볼들을 사용하는 채널들과 관계되기 때문에, 이 데이터는 단지 고속 왈시 변환 단계들 1(212a') 및 2(212b')에 의해 처리된다. 제2 고속 왈시 변환 단계(212b')가 메모리 블록(224a)로부터의 데이터에 대해 수행된 후 얻어진 결과들은 예를 들어 제1 메모리 블록(224a)에 간섭 벡터 1(IV1)(228a)로서 저장된다.

멀티플렉서(230)는 다음에 제2 메모리(224b)에 저장된 크기들을 제2 스테이지(208)로 제공하도록 동작될 수 있다. 제2 메모리(224b)에 저장된 크기들 또는 값들의 세트는 고속 왈시 처리(212)의 3개의 단계들 또는 레벨들로 통과된다. 따라서, 스테이지 2(208)에서, 이들 값들은 3개의 고속 왈시 변환 단계들, 즉 고속 왈시 변환 단계 1(212a'), 고속 왈시 변환 단계 2(212b') 및 고속 왈시 변환 단계 3(212c')로 통과될 것이다. 그 후, 고속 왈시 처리(212c')의 제3 단계를 수행한 후 얻어진 결과들은 예를 들어 제2 메모리 블록(224b)에 간섭 벡터 2(IV2)(232b)로서 저장될 수 있다.

메모리 블록(224c)에 저장된 데이터는 4개의 고속 왈시 변환 단계들(212a'-d')를 통과함으로써 처리된다. 이 처리 결과들을 예를 들어 메모리(224c)에 간섭 벡터 3(IV3)(232c)로서 저장된다.

메모리 블록(224d)에 저장된 데이터는 5개의 고속 왈시 변환 세트들(212a'-e')를 통과함으로써 처리된다. 이 처리 결과들은 예를 들어 메모리 블록(224d)에 간섭 벡터 4(IV4)(232d)로서 저장된다.

그 후, 고속 왈시 변환 처리(212f)의 제6 단계 및 제5 비교 단계(220e) 다음의 메모리 블록(228)에 저장된 데이터는 멀티플렉서(230)에 의해 제2 스테이지(208)에 제공된다. 이 데이터는 6개의 고속 왈시 변환 단계들(212a'-f')를 통과하고 예를 들어 메모리(228)에 간섭 벡터 5(IV5)(232e)로서 저장된다.

그 후, 개별적인 간섭 벡터들(232a-e)은 합산 블록(236)에서 가산되어 복소 간섭 벡터(216)를 형성한다. 본 발명의 실시예를 따르면, 각 간섭 벡터(232)는 스케일링된다. 특히, 각 간섭 벡터(232)는 간섭 벡터(232) 각각에 포함된 크기들의 세트로 표시되는 에너지 량이 정규화되도록 하는 값과 승산된다. 따라서, 제1 간섭 벡터(232a)는 16과 승산되어, 제1 스케일링된 간섭 벡터를 얻으며, 제2 간섭 벡터(232b)는 8과 승산되어 제2 스케일링된 간섭 벡터를 얻으며, 제3 간섭 벡터(232c)는 4와 승산되어 제3 스케일링된 간섭 벡터를 얻으며, 제4 간섭 벡터(232d)는 2와 승산되어 제4 스케일링된 간섭 벡터를 얻고, 제5 간섭 벡터(232e)는 1과 승산되어 제5 스케일링된 간섭 벡터를 얻는다. 그 후, 이들 스케일링된 간섭 벡터들은 모두 가산되어 복소 간섭 벡터(216)를 얻는다.

본원에 제공된 설명으로부터 알 수 있는 바와 같이, 각종 처리들은 스테이지들 1(204) 및 2(208)에서 반복된다. 이와 같은 처리들은 동일한 하드웨어 성분들 및/또는 처리 모듈들을 사용하거나 공유할 수 있다. 게다가, 각종 스테이지들은 하드웨어 요소들 및/또는 처리 모듈들을 공유할 수 있다. 특히, 스테이지 1(204) 처리의 부분으로서 고속 왈시 변환 단계들(212)을 수행하는 것과 관련하여 사용되는 하드웨어 및/또는 처리 모듈들은 또한 스테이지 2(208) 처리와 관련하여 완료된 고속 왈시 변환 단계들(212')에 사용될 수 있다. 게다가, 상술된 바와 같이, 각종 메모리 블록들 및 레지스터들(224, 228)은 스테이지 1(204) 및 스테이지 2(208) 둘 다와 관련하여 사용될 수 있다.

지금부터 도3을 참조하면, 본 발명의 실시예를 따른 고속 왈시 변환의 수행 양상들이 도시되어 있다. 특히, 도3은 고속 왈시 변환 단계(212, 212')를 수행하는데 사용될 수 있는 하드웨어 구조 또는 회로를 도시한다. 일반적으로, 고속 왈시 변환 회로(300)는 제1 멀티플렉서(304) 및 제2 멀티플렉서(308)을 포함한다. 멀티플렉서(304, 308) 각각은 처리 값들의 세트를 입력 데이터(312)로서 수신한다. 따라서, 고속 왈시 변환 회로(300)가 제1 고속 왈시 변환 스테이지(212a, 212a')를 수행하는 경우, 입력(312)으로서 멀티플렉서들(304, 308)에 제공되는 값들의 세트는 역확산되지만, 수신된 칩 진폭들을 표시하는 원래 데이터를 포함한다. 고속 왈시 변환 회로(300)가 제2 또는 이 보다 나중의 고속 왈시 변환 단계(212, 212')를 수행하는 경우, 입력들(312)은 이전 고속 왈시 변환 단계(2121, 212')동안 계산되는 원소들을 포함한다. 게다가, 입력들(312)로서 제공되는 데이터는 본원에 기재된 바와 같이 수정될 수 있다. 예를 들어, 입력들(312)로서 스테이지 1(204)에 포함되는 고속 왈시 변환 단계(212)를 수행하는 고속 왈시 변환 회로(300)에 제공되는 데이터는 제로 값으로 변경되어 메모리(228)에 저장되는 임계값 보다 크거나 같게되도록 결정되는 원소 크기들의 제로 값들 및 실제 원소 크기들을 포함할 수 있다. 게다가, 왈시 레벨이 유효 최소 심볼 길이에 대응하도록 다수의 고속 왈시 변환 단계들(212)이 입력 데이터에 대해 수행되는 경우, 입력 값들은 채널 진폭들을 포함할 수 있다는 것을 인지하여야 만 한다. 부가적인 예로서, 스테이지 2(208)에 포함되는 고속 왈시 변환 단계(212')를 수행하는 고속 왈시 변환 회로(300)에 입력들(312)로서 제공되는 데이터는 메모리 블록(예를 들어, 스테이지 1(204)에 제1 고속 왈시 변환 단계(212)로부터 발생되는 데이터를 위한 메모리(228) 또는 메모리 블록들(224a-d)중 한 블록)에 저장되는 임계값 보다 작게되도록 결정되는 원소 크기들을 위한 제로 값들 및 실제 원소 크기들을 포함할 수 있다.

멀티플렉서들(304, 308) 각각으로부터의 단일 원소는 선택 신호(324)에 응답하여 대응하는 출력(316 또는 320)에 제공된다. 일반적으로, 선택 신호(324)는 채널 추정/간섭 벡터 발생 모듈(140) 또는 소거 제어기(128)의 일부 다른 모듈러 양상에 의해 발생되어, 출력들(316, 320)에서 적절한 원소들의 쌍을 제공한다. 멀티플렉서들(304, 308)의 출력들(316, 320)은 가산기-감산기(324)에 제공된다. 가산기-감산기는 출력 라인(316)상의 제1 멀티플렉서(304)에 의해 출력되는 값과 입력 라인(320) 상의 제2 멀티플렉서(308)에 의해 출력되는 값의 가산으로부터 발생되는 값을 포함하는 출력(328)을 제공하는 가산기를 포함한다. 가산기-감산기(324)는 또한, 제2 출력 라인(322)상의 제1 멀티플렉서(308)에 의해 제공되는 값으로부터 제2 멀티플렉서(308)에 의해 제공되는 값을 감산을 출력으로서 제공하는 감산기를 포함한다.

64 칩의 최대 심볼 길이를 갖는 통신 시스템과 관련하여 사용하기 위한 실시예에 따라서, 4개의 고속 왈시 변환 회로(300)는 완전한 64 변환 값들의 세트를 얻기위하여 사용될 수 있다. 그 후, 출력(328, 322)에서 이용가능한 가산 및 감산 연산들의 결과들은 부가적인 고속 왈시 변환 단계들에 의해 부가 처리되고, 본원의 그 밖에서 서술된 바와 같은 임계값과 비교될 수 있다.

지금부터 도4를 참조하면, 비교 회로(400)의 성분들이 도시되어 있다. 일반적으로, 비교 회로(400)는 비교 단계들(220)과 관련하여 사용될 수 있다. 비교 회로(400)는 제1 입력으로서 임계값(408) 및 원소 값 또는 채널 진폭(412)을 갖는 비교기(404)를 포함할 수 있다. 선택된 원소 값 또는 채널 진폭은 멀티플렉서(416)로부터 제공될 수 있다. 비교기(404)는 고출력(420) 및 저 출력(424)을 갖는다. 다음 고속 왈시 변환 단계(212)를 위한 변환 원소 값들을 제공하기 위하여, 고려중인 원소값이 임계값보다 작다면, 고출력(420)은 제로로 설정되며, 저 출력은 채널 진폭으로 설정된다. 게다가, 간섭 벡터(228)의 결정을 위하여 메모리(224) 내에 채널 진폭들을 저장하기 위하여, 채널 진폭이 이 임계값 보다 크거나 같다면, 고 출력(420)은 채널 진폭으로 설정되고 저 출력(424)은 제로로 설정된다.

지금부터 도5를 참조하면, 본 발명의 실시예의 동작 양상들이 도시된다. 초기에, 단계(500)에서, 간섭 또는 잠재적으로 간섭하는 신호 경로로서 식별되는 신호 경로가 포착되어 추적된다. 단계(504)에서, 채널 추정이 수행되는데, 이 동안 추적 신호 경로에 존재하는 채널들의 진폭이 결정된다. 당업자가 인지하는 바와 같이, 신호 경로는 다중 속도들로 전송될 수 있는 채널들의 선형 조합을 포함한다. 예를 들어, CDMA 2000 신호는 4 칩들에서 128 칩까지 길이가 가변하는 심볼 지속기간을 갖는 채널들을 포함할 수 있고 이 채널들의 심볼의 아이덴터티 및 길이는 관심을 둔 시간 동안 기지국 또는 이동국에서 송신기에 의해 전송되는 것에 따른다.

채널 추정 다음에, 채널 결정 및 임계 비교가 수행된다(단계 508). 채널 결정 및 임계 비교(508)는 특정 채널이 신호 경로들에 실제로 존재하는지를 결정하는 것을 포함한다. 본원에 서술된 바와 같이, 채널 결정은 채널에 대해서 수신된 크기를 임계값과 비교하는 단계를 포함한다. 각종 알고리즘들은 임계값을 결정하는데 사용될 수 있다. 적용가능한 표준들로 제공되는 바와 같이, 항상 신호 경로에 존재하는 것으로 공지된 채널은 통상, 임계값을 결정하기 위하여 선택된다. 예를 들어, CDMA 2000 수신기에서, (임의수의 심볼들에 대해서 평균화된)동기화 채널의 평균 크기는 임계값을 결정하는데 사용될 수 있다.

본 발명을 따르면, 채널 결정 다음에, 간섭 벡터 구성이 수행된다(단계 512). 게다가, 본 발명은 복소 간섭 벡터의 구성을 위하여 제공된다. 복소 간섭 벡터는 본원에 전반적인 내용이 참조된 2001년 11월 16일에 출원된 발명의 명칭이 "Construction of an Interference Matrix for a Coded Signal Processing Engine"인 미국 가출원 번호 60/331,480에 서술된 바와 같이 구성될 수 있다.

지금부터 도6을 참조하면, 본 발명의 실시예의 부가적인 동작 양상들이 도시된다. 초기에, 단계(600)에서, 입력 데이터는 왈시 단계 1(212a)(단계 604)로 판독된다. 일반적으로, 왈시 단계 1로 판독된 입력 데이터는 크기들의 세트를 포함한다. 게다가, 크기들의 단계는 본 발명이 전개되는 것과 관련한 통신 시스템을 위한 가장 긴 유효 심볼에서의 칩들의 수와 동일한 원소들의 수를 포함한다. 그 후, 왈시 갱신 단계는 입력 데이터에 대해 수행된다(단계 608). 즉, 제1 고속 왈시 변환 단계가 수행된다. 단계(612)에서, 선행하는 왈시 갱신 단계의 왈시 레벨이 유효 채널 데이터를 포함하는지 여부에 대한 결정이 이루어진다. 예를 들어, logN 고속 왈시 변환 단계들이 N 칩과 동일한 심볼 길이를 갖는 신호 경로에 존재하는 채널들을 결정하기 위하여 수행되어야만 되기 때문에, 반드시 모든 왈시 레벨들이 유효 채널 데이터를 포함하지 않을 것이다. 게다가, 통신 시스템들이 하나 이상의 왈시 레벨들로 분리되는 유효 심볼 길이들을 규정할 수 있기 때문에, 최소 유효 심볼 길이 보다 큰 심볼 길이들을 위한 왈시 레벨들은 유효 채널 데이터를 포함하지 않을 수 있다. 예를 들어, 통신 시스템은 칩 길이 4 및 64의 심볼들을 유효한 것으로서 규정할 수 있지만 중간 심볼 길이들(예를 들어, 심볼 길이들 8, 16 및 32)을 무효한 것으로서 규정할 수 있다. 현재 왈시 레벨이 유효 채널 데이터를 갖지 않는다라고 결정하면, 왈시 단계는 증가되고(단계 616) 이 공정은 단계(608)로 복귀한다.

고려중인 왈시 레벨이 유효 채널 데이터를 포함하지 않으면, 다음에, 임의의 유효 채널(즉, 고려중인 세트 내의 임의의 원소들의 크기들)의 크기가 임계값 보다 큰지 여부에 대한 결정이 행해진다(단계 620). 임의의 유효 채널이 이 임계값 보다 큰 크기를 갖는다라고 결정하면, 이들 채널 크기들 또는 진폭들은 저장된다(단계 624). 이 임계값 보다 큰 채널 진폭들을 저장한 후(단계 624), 또는 이 임계값 보다 큰 유효한 채널들이 존재하지 않는다라고 결정한 후, 임의의 유효 채널들이 이 임계값 보다 작은 크기를 갖는지 여부에 대한 결정이 행해진다(단계 628). 이 임계값 보다 작은 임의의 유효 채널들의 크기가 저장된다(단계 632). 이 임계값 보다 작은 임의의 채널들의 진폭들을 저장한 후, 또는 이 임계값 보다 작은 크기를 지닌 유효한 채널들이 존재하지 않는다라고 결정한 후, 임의의 보다 많은 왈시 단계들이 수행되는지에 대한 결정이 행해진다(단계 636). 일반적으로, 수행될 왈시 단계들의 총수는 적용가능한 통신 시스템과 관련하여 사용되는 최대 유효한 심볼 길이에 의해 결정된다. 예를 들어, 최대 유효한 심볼 길이가 64 칩들인 통신 시스템에 대해서, 6개의 고속 왈시 변환 단계들은 채널 결정을 완료하기 위하여 수행되어야만 도니다. 따라서, 왈시 단계들이 수행되도록 유지되면, 왈시 단계는 증가된다(단계 640). 그 후, 임계값 보다 작은 채널 진폭들이 다음 왈시 단계(단계 644)로 판독되고, 이 공정은 단계(608)로 복귀된다. 본원에 제공된 설명으로부터 인지할 수 있는 바와 같이, 이 임계값을 초과한다라고 결정되는 채널들의 크기는 다음 고속 왈시 변환 단계와 관련하여 단계(644)에서 제로로 설정될 수 있다. 왈시 변환 단계들이 더이상 수행되지 않는다면, 시스템은 간섭 벡터 구성으로 진행된다(단계 640)(도7 참조).

지금부터 도7을 참조하면, 본 발명의 실시예를 따른 간섭 벡터들의 생성과 관련하여 취해진 단계들이 도시된다. 초기에, 단계(700)에서, 간섭 벡터 구성을 위하여 저장된 제1 세트의 진폭들이 얻어진다. 예를 들어, 제1 메모리(224a)에 저장된 진폭들의 세트가 얻어진다. 그 밖에 본원에 서술된 바와 같이, 제1 메모리(224a)에 저장된 진폭들은 이 임계값과 동일하거나 큰 것으로 발견된 진폭들 또는 실제 진폭 값들 및 이 임계값 보다 작은 것으로 보다 일찍 발견된 이들 진폭들을 위한 제로 값을 포함할 수 있다. 단계(704)에서, 카운트 값(j)은 고려중인 채널들의 왈시 레벨에 대응하는 왈시 단계들의 수와 동일하게 설정된다. 예를 들어, 제1 메모리(224a)에 저장된 값들이 2개의 고속 왈시 변환 단계들(212a 및 212b)에 의해 처리되는 경우, j는 2와 동일하게 설정된다. 따라서, j=Log n이며, 여기서 n은 저장된 값들을 위한 심볼 길이(즉, 채널 진폭들)이다. 그 후, 제1 왈시 변환 단계는 채널 진폭들에 대해 수행된다(단계 708). 그 후, 카운터 (j)는 감소되고(단계 712), j가 제로와 동일한 여부에 대한 결정이 행해진다(단계 716). j가 제로와 동일하지 않다면, 다음 왈시 단계는 이전 왈시 단계를 수행함에 따라서 얻어진 데이터에 대해 수행된다(단계 720). 그 후, 이 공정은 단계(712)로 복귀된다.

단계(716)에서, j가 제로와 동일하다라고 결정하면, 고려중인 채널 진폭들에 대해 수행되는 왈시 단계 또는 단계들의 결과들은 저장된다(단계 724). 예를 들어, 이 결과들은 간섭 벡터(232)로서 메모리 블록에 저장될 수 있다. 단계(728)에서, 부가적인 채널 진폭들의 세트들이 처리되어야 하는지에 대한 결정이 행해진다. 채널 진폭들의 나머지 세트들이 처리되어야 한다면, 간섭 벡터 구성을 위하여 저장된 다음 진폭들의 세트가 얻어지고(단계 732) 이 공정은 단계(704)로 복귀된다. 부가적인 채널 진폭들의 세트들이 처리되지 않는다면, 이 공정은 종료된다(단계 736).

지금부터 도8을 참조하면, 본 발명의 실시예를 따른 복소 간섭 벡터(216)를 구성하는 공정이 도시된다. 초기에, 제1 간섭 벡터(232)를 포함하는 제1 세트의 채널 진폭들이 얻어진다(단계 800). 단계(804)에서, 카운터(k)는 고려중인 채널 진폭들을 위한 대응하는 왈시 레벨이 임의의 유효 채널들에 포함되는 다수의 심볼들과 동일하게 설정된다. 예를 들어, 고려중인 채널 진폭들이 4 칩들의 최소 심볼 길이를 갖는 채널들에 대응하는 경우, k는 4와 동일하게 설정된다. 또 다른 예로서, 고려중인 채널 진폭들이 64 칩들의 심볼 길이를 갖는 채널들에 대응하는 경우, k는 64와 동일하게 설정된다. 단계(808)에서, 최대 유효 심볼 길이는 k로 나뉘어져 고려중인 간섭 벡터를 위한 계수를 얻는다.

단계(812)에서, 계수가 계산되어야 하는 부가적인 간섭 벡터들이 존재하는지 여부에 대한 결정이 행해진다. 부가적인 간섭 벡터들이 있다면, 다음 간섭 벡터가 얻어지고(단계 816) 이 공정은 단계(804)로 복귀된다. 계수가 모든 간섭 벡터들에 대해서 계산되면, 각 간섭 벡터들은 대응하는 계수와 승산되고 이로 인한 곱들이 가산되어 복소 간섭 벡터를 얻는다(단계 820). 그 후, 복소 간섭 벡터는 신호 스트림에 적용되어, 간섭 소거 신호 스트림을 생성한다.

당업자가 인지할 수 있는 바와 같이, 각종 비교 단계들은 일반적으로, 발생되는 2개의 가능한 이벤트들을중 선택된 한 이벤트로 된다. 이 설명의 각종 요점들에서, 고려중인 값이 임계값과 동일하거나 큰 경우에 제1 작용이 취해지고 고려중인 값이 임계값 보다 작다면 제2 작용이 취해진다. 그러나, 설계 선택의 문제로서, 고려중인 값이 임계값 보다 큰 것으로 발견되면 제1 이벤트가 취해지고, 고려중인 값이 임계값 보다 작거나 같은 것으로 발견되면 제2 이벤트가 취해질 수 있다. 즉, 제1 및 제2 결과중 어느 한 결과가 이 비교로부터 얻어지며, 이는 어쨌든 원소에 대해 취해질 작용 또는 이벤트를 결정한다.

본원에 제공된 설명이 최대 64 칩들의 심볼 길이 및 최소 4 칩들의 심볼 길이를 갖는 전형적인 통신 시스템들을 설명하였지만, 본 발명이 이와 같은 시스템에 사용하는 것으로 제한되지 않는다는 것을 인지하여야 한다. 특히, 본 발명은 채널 추정이 바람직한 모든 스프레드 스펙트럼 통신 시스템에 적용될 수 있다. 예를 들어, 최대 128 칩들의 심볼 길이들을 지원하는 통신 시스템은 부가적인 고속 왈시 변환 단계 및 부가적인 메모리 레지스터에 의해 수용될 수 있다. 게다가, 본 발명은 간섭 벡터들의 발생 및/또는 간섭 소거 목적들을 위한 복소 간섭 벡터가 바람직한 모든 통신 시스템에 적용될 수 있다.

당업자가 인지하는 바와 같이, 본 발명의 양상들은 각종 형태들로 구현될 수 있다. 예를 들어, 본 발명은 메모리에 액세스하는 적절한 프로세서에 대해 실행되는 하드 또는 소프트 프로그래밍 코드에 의해 수행될 수 있다. 게다가, 본 발명은 주문형 반도체(ASIC) 또는 필드 프로그램가능한 게이트 어레이(FPGA)로서 구현될 수 있다. 게다가, 본 발명의 양상들은 하드 코딩되거나 전용 논리 회로들을 사용하여 수행될 수 있다. 예를 들어, 본원에 서술된 바와 같이, 멀티플렉서들, 가산기들, 감산기들, 비교기들, 메모리 및/또는 메모리 레지스터들은 이산 및/또는 집적 회로 성분들을 사용하여 본 발명에 따라서 구현될 수 있다.

게다가, 본 발명은 음성 통신 시스템들로 제한되지 않는다. 예를 들어, 본 발명의 실시예들은 위성 위치 확인 시스템(GPS)와 같은 무선 위치확인 시스템들, 다매체 통신들 및 데이터 전송 시스템들을 포함한 임의의 다수 채널 시스템에 적용될 수 있다.

본 발명의 상기 설명은 예시 및 설명을 위하여 제공되었다. 게다가, 이 설명은 본 발명을 본원에 설명된 형태로 제한하고자 하는 것이 아니다. 결국, 상기 개시내용에 따른 변형들 및 수정들이 본 발명의 범위 내에 있다는 것을 당업자는 인지할 것이다. 상술된 실시예들은 또한, 본 발명의 실시양태를 최적으로 설명하고자 하는 것이고, 이와 같은 실시예들 또는 그외 다른 실시예로 본 발명을 이용하고 본 발명의 특정 응용 또는 사용하는데 필요로 되는 각종 수정들을 행할 수 있다는 것을 당업자는 인지할 것이다. 첨부된 청구범위는 종래 기술 허용되는 또 다른 실시예들을 포함하는 것으로 해석되어야 한다.

Claims

계산 성분(computational component)에 의해 수행되는 방법에 있어서:

제1 세트의 크기들에 대해 적어도 제1 고속 왈시 변환을 수행하는 단계로서, 상기 크기들의 세트는 가장 긴 유효 심볼 내의 다수의 칩들과 동일한 다수의 크기들을 포함하는, 상기 수행 단계;

상기 적어도 제1 고속 왈시 변환을 수행한 결과를 제1 레지스터에 저장하는 단계;

상기 적어도 제1 고속 왈시 변환을 수행한 상기 결과를 포함하는 각 크기를 임계값과 비교하는 단계; 및

제1 수정된 결과를 획득하기 위하여, 상기 임계값보다 큰 상기 제1 고속 왈시 변환을 수행한 상기 저장된 결과의 각 크기를 제로로 대체하는 단계를 포함하는, 방법.
제1항에 있어서, 상기 제1 수정된 결과는 상기 제1 레지스터에 저장되는, 방법.
제1항에 있어서, 상기 제1 수정된 결과에 대해 적어도 제2 고속 왈시 변환을 수행하는 단계;

상기 적어도 제2 고속 왈시 변환을 수행한 결과를 상기 제1 레지스터에 저장하는 단계;

상기 제2 고속 왈시 변환을 수행한 상기 결과를 포함하는 각 크기를 상기 임계값과 비교하는 단계; 및

제2 수정된 결과를 획득하기 위하여, 상기 임계값보다 큰 상기 적어도 제2 고속 왈시 변환을 수행한 상기 저장된 결과의 각 크기를 제로로 대체하는 단계를 더 포함하는, 방법.
제3항에 있어서, 상기 제2 수정된 결과는 상기 제1 레지스터에 저장되는, 방법.
제1항에 있어서, 사전 계산된 수정된 결과에 대해 (n-1)번째 고속 왈시 변환을 수행하는 단계;

상기 (n-1)번째 고속 왈시 변환을 수행한 결과를 레지스터에 저장하는 단계;

상기 (n-1)번째 고속 왈시 변환의 상기 결과를 포함하는 각 크기를 상기 임계값과 비교하는 단계;

(n-1)번째 수정된 결과를 획득하기 위하여 상기 임계값보다 큰 상기 (n-1)번째 고속 왈시 변환을 수행한 상기 저장된 결과의 각 크기를 제로로 대체하는 단계;

상기 (n-1)번째 수정된 결과에 대해 n번째 고속 왈시 변환을 수행하는 단계;

상기 n번째 고속 왈시 변환을 수행한 결과를 레지스터에 저장하는 단계;

상기 n번째 고속 왈시 변환을 수행한 상기 결과를 포함하는 각 크기를 상기 임계값과 비교하는 단계; 및

n번째 수정된 결과를 획득하기 위하여, 상기 임계값보다 큰 상기 n번째 고속 왈시 변환을 수행한 상기 저장된 결과의 각 크기를 제로로 대체하는 단계를 더 포함하는, 방법.
제5항에 있어서, 상기 (n-1)번째 및 상기 n번째 고속 왈시 변환들을 수행한 상기 결과들이 상기 제1 레지스터에 저장되는, 방법.
제6항에 있어서, 상기 (n-1)번째 고속 왈시 변환을 수행한 상기 결과는 상기 n번째 고속 왈시 변환을 수행한 상기 결과와 동시에 상기 제1 레지스터에 저장되지 않는, 방법.
제5항에 있어서, 상기 (n-1)번째 수정된 결과 및 상기 n번째 수정된 결과 각각이 저장되는 상기 레지스터는 상기 제1 레지스터를 포함하는, 방법.
제5항에 있어서, 상기 사전 계산되어 수정된 결과는 상기 제1 수정된 결과를 포함하는, 방법.
제5항에 있어서, 상기 임계값보다 작지 않은 크기를 갖는 상기 n번째 고속 왈시 변환을 수행한 상기 결과를 포함하는 각 크기를 제2 레지스터에 저장하는 단계; 및

상기 임계값보다 작은 크기를 갖는 n번째 고속 왈시 변환을 수행한 상기 결과를 포함하는 크기들에 대해 제로를 상기 제2 레지스터에 저장하는 단계로서, 상기 제2 레지스터는 가장 긴 유효 심볼에서 상기 칩들의 수와 동일한 다수의 크기를 포함하는, 상기 저장 단계를 더 포함하는, 방법.
제10항에 있어서, 상기 제로를 저장하는 단계는 상기 임계값보다 크지 않은 크기를 갖는 상기 제2 레지스터에 저장된 크기들을 제로로 대체하는 단계를 포함하는, 방법.
제10항에 있어서, 상기 n번째 고속 왈시 변환은 유효 길이의 심볼들에 대한 왈시 코드 세트에 대응하는, 방법.
제10항에 있어서, 상기 임계값보다 큰 크기를 갖는 상기 (n-1)번째 고속 왈시 변환을 수행한 상기 결과를 포함하는 상기 크기를 제3 레지스터에 저장하는 단계; 및

상기 임계값보다 크지 않은 크기를 갖는 상기 (n-1)번째 고속 왈시 변환을 수행한 상기 결과를 포함하는 크기들에 대해 제로를 상기 제3 레지스터에 저장하는 단계로서, 상기 제3 레지스터는 가장 긴 유효 심볼에서 상기 칩들의 수와 동일한 다수의 크기들을 포함하는, 상기 저장 단계를 더 포함하는, 방법.
제13항에 있어서, 상기 (n-1)번째 고속 왈시 변환은 적어도 최소 유효 길이의 심볼들에 대한 왈시 코드 세트에 대응하는, 방법.
제10항에 있어서, 상기 제2 레지스터는 가장 긴 유효 심볼에서 상기 칩들의 수와 동일한 다수의 값들을 포함하는, 방법.
제13항에 있어서, 복소 간섭 벡터를 획득하기 위하여, 2로 승산되는 상기 제3 레지스터 내의 상기 값과 동일한 곱에 상기 제2 레지스터 내의 상기 값을 가산하는 단계를 더 포함하는, 방법.
제16항에 있어서, 상기 n번째 고속 왈시 변환은 최대 유효 길이의 심볼들에 대한 왈시 코드 세트에 대응하는, 방법.
제16항에 있어서, 간섭 소거된 신호 스트림을 생성하기 위하여, 상기 복소 간섭 벡터를 수신된 신호 스트림에 적용하는 단계를 더 포함하는, 방법.
제1항에 있어서, 상기 임계값은 상기 제1 세트의 크기들이 획득되는 신호 스트림 내에서 선택 수신된 채널의 크기로부터 도출되는, 방법.
제1항에 있어서, 상기 임계값은 동기 채널의 크기로부터 도출되는 값을 포함하는, 방법.
제1항에 있어서, 상기 임계값은 상기 동기 채널의 크기와 동일한, 방법.
제1항에 있어서, 상기 임계값은 사전 선택된 값인, 방법.
제1항에 있어서, n은 수행되는 다수의 고속 왈시 변환들로서, log N과 동일하며, N은 유효 트래픽 채널들의 수인, 방법.
제1항에 있어서, 상기 계산 성분는 상기 방법을 수행하기 위한 명령들을 포함하는 컴퓨터 판독가능한 저장 매체를 포함하는, 방법.
제1항에 있어서, 상기 계산 성분는 논리 회로를 포함하는, 방법.
간섭 계산 값들을 계산하는 방법에 있어서,

다수의 채널들을 포함하는 신호 스트림을 수신하는 단계;

역확산 코드를 적용함으로써 상기 신호 스트림을 역확산시키는 단계;

상기 역확산 신호 스트림으로부터 제1 수의 칩 값들을 획득하는 단계로서, 상기 제1 수는 가장 긴 유효 심볼에 포함되는 다수의 칩들과 동일한, 상기 획득 단계;

제1 세트의 변환된 값들을 획득하기 위하여 상기 제1 수의 칩 값들에 대해 고속 왈시 변환을 수행하는 단계로서, 상기 제1 결과는 상기 제1 수의 칩 값들과 동일한 제1 수의 원소들을 포함하는, 상기 수행 단계;

상기 제1 세트의 변환된 값들의 상기 제1 수의 원소들의 값을 임계값과 비교하는 단계; 및

제1 수정된 세트의 값들을 생성하는 단계로서, 상기 제1 세트의 변환된 값들의 각 원소에 대해서, 상기 제1 비교 결과에 응답하여, 상기 원소의 값이 제로로 변경되고, 상기 제2 비교 결과에 응답하여, 상기 원소의 값이 제로로 변경되지 않는, 상기 생성 단계를 포함하는, 간섭 계산값들 계산 방법.
제26항에 있어서, 상기 원소의 값을 제로로 대체하지 않는 단계는 상기 원소의 값을 원래대로 두는 것을 포함하는, 간섭 계산값들 계산 방법.
제26항에 있어서, (n-1)번째 세트의 변환된 값들을 획득하기 위하여, 사전 생성되어 수정된 세트의 값들에 대해 고속 왈시 변환을 수행하는 단계로서, 상기 (n-1)번째 세트의 변환된 값들은 상기 제1 수의 원소들을 포함하는, 상기 수행 단계;

상기 (n-1)번째 세트의 변환된 값들의 상기 제1 수의 원소들 각각의 값을 임계값과 비교하는 단계;

(n-1)번째 수정된 세트의 값들을 생성하는 단계로서, 상기 (n-1)번째 세트의 변환된 값들의 각 원소에 대해서, 상기 제1 비교 결과에 응답하여, 상기 원소의 값은 제로로 변경되고, 상기 제2 비교 결과에 응답하여, 상기 원소의 값이 제로로 변경되지 않는, 상기 생성 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제28항에 있어서, 상기 사전 생성되어 수정된 세트의 값들은 상기 제1 결과를 포함하는, 간섭 계산값들 계산 방법.
제28항에 있어서, n번째 세트의 변환된 값들을 획득하기 위하여, 상기 (n-1)번째 수정된 세트의 값들에 대해 고속 왈시 변환을 수행하는 단계로서, 상기 n번째 세트의 변환된 값들은 상기 제1 수의 원소들을 포함하는, 상기 수행 단계;

상기 n번째 세트의 변환된 값들의 상기 제1 수의 원소들 각각의 값을 임계값과 비교하는 단계;

n번째 수정된 세트의 값들을 생성하는 단계로서, 상기 n번째 세트의 변환된 값들의 각 원소에 대해서, 상기 제1 비교 결과에 응답하여, 상기 원소의 값은 제로로 변경되고, 상기 제2 비교 결과에 응답하여, 상기 원소의 값이 제로로 변경되지 않는, 상기 생성 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제30항에 있어서, 제1 복소 간섭 벡터 성분을 생성하는 단계로서, 상기 n번째 수정된 세트의 값들의 각 원소의 값은 임계값과 비교되고, 상기 n번째 수정된 세트의 값들의 각 원소에 대해서, 상기 제1 비교 결과에 응답하여, 상기 원소의 값을 제로로 변경하지 않고, 상기 제2 비교 결과에 응답하여, 상기 원소의 값을 제로로 변경하는, 상기 생성 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제31항에 있어서, 제2 복소 간섭 벡터 성분을 생성하는 단계로서, 상기 (n-1)번째 수정된 세트의 값들의 각 원소의 값은 임계값과 비교되고, 상기 (n-1)번째 수정된 세트의 값들의 각 원소에 대해서, 상기 제1 비교 결과에 응답하여, 상기 원소의 값을 제로로 변경하지 않고, 상기 제2 비교 결과에 응답하여, 상기 원소의 값을 제로로 변경하는, 상기 생성 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제32항에 있어서, 복소 간섭 벡터를 생성하기 위하여, 상기 제1 및 제2 복속 간섭 벡터 성분들을 서로 결합시키는 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제32항에 있어서, 스케일링된 제2 복소 간섭 벡터 성분을 획득하기 위하여, 상기 제2 복소 간섭 벡터 성분을 스케일링하는 단계; 및

복소 간섭 벡터를 획득하기 위하여, 상기 제1 복소 간섭 벡터 성분을 상기 스케일링된 제2 복소 간섭 벡터 성분에 가산하는 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제34항에 있어서, 간섭 소거된 신호를 획득하기 위하여, 상기 복소 간섭 벡터를 수신된 신호 스트림 상으로 투영하는 단계를 더 포함하는, 간섭 계산값들 계산 방법.
제26항에 있어서, 상기 원소의 값을 변경하는 단계는 레지스터에서 상기 값을 대체하는 단계를 포함하는, 간섭 계산값들 계산 방법.
통신 채널 값들을 결정하는 장치에 있어서,

신호 경로를 수신하는 수단;

상기 신호 경로의 부분으로서 수신되거나 상기 신호 경로의 부분으로서 수신되어 수정되는 것중 하나인 선택된 세트의 원소 진폭들에 대해 적어도 제1 고속 왈시 변환을 수행하는 수단으로서, 제1 세트의 수정된 원소 진폭들이 획득되는, 상기 수행 수단;

상기 제1 세트의 수정된 원소 진폭들을 임계값과 비교하는 수단; 및

채널 추정값을 저장하는 제1 수단으로서, 상기 채널 추정값은 상기 임계값을 초과하지 않는 진폭을 갖는 원소의 원소 진폭 및 상기 임계값을 초과하는 진폭을 갖는 원소를 위한 제로를 포함하는, 상기 제1 수단을 포함하는, 통신 채널 값들 결정 장치.
제37항에 있어서, 상기 선택된 세트의 원소 진폭들은 적어도 제1 고속 왈시 변환을 수행하는 상기 수단에 제공하기 앞서 상기 선택된 세트의 원소들을 고속 왈시 변환을 수행하는 수단에 상기 결과적인 수정된 원소 진폭들을 제공함으로써 수정되는, 통신 채널 값들 결정 장치.
제37항에 있어서, 상기 채널 추정값에 대해 적어도 제1 고속 왈시 변환을 수행하는 수단으로서, 제2 세트의 수정된 원소 진폭들이 획득되는, 수행 수단을 더 포함하는, 통신 채널 값들 결정 장치.
제39항에 있어서, 상기 제2 세트의 수정된 원소 진폭들을 임계값과 비교하는 수단을 더 포함하는, 통신 채널 값들 결정 장치.
제37항에 있어서, 간섭 벡터 프리커서(precursor)를 저장하는 수단으로서, 상기 간섭 벡터 프리커서는 상기 임계값을 초과하는 진폭을 갖는 원소를 위한 원소 진폭 및 상기 임계값을 초과하지 않는 진폭을 갖는 원소를 위한 제로를 포함하는, 통신 채널 값들 결정 장치.
제41항에 있어서, 간섭 벡터를 획득하기 위하여, 상기 간섭 벡터 프리커서에 대해 적어도 제1 고속 왈시 변환을 수행하는 수단을 더 포함하는, 통신 채널 값들 결정 장치.
제42항에 있어서, 상기 간섭 벡터를 저장하는 수단을 더 포함하는, 통신 채널 값들 결정 장치.
제42항에 있어서, 간섭 벡터를 스케일링하는 수단을 더 포함하는, 통신 채널 값들 결정 장치.
제44항에 있어서, 복소 간섭 벡터를 형성하기 위하여, 다수의 간섭 벡터들을 결합시키는 수단을 더 포함하는, 통신 채널 값들 결정 장치.
수신기 장치로서,

값들의 세트에 대해 선택된 고속 왈시 변환 스테이지를 수행하도록 동작될 수 있는 고속 왈시 변환 모듈;

상기 고속 왈시 변환 모듈로부터 출력된 각 값을 임계값과 비교하도록 동작될 수 있는 비교기;

상기 임계값보다 작은 값을 갖는 것으로서 상기 비교기로부터 출력된 원소 값들을 저장하도록 동작될 수 있는 제1 메모리 레지스터; 및

상기 임계값보다 작지 않은 값을 갖는 것으로서 상기 비교기로부터 출력된 원소 값들을 저장하도록 동작될 수 있는 제2 메모리 레지스터를 포함하는, 수신기 장치.
제46항에 있어서, 상기 비교기는 상기 임계값보다 큰 값을 갖는 원소 값들 대신에 상기 제1 메모리 레지스터에 저장하기 위한 제로를 출력하도록 부가적으로 동작될 수 있는, 수신기 장치.
제46항에 있어서, 상기 비교기는 상기 임계값보다 작은 값을 갖는 원소 값들 대신에 상기 제2 메모리 레지스터에 저장하기 위한 제로를 출력하도록 부가적으로 동작될 수 있는, 수신기 장치.
제46항에 있어서, 상기 제2 메모리에 저장된 상기 원소 값들을 상기 고속 왈시 변환 모듈에 제공하도록 동작할 수 있는 멀티플렉서로서, 상기 고속 왈시 변환 모듈은 간섭 벡터를 획득하기 위하여 상기 저장된 원소 값들에 대해 제1 고속 왈시 변환을 수행하도록 부가적으로 동작될 수 있는, 상기 멀티플렉서를 더 포함하는, 수신기 장치.
제49항에 있어서, 상기 간섭 벡터를 선택된 값과 승산하도록 동작될 수 있는 스케일러를 더 포함하는, 수신기 장치.
제50항에 있어서, 복소 간섭 벡터를 획득하기 위하여 다수의 스케일링된 간섭 벡터들을 가산하도록 동작될 수 있는 합산기를 더 포함하는, 수신기 장치.