KR20050051127A - 밴드 갭 레퍼런스 회로용 오피 앰프 - Google Patents

밴드 갭 레퍼런스 회로용 오피 앰프 Download PDF

Info

Publication number
KR20050051127A
KR20050051127A KR1020030084864A KR20030084864A KR20050051127A KR 20050051127 A KR20050051127 A KR 20050051127A KR 1020030084864 A KR1020030084864 A KR 1020030084864A KR 20030084864 A KR20030084864 A KR 20030084864A KR 20050051127 A KR20050051127 A KR 20050051127A
Authority
KR
South Korea
Prior art keywords
stage
circuit
power supply
signal
output
Prior art date
Application number
KR1020030084864A
Other languages
English (en)
Other versions
KR101024633B1 (ko
Inventor
김태형
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030084864A priority Critical patent/KR101024633B1/ko
Publication of KR20050051127A publication Critical patent/KR20050051127A/ko
Application granted granted Critical
Publication of KR101024633B1 publication Critical patent/KR101024633B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H03F3/45192—Folded cascode stages

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Electrical Variables (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 밴드 갭 레퍼런스(Band Gap Reference) 회로에 사용되는 오피 앰프(Operational Amplifier)에 대한 것이며, 특히, 밴드 갭 레퍼런스의 전원이 파워업 될 때, 초기에 안정된 값을 찾아갈 수 있도록 설계된 스타트 업 회로를 내장한 오피 앰프에 관한 것이다.
본 발명에 따르면, 밴드 갭 레퍼런스 회로용 오피 앰프에 있어서, 전원공급 초기인 파워 온 시에 독립 작동하는 신호입력단 측의 제1스테이지 및 신호 출력단 측의 제2스테이지와, 전원 공급 초기 상태에서는 제1스테이지로부터 제2스테이지로의 신호 전달을 차단하고, 전원 공급 안정화 상태에서는 제1스테이지로부터 제2스테이지로의 신호를 전달하는 스타트 업 회로를 내장하는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프를 제공한다.

Description

밴드 갭 레퍼런스 회로용 오피 앰프 {Operational Amplifier for Bandgap Reference}
본 발명은 밴드 갭 레퍼런스(Band Gap Reference) 회로에 사용되는 오피 앰프(Operational Amplifier)에 대한 것이며, 특히, 밴드 갭 레퍼런스의 전원이 파워업 될 때, 초기에 안정된 값을 찾아갈 수 있도록 설계된 스타트 업 회로를 내장한 오피 앰프에 관한 것이다.
도 1은 오피 앰프를 이용하여 밴드 갭 레퍼런스 회로를 구성하는 종래의 회로 구성 예이다.
도 1에 도시된 바와 같이 종래의 밴드 갭 레퍼런스 회로 구성에는 3개의 저항(R1, R2, R3)과 2개의 바이정션트랜지스터(BJT)(Q1. Q2) 그리고 오피 앰프(1)가 사용된다.
여기서 오피 앰프는 매우 높은 이득을 가지며 도 1에서 출력 전압은 다음과 같은 수식으로 유도된다.
..............................(1)
..............................(2)
.................(3)
여기서, Vt는 열전압(Thermal Voltage)이며, 상온에서 약 26mV를 가진다.
또한 변수 "n"은 두 개의 BJT "Q1"과 "Q2"의 비율이다.
정상적인 동작 상태에서 Vgb는 약 1.2V의 값을 가지며, 잠재적으로 밴드 갭 레퍼런스 회로 자체가 파워다운 상태로 될 수 있기 때문에 이러한 경우에는 Vgb가 0V의 전위로 된다는 문제를 가지고 있다.
본 발명은 전술한 바와 같이, 파워다운 현상이 발생하는 경우 밴드 갭 전압이 0V 가 된다는 문제를 해결하기 위한 것으로서, 초기에 회로에 전원이 공급되는 파워업 상태에서 스타트 업 회로를 추가하는 등으로 오피 앰프의 출력 전압이 안정된 값을 가질 수 있도록 하는 밴드 갭 레퍼런스 회로의 오피 앰프를 제공하는데 그 목적이 있다.
전술한 기술적 과제를 해결하기 위한 수단으로서, 본 발명은 밴드 갭 레퍼런스 회로용 오피 앰프에 있어서, 전원공급 초기인 파워 온 시에 독립 작동하는 신호입력단 측의 제1스테이지 및 신호 출력단 측의 제2스테이지와, 전원 공급 초기 상태에서는 제1스테이지로부터 제2스테이지로의 신호 전달을 차단하고, 전원 공급 안정화 상태에서는 제1스테이지로부터 제2스테이지로의 신호를 전달하는 스타트 업 회로를 내장하는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프를 제공한다.
또한, 본 발명에 따르면, 전술한 구성에서, 상기 스타트 업 회로는 제2스테이지의 출력단에 접속된 인버터를 이용하여 출력단의 전원 전압의 공급 상태를 검출하도록 한다.
또한, 본 발명에 따르면 전술한 구성에서 상기 스타트 업 회로는 제2스테이지의 출력단으로부터 신호를 입력받도록 배치된 인버터와, 상기 인버터의 출력을 게이트 구동 전압으로 작동하여 제1스테이지로부터 제2스테이지로의 신호를 온/오프 하는 적어도 하나의 스위칭 소자를 포함하도록 구성되도록 하는 것이 바람직하다.
또한, 전술한 구성에서 사용하는 오피 앰프는 레일투레일 오피 앰프 회로를 기초로 구성하는 것이 더욱 바람직하다.
또한, 본 발명에 따르면, 전술한 오피 앰프의 상기 스타트 업 회로는 드레인 노드 및 소스 노드의 바이어스 상태에 따라, 제1스테이지로부터 제2스테이지로 바이어스 전압을 전달하도록 배치된 한 쌍의 PMOS 및 NMOS 트랜지스터의 게이트 전압을 각각 제어하는 제어용 PMOS 및 NMOS 트랜지스터와, 상기 제2스테이지의 출력단에 각각 짝수 개와 홀수 개로서 배치되어 출력단의 전압에 따라 작동하며 상기 제어용 PMOS 및 NMOS의 게이트 전압을 상승 또는 하강시키는 바이어스를 부여하는 인버터들을 포함하도록 구성하는 것이 매우 바람직하다.
이하 첨부된 도면을 참고하여 본 발명의 구성 및 작동 상태를 설명하도록 한다.
도 2는, 본 발명에 따라 구성된 오피 앰프로 밴드 갭 레퍼런스 회로를 구성한 구성도 이다. 외견상 밴드 갭 레퍼런스 회로 전체의 차이는 없어 보이며, 밴드 갭을 구성하기 위한 3개의 저항기와, 면적이 다른 2개의 PNP 바이폴러 트랜지스터가 배치된다. 그리고, 회로 내에서 오피 앰프와의 결선 방법은 모두 동일하다. 다만, 오피 앰프는, 점선의 사각형을 그려 넣은 스타트 업(Start-Up) 회로(13)가 내부에 포함되도록 구성된다.
도 3은 스타트 업 회로(13)를 회로를 내장한 오피앰프의 블럭도를 도시한 것이다.
도 3에 도시한 바와 같이, 본 발명에 따른 오피 앰프는 전체적으로 2개의 스테이지로 구성되어 있으며, 제1스테이지(11)와 제2스테이지(12) 사이에 스타트 업(Start-Up) 회로(13)가 부가된다. 스타트 업 회로(13)는 제2스테이지(12)의 출력 전압 Vbg를 입력으로 받아 사용하며, 결과적으로 제2스테이지(12)의 출력을 피드백시켜 스타트 업 회로를 구성하는 것과 같다.
도 4는 도 3에 도시된 스타트 업 회로 내장형 오피 앰프 회로의 내부 결선도를 도시한 것이다. 오피 앰프는 와이드 스윙(Wide Swing)을 가능하도록 레일투레일 앰프(Rail-to-Rail Amplifier)를 사용하였다.
오피 앰프의 출력인 Vbg는 접지 방향의 홀수 개의 인버터와 공급전원 방향의 짝수 개의 인버터의 입력으로 각각 들어가게 된다. 홀수 개의 인버터의 출력은 소스가 접지단자(GND)로 연결된 NMOS 트랜지스터(N1)의 게이트로 입력되며, 짝수 개의 인버터 출력은 소스가 공급전원전압(VDD)로 연결된 PMOS 트랜지스터(P1)의 게이트로 입력된다.
오피 앰프의 최종 출력단에는 주파수 특성을 보상하기 위한 커패시터 2개가 삽입된다.
도 3에서 제1스테이지와 제2스테이지 사이에 삽입 배치되는 스타트 업 회로는 파워 온 시에 제1스테이지와 제2스테이지를 분리시켜 동작시킨다. 즉, 최초에 파워 온 할 때, 스타트 업 회로는 제1스테이지(11)에서 제2스테이지(12)로 넘어가는 접속을 디세이블시켜서 Vbg가 충분한 레벨로 올라가지 전까지는 제2스테이지(12)로 바이어스 전압이 넘어가지 않도록 한다.
도 4에서 제2스테이지(12)의 출력인 Vbg 전압의 출력은 각각 1개의 인버터 입력단과 2개의 인버터의 입력단으로 입력되는데, 최초의 파워 온 시에 공급전원전압 VDD가 일정한 전압으로 올라가기 전까지는 Vbg가 인버터의 입력이 하이(H)인 상태로 되기 위한 충분한 조건이 되지 못한다.
그러므로, 파워 온 초기에 인버터의 입력은 로우(L)인 상태이기 때문에 출력은 하이(H)인데 이때 PMOS 트랜지스터 (P1)의 게이트 입력은 로우(L)이므로 PMOS 트랜지스터(P1)은 "온(ON)" 되고, NMOS트랜지스터 (N1)의 게이트 입력은 하이(H)이므로 NMOS 트랜지스터(N1)도 "온(ON)"이 된다.
이때, PMOS 트랜지스터(P1)의 드레인 단자에 연결된 노드 "c"는 외부 바이어스 전압이 있지만 하이(H) 상태로 가게 되며, NMOS 트랜지스터 (N1)에 연결된 노드 "d"는 로우(L) 상태로 가게 된다. 그러므로, PMOS 트랜지스터(P3, P4)와 NMOS 트랜지스터(N3, N4)는 모두 턴 오프 상태로 들어가게 되기 때문에, 바이어스 전류가 거의 흐르지 않게 되고, 노드 "a"는 하이(H) 상태 노드 "b"는 로우(L) 상태로 된다. 결국 제2스테이지(12)는 앰프로서 동작하지 못하게 된다.
반면, 최초의 파워 온 시, 전원공급전압(VDD) 전압이 충분히 높아져서 Vbg 전압이 인버터의 입력으로서 하이(H) 상태로 될 수 있는 레벨에 도달하게 되었을 때, PMOS 트랜지스터(P1) 및 NMOS 트랜지스터(N1)은 모두 "오프(OFF)"되며, 그에 따라 PMOS 트랜지스터 (P3, P4)와 NMOS 트랜지스터(N3, N4)는 바이어스 전류 소스로서 동작할 수 있게 되고, 그 결과로서 제2스테이지(12)는 앰프로서 동작하게 된다. 그러므로, Vbg값은 정확한 값을 찾아가게 되며, 레일투레일 오피 앰프도 앰프로서 동작하게 된다.
파워 온 시, 바이어스 상태에 따라서는 Vbg 전압이 정확한 밴드 갭 전압을 찾아갈 수 있지만, 경우에 따라서는 파워다운 상태에 들어가서 Vbg 전압이 0V 상태로 가게 될 수 있다. 이러한 경우를 방지하기 위해서 본 발명에서는 오피 앰프 내에 스타트 업 회로를 내장하여 오동작을 미연에 방지할 수 있게 되었다.
이상과 같이, 본 발명의 구성을 실시예를 중심으로 상세히 설명하였으나 본 발명은 전술한 실시예에 한정되지 않으며, 본 발명의 기술사상 범위 내에서 다양하게 변경 실시될 수 있다.
예를 들면, 실시예에서는 주로 레일투레일 오피 앰프를 기초로 본 발명에 따른 오피 앰프를 구성하였지만, 반드시 이에 한정되지는 않으며, 전원 공급 초기에 독립 작동하는 2개의 스테이지로 분리되고 이들 스테이지 사이의 신호를 온/오프 할 수 있는 스위칭 수단을 포함하는 스타트 업 회로를 포함하도록 오피 앰프가 구성된다면 본 발명의 기술 사상 범위 내에 있다고 할 수 있을 것이다.
이상과 같은 구성의 본 발명에 따른 오피 앰프를 제공함으로써, 스타트 업 회로의 내장에 따라 전원공급 초기인 파워 온 시에 발생할 수 있는 오동작을 미연에 방지하고, 출력 전압이 정확한 밴드 갭 전압을 찾아갈 수 있도록 하였다.
도 1은 종래의 오피 앰프를 이용하여 구성한 밴드 갭 레퍼런스 회로의 구성도,
도 2는 본 발명에 따른 오피 앰프를 이용하여 구성한 밴드 갭 레퍼런스 회로의 구성도,
도 3은 본 발명에 따라 구성되는 오피 앰프의 개념을 설명하기 위한 블럭도, 그리고
도 4는 본 발명에 따라 구성된 오피 앰프의 상세 회로도이다.
<도면의 주요 부분에 대한 부호의 설명>
1 : 오피 앰프
11 : 제1스테이지
12 : 제2스테이지
13 : 스타트 업 회로
Vbg : 오피 앰프 출력 전압
P1, P2, P3, P4 : PMOS 트랜지스터
N1, N2, N3, N4 : NMOS 트랜지스터

Claims (5)

  1. 밴드 갭 레퍼런스 회로용 오피 앰프에 있어서,
    전원공급 초기인 파워 온 시에 독립 작동하는 신호입력단 측의 제1스테이지 및 신호 출력단 측의 제2스테이지와,
    전원 공급 초기 상태에서는 제1스테이지로부터 제2스테이지로의 신호 전달을 차단하고, 전원 공급 안정화 상태에서는 제1스테이지로부터 제2스테이지로의 신호를 전달하는 스타트 업 회로를 내장하는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프.
  2. 제1항에 있어서,
    상기 스타트 업 회로는 제2스테이지의 출력단에 접속된 인버터를 이용하여 출력단의 전원 전압의 공급 상태를 검출하는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프.
  3. 제2항에 있어서,
    상기 스타트 업 회로는
    제2스테이지의 출력단으로부터 신호를 입력받도록 배치된 인버터와,
    상기 인버터의 출력을 게이트 구동 전압으로 작동하여 제1스테이지로부터 제2스테이지로의 신호를 온/오프 하는 적어도 하나의 스위칭 소자를 포함하도록 구성되는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 오피 앰프는 레일투레일 오피 앰프 회로를 기초로 구성된 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프.
  5. 제4항에 있어서,
    상기 스타트 업 회로는
    드레인 노드 및 소스 노드의 바이어스 상태에 따라, 제1스테이지로부터 제2스테이지로 바이어스 전압을 전달하도록 배치된 한 쌍의 PMOS 및 NMOS 트랜지스터의 게이트 전압을 각각 제어하는 제어용 PMOS 및 NMOS 트랜지스터와,
    상기 제2스테이지의 출력단에 각각 짝수 개와 홀수 개로서 배치되어 출력단의 전압에 따라 작동하며 상기 제어용 PMOS 및 NMOS의 게이트 전압을 상승 또는 하강시키는 바이어스를 부여하는 인버터들을 포함하도록 구성되는 것을 특징으로 하는 밴드 갭 레퍼런스 회로용 오피 앰프.
KR1020030084864A 2003-11-27 2003-11-27 밴드 갭 레퍼런스 회로용 오피 앰프 KR101024633B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030084864A KR101024633B1 (ko) 2003-11-27 2003-11-27 밴드 갭 레퍼런스 회로용 오피 앰프

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030084864A KR101024633B1 (ko) 2003-11-27 2003-11-27 밴드 갭 레퍼런스 회로용 오피 앰프

Publications (2)

Publication Number Publication Date
KR20050051127A true KR20050051127A (ko) 2005-06-01
KR101024633B1 KR101024633B1 (ko) 2011-03-25

Family

ID=38666393

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030084864A KR101024633B1 (ko) 2003-11-27 2003-11-27 밴드 갭 레퍼런스 회로용 오피 앰프

Country Status (1)

Country Link
KR (1) KR101024633B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394580A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102024997B1 (ko) 2017-12-27 2019-09-25 한양대학교 산학협력단 시간 영역 기반 오피 앰프

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0840193B1 (en) 1996-11-04 2002-05-02 STMicroelectronics S.r.l. Band-gap reference voltage generator
KR100475891B1 (ko) * 1997-12-29 2005-07-11 주식회사 하이닉스반도체 파워온리셋회로
US6259240B1 (en) 2000-05-19 2001-07-10 Agere Systems Guardian Corp. Power-up circuit for analog circuit
US6362605B1 (en) 2000-08-24 2002-03-26 Sigmatel, Inc. Method and apparatus for providing power to an integrated circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102394580A (zh) * 2011-09-16 2012-03-28 复旦大学 一种带有启动电路的部分共模反馈全差分运算放大器

Also Published As

Publication number Publication date
KR101024633B1 (ko) 2011-03-25

Similar Documents

Publication Publication Date Title
US8080989B2 (en) Bandgap reference voltage generating circuit for obtaining stable output voltage in short time by performing stable start-up when switched from sleep mode to operation mode
US6998902B2 (en) Bandgap reference voltage circuit
US7911195B2 (en) Electronic circuits and methods for starting up a bandgap reference circuit
KR100940150B1 (ko) 밴드갭 기준전압 발생을 위한 새로운 스타트-업 회로
US8373459B2 (en) Power-on reset circuit
KR20100077271A (ko) 기준전압 발생회로
KR20100077272A (ko) 기준전압 발생회로
US8598862B2 (en) Startup circuit for low voltage cascode beta multiplier current generator
JPH02108311A (ja) 演算増幅器回路
US5847556A (en) Precision current source
US7154981B2 (en) Termination circuit
JP2008211707A (ja) 入力回路
US20070024367A1 (en) Operational amplifier and constant-current generation circuit using the same
KR101024633B1 (ko) 밴드 갭 레퍼런스 회로용 오피 앰프
JP2006155501A (ja) 電流制限回路、レギュレータ及びハイサイドスイッチ
US6963191B1 (en) Self-starting reference circuit
TWI641219B (zh) 電源啟動控制電路以及輸入／出控制電路
JP6600207B2 (ja) 基準電流源回路
KR100776160B1 (ko) 밴드갭 기준전압 생성장치
KR100332508B1 (ko) 안정화전류미러회로
JP3799775B2 (ja) 出力バッファ回路
US8836382B1 (en) Mixed voltage driving circuit
KR20170101437A (ko) Ldo 타입의 전압 레귤레이터
KR100529385B1 (ko) 내부 전압 발생 회로
CN115668760A (zh) 放大电路

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150223

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170216

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180221

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190218

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200218

Year of fee payment: 10