CN115668760A - 放大电路 - Google Patents
放大电路 Download PDFInfo
- Publication number
- CN115668760A CN115668760A CN202180035986.4A CN202180035986A CN115668760A CN 115668760 A CN115668760 A CN 115668760A CN 202180035986 A CN202180035986 A CN 202180035986A CN 115668760 A CN115668760 A CN 115668760A
- Authority
- CN
- China
- Prior art keywords
- terminal
- transistor
- bias
- circuit
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 12
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 12
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000005669 field effect Effects 0.000 claims description 11
- 230000007423 decrease Effects 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 11
- 238000010586 diagram Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000005513 bias potential Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/34—Negative-feedback-circuit arrangements with or without positive feedback
- H03F1/342—Negative-feedback-circuit arrangements with or without positive feedback in field-effect transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
- H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
- H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及放大电路。放大电路具备包含放大晶体管(10)的放大器(5)和偏置电路(1)，偏置电路(1)包含：具有基极端子(B1)及集电极端子(C1)的偏置晶体管(22)；具有栅极端子(G2)、源极端子(S3)以及漏极端子(D4)的晶体管(33)；具有栅极端子(G3)、源极端子(S5)以及漏极端子(D6)的晶体管(31)；电阻(41及42)；以及电流源(60)，源极端子(S3及S5)与电源连接，电阻(42)的一端与基极端子(B1)连接，电阻(42)的另一端与漏极端子(D6)连接，电阻(41)的一端与电阻(42)的另一端连接，电阻(41)的另一端与偏置输出端子(100)连接，还具备反馈电路，基于集电极端子(C1)的电位来控制基极端子(B1)的电位。
Description
技术领域
本发明涉及具备偏置电路的放大电路。
背景技术
在专利文献1中公开了具备具有放大器晶体管的RF功率放大器和与RF功率放大器连接的偏置电路的RF功率放大电路。偏置电路包括：与放大器晶体管一起形成电流反射镜的偏置晶体管、与偏置晶体管的漏极端子连接的电流源、以及连接在电流源与偏置晶体管之间并形成电流反射镜的第一晶体管及第二晶体管。第一晶体管以及第二晶体管的漏极端子与电源连接。另外，在偏置晶体管的栅极端子与漏极端子之间连接有第一电阻，在放大器晶体管与偏置晶体管之间连接有第二电阻。
专利文献1：日本特开2015-46876号公报
然而，在专利文献1所公开的RF功率放大电路中，在使用低电压电源的情况下，若将偏置晶体管的栅极电位以及漏极电位确保在高电位，则第二晶体管的漏极－源极间电压变小，有可能引起第二晶体管动作不良。其结果，产生无法向与偏置晶体管形成电流反射镜的放大晶体管供给稳定的偏置信号的问题。
发明内容
因此，本发明是为了解决上述课题而完成的，其目的在于提供具备能够供给稳定的偏置信号的偏置电路的放大电路。
为了实现上述目的，本发明的一方式所涉及的放大电路具备：放大器，包含放大晶体管；以及偏置电路，向上述放大器供给偏置信号，上述偏置电路包含：与上述放大器连接的偏置输出端子；具有第一控制端子、第一端子以及第二端子的偏置晶体管；具有第二控制端子、第三端子以及第四端子的第一晶体管；具有第三控制端子、第五端子以及第六端子的第二晶体管；第一电阻及第二电阻；以及与上述第三端子或上述第四端子连接的电流源，上述放大晶体管和上述偏置晶体管构成第一电流反射镜电路，上述第一晶体管和上述第二晶体管构成第二电流反射镜电路，上述第三端子以及上述第五端子与电源连接，上述第一电阻的一端与上述第一控制端子连接，上述第一电阻的另一端与上述第六端子连接，上述第二电阻的一端与上述第一电阻的另一端连接，上述第二电阻的另一端与上述偏置输出端子连接，上述偏置电路还具备反馈电路，基于上述第一端子的电位来控制上述第一控制端子的电位。
根据本发明，能够提供具备可以供给稳定的偏置信号的偏置电路的放大电路。
附图说明
图1是实施方式1所涉及的放大电路的电路结构图。
图2是表示实施方式1所涉及的偏置电路的反馈回路的图。
图3是比较例所涉及的偏置电路的电路结构图。
图4是实施方式2所涉及的放大电路的电路结构图。
图5是表示实施方式2所涉及的偏置电路的反馈回路的图。
具体实施方式
以下，使用实施方式及其附图对本发明的实施方式进行详细说明。此外，以下进行说明的实施方式均是表示总体的或者具体的例子。以下的实施方式所示的数值、形状、材料、构成要素、构成要素的配置以及连接方式等是一个例子，不是限定本发明的主旨。对于以下的实施方式中的构成要素中的未在独立权利要求中记载的构成要素，作为任意的构成要素来说明。另外，附图所示的构成要素的大小或者大小之比不一定严格。
(实施方式1)
图1是实施方式1所涉及的放大电路的电路结构图。如该图所示，本实施方式所涉及的放大电路具备放大器5和偏置电路1。
放大器5具备放大晶体管10和电感器11。放大晶体管10例如是双极型的晶体管。放大晶体管10的基极端子与偏置电路1的偏置输出端子100连接。另外，向放大晶体管10的基极端子输入高频信号RFin。在放大晶体管10的发射极端子与接地之间连接有电感器11。另外，放大晶体管10的集电极端子与电源(电源电压V1)连接。另外，从放大晶体管10的集电极端子输入高频信号RFout。根据上述结构，放大器5对从基极端子输入的高频信号RFin进行功率放大，从集电极端子作为高频信号RFout输出。
此外，也可以在放大晶体管10的集电极端子与电源之间配置有电感器、电容器以及开关等电路元件。另外，也可以在放大晶体管10的基极端子连接有DC截止用的电容器等电路元件。另外，也可以在放大晶体管10的发射极端子连接有其它电路元件，而不是电感器11。
偏置电路1包含：偏置输出端子100、偏置晶体管22、晶体管21、31、32、33、34、35及36、电阻41及42、电容器51及52、电流源60。
偏置输出端子100与放大器5的放大晶体管10的基极端子连接。
偏置晶体管22是具有基极端子B1(第一控制端子)、集电极端子C1(第一端子)以及发射极端子E2(第二端子)的n型双极晶体管。
晶体管33是第一晶体管的一个例子，是具有栅极端子G2(第二控制端子)、源极端子S3(第三端子)以及漏极端子D4(第四端子)的p型场效应型晶体管。晶体管31是第二晶体管的一个例子，是具有栅极端子G3(第三控制端子)、源极端子S5(第五端子)以及漏极端子D6(第六端子)的p型场效应型晶体管。
晶体管32是第三晶体管的一个例子，是具有栅极端子G4(第四控制端子)、源极端子S7(第七端子)以及漏极端子D8(第八端子)的p型场效应型晶体管。晶体管34是第四晶体管的一个例子，是具有栅极端子G5(第五控制端子)、源极端子S9(第九端子)以及漏极端子D10(第十端子)的p型场效应型晶体管。
晶体管36是第五晶体管的一个例子，是具有栅极端子G6(第六控制端子)、漏极端子D11(第十一端子)以及源极端子S12(第十二端子)的n型场效应型晶体管。晶体管35是第六晶体管的一个例子，是具有栅极端子G7(第七控制端子)、漏极端子D13(第十三端子)以及源极端子S14(第十四端子)的n型场效应型晶体管。
电流源60连接在漏极端子D4与接地之间。此外，电流源60也可以连接在源极端子S3与电源(电源电压V0)之间。
电阻42是第一电阻的一个例子，电阻42的一端与基极端子B1连接，电阻42的另一端与漏极端子D6连接。电阻41是第二电阻的一个例子，电阻41的一端与电阻42的另一端连接，电阻41的另一端与偏置输出端子100连接。发射极端子E2与接地连接。根据上述结构，放大晶体管10和偏置晶体管22构成第一电流反射镜电路。
源极端子S3、S5、S7以及S9与电源(电源电压V0)连接。另外，栅极端子G2与栅极端子G3及G4连接。栅极端子G2和漏极端子D4被连接。根据上述结构，晶体管31和晶体管33构成第二电流反射镜电路。
漏极端子D8与集电极端子C1以及栅极端子G5连接。
漏极端子D11与漏极端子D10连接，漏极端子D13连接于电阻41与电阻42的连接节点。栅极端子G6与栅极端子G7连接。源极端子S12以及S14与接地连接。根据上述结构，晶体管35和晶体管36构成第三电流反射镜电路。
晶体管21是第七晶体管的一个例子，是具有基极端子(第八控制端子)、集电极端子(第十五端子)以及发射极端子(第十六端子)的n型双极晶体管。晶体管21的基极端子与基极端子B1连接，晶体管21的集电极端子与漏极端子D6连接，晶体管21的发射极端子与接地连接。
电容器52是第一电容器的一个例子，连接在漏极端子D6与漏极端子D8之间。电容器51是第二电容器的一个例子，连接在基极端子B1与电阻41及42的连接节点之间。
在本实施方式所涉及的偏置电路1中，偏置晶体管22、电阻41及42、以及晶体管31及33是用于向放大器5供给偏置信号(偏置电流)的基本的电路元件。
与此相对，晶体管32、34、35、36及21、以及电容器51及52构成用于向放大晶体管10稳定供给偏置信号(偏置电流)的反馈电路。具体而言，上述反馈电路基于偏置晶体管22的基极端子B1的电位来控制集电极端子C1的电位。由此，使晶体管31的漏极端子D6的电位稳定化。由于漏极端子D6经由电阻41与放大晶体管10的基极端子连接，因此漏极端子D6的电位稳定化，从而能够向放大晶体管10的基极端子稳定供给偏置信号(偏置电流)。
以下，参照比较例，对上述反馈电路的作用进行详细说明。
图2是表示实施方式1所涉及的偏置电路1的反馈回路的图。另外，图3是比较例所涉及的偏置电路500的电路结构图。比较例所涉及的偏置电路500与实施方式1所涉及的偏置电路1相比，不同的点在于不具有上述反馈电路。
如图3所示，在比较例所涉及的偏置电路500中，晶体管33以及31构成电流反射镜电路，因此与连接有电流源60的晶体管33的漏极电流相同的大小的漏极电流原始地流向晶体管31。然而，晶体管31的漏极端子的电位Vd是电阻41以及42的连接节点的电位，若供给到放大晶体管10的基极端子的偏置电流变大则上升。
另外，例如在放大器是低噪声放大器的情况下，为了抑制由偏置电路500引起的噪声因数的劣化(为了确保偏置电路500和放大器的隔离)，需要增大电阻41以及42的值。然而，特别是在使用双极晶体管作为放大晶体管10的情况下，若增大电阻42的电阻值，则由基极电流引起的电压下降变大。也就是说，晶体管31的漏极端子的电位Vd由上述偏置电流与电阻41的积决定，因此上升。
另外，在电源电压V0较低的情况下，伴随晶体管31的漏极端子的电位Vd的上升，晶体管31的源极－漏极间电压变小，晶体管31的漏极电流不稳定，不能向放大晶体管10供给稳定的偏置电流。
与此相对，在本实施方式所涉及的偏置电路1中，如图2所示，相对于比较例所涉及的偏置电路500，附加了反馈电路。
上述反馈电路由晶体管32、34、35、36及21、以及电容器51及52构成。
首先，晶体管33以及31构成第二电流反射镜电路，另外，晶体管33以及32也构成电流反射镜电路，因此与连接有电流源60的晶体管33的漏极电流相同的大小的漏极电流原始地流向晶体管31以及32。
但是，漏极端子D6的电位是电阻41以及42的连接节点的电位，根据由电阻41与基极电流的积决定的电压下降量而上升，担心无法确保晶体管31的源极－漏极间电压。
此处，晶体管32的源极－漏极间电压成为晶体管34的栅极－源极间电压，可以成为稳定的电压。另一方面，晶体管32的漏极端子D8和偏置晶体管22的集电极端子C1被连接，但集电极端子C1不与基极端子B1连接，因此集电极端子C1为高阻抗状态，电压变动剧烈。与此相对，上述反馈电路通过控制集电极端子C1的电位，使流向偏置晶体管22的集电极电流和流向晶体管32的集电极电流更相等，抑制上述电压变动。
具体而言，集电极端子C1与晶体管34的栅极端子G5连接。与晶体管34的栅极－源极间电压对应的漏极电流流向构成第三电流反射镜电路的晶体管36以及35。由于漏极端子D13与电阻41及42的连接节点连接，因此流向晶体管35的漏极电流被供给到放大晶体管10的基极端子、偏置晶体管22的基极端子B1。
也就是说，反馈电路形成集电极端子C1、漏极端子D8、晶体管34、36、35、电阻41及42的连接节点、基极端子B1以及集电极端子C1这样的反馈回路。以下，例示上述反馈电路的作用。
例如，若基极端子B1的电位降低，则向偏置晶体管22的引入电流变小，集电极端子C1的电位上升。若集电极端子C1的电位上升，则晶体管34的栅极－源极间电压减少。若晶体管34的栅极－源极间电压减少，则晶体管35以及36的漏极电流减少。若晶体管35以及36的漏极电流减少，则电阻41以及42的连接节点的电位上升，基极端子B1的电位上升。若基极端子B1的电位上升，则向偏置晶体管22的引入电流变大，集电极端子C1的电位降低。也就是说，若集电极端子C1的电位变高，则使基极端子B1的电位上升，从而降低集电极端子C1的电位。另一方面，若集电极端子C1的电位变低，则使基极端子B1的电位降低，从而使集电极端子C1的电位变高。
换言之，上述反馈电路通过控制集电极端子C1的电位，使流向偏置晶体管22的集电极电流和流向晶体管32的集电极电流更相等，使基极端子B1中的电位产生，能够将该电位用作晶体管10的偏置电位。
另外，由于偏置晶体管22的基极端子B1和晶体管21的基极端子与相同的节点(电阻42的一端)连接，因此与晶体管21的集电极端子连接的晶体管31的漏极端子D6也与集电极端子C1同样地动作，也能够使漏极端子D6的电位稳定化。
也就是说，本实施方式所涉及的偏置电路1成为相对于比较例所涉及的偏置电路500等效地追加晶体管32以及偏置晶体管22的结构。晶体管32的源极－漏极间电压与晶体管34的栅极－源极间电压始终相等，因此即使电源电压、温度、制造工艺等变动，也能正确地保持晶体管33和晶体管32的电流比。通过上述反馈电路控制偏置晶体管22的基极端子B1的电位，使得与晶体管32的漏极电流相同的电流流向偏置晶体管22。其结果，抑制向放大晶体管10的偏置电流的变动。
另外，在本实施方式所涉及的偏置电路1中，在漏极端子D6与漏极端子D8之间配置有电容器52。根据电容器52，能够抑制反馈电路的振荡。
另外，在本实施方式所涉及的偏置电路1中，在基极端子B1与电阻41及42的连接节点之间配置有电容器51。在偏置电路1启动时，在反馈电路发挥功能之前，担心向放大晶体管10流过过度的大小的偏置电流(冲击电流)。与此相对，根据电容器51，能够经由电容器51，将反馈电路的信号迅速地传递到偏置晶体管22的基极端子B1。因而，能够抑制冲击电流流向放大晶体管10。
另外，在本实施方式所涉及的偏置电路1中配置有晶体管21。在未配置有晶体管21的情况下，漏极端子D6成为高阻抗状态，例如偏置电路1启动时的电位变动变大。与此相对，根据晶体管21的配置，能够使漏极端子D6成为低阻抗状态，因此能够抑制上述启动时的电位变动，并能够抑制向放大晶体管10供给过电流。
此外，在本实施方式所涉及的偏置电路1中，也可以没有晶体管21、电容器51以及52。该情况下，由于未配置电容器51，基极端子B1和漏极端子D6成为非连接(开放)。另外，由于未配置电容器52，漏极端子D6和漏极端子D8成为非连接(开放)。另外，由于未配置晶体管21，漏极端子D6和接地成为非连接(开放)。
此外，在将双极型晶体管设为第一种类的晶体管，将场效应型晶体管定义为第二种类的晶体管的情况下，放大晶体管10以及偏置晶体管22也可以是同一导电型且同一种类的晶体管。该情况下，晶体管31、32以及33是与放大晶体管10以及偏置晶体管22的导电型不同的导电型，并且在晶体管31～33中是同一种类的晶体管即可。另外，该情况下，晶体管34是与晶体管31、32以及33相同的导电型的晶体管即可。另外，该情况下，晶体管35以及36是与放大晶体管10以及偏置晶体管22的导电型相同的导电型，并且在晶体管35以及36中是同一种类的晶体管即可。此外，作为导电型，例如列举出n沟道型以及p沟道型。例如，在第一导电型为n沟道型的情况下，第二(其它)导电型为p沟道型。
(实施方式2)
在本实施方式中，对具有使用了运算放大器的反馈电路的偏置电路2进行说明。
图4是实施方式2所涉及的放大电路的电路结构图。如该图所示，本实施方式所涉及的放大电路具备放大器5和偏置电路2。本实施方式所涉及的放大电路与实施方式1所涉及的放大电路相比，仅偏置电路2的结构不同。因而，在以下，以偏置电路2的结构为中心对本实施方式所涉及的放大电路进行说明。
偏置电路2包含：偏置输出端子100、偏置晶体管22、晶体管31及33、电阻41及42、运算放大器70以及电流源60。
偏置晶体管22是具有基极端子B1(第一控制端子)、集电极端子C1(第一端子)以及发射极端子E2(第二端子)的n型双极晶体管。
晶体管33是第一晶体管的一个例子，是具有栅极端子G2(第二控制端子)、源极端子S3(第三端子)以及漏极端子D4(第四端子)的p型场效应型晶体管。晶体管31是第二晶体管的一个例子，是具有栅极端子G3(第三控制端子)、源极端子S5(第五端子)以及漏极端子D6(第六端子)的p型场效应型晶体管。
电流源60连接在漏极端子D4与接地之间。此外，电流源60也可以连接在源极端子S3与电源(电源电压V0)之间。
运算放大器70具有第一差动输入端子、第二差动输入端子以及输出端子。运算放大器70从输出端子输出与输入到第一差动输入端子的第一电压和输入到第二差动输入端子的第二电压的差分电压对应的输出电压。
第一差动输入端子与漏极端子D6连接，第二差动输入端子与漏极端子D4连接，输出端子与电阻41及42的连接节点连接。
电阻42是第一电阻的一个例子，电阻42的一端与基极端子B1连接，电阻42的另一端与运算放大器70的输出端子连接。也就是说，电阻42的另一端经由运算放大器70与漏极端子D6连接。电阻41是第二电阻的一个例子，电阻41的一端与电阻42的另一端连接，电阻41的另一端与偏置输出端子100连接。发射极端子E2与接地连接。根据上述结构，放大晶体管10和偏置晶体管22构成第一电流反射镜电路。
基极端子B1与漏极端子D6连接。
源极端子S3以及S5与电源(电源电压V0)连接。另外，栅极端子G2与栅极端子G3连接。栅极端子G2和漏极端子D4被连接。根据上述结构，晶体管31和晶体管33构成第二电流反射镜电路。
在本实施方式所涉及的偏置电路2中，偏置晶体管22、电阻41及42、以及晶体管31及33是用于向放大器5供给偏置信号(偏置电流)的基本的电路元件。
与此相对，运算放大器70构成用于稳定供给偏置信号(偏置电流)的反馈电路。具体而言，上述反馈电路基于偏置晶体管22的基极端子B1的电位来控制集电极端子C1的电位。由此，使晶体管31的漏极端子D6的电位稳定化。由于漏极端子D6的电位稳定化，能够向放大晶体管10的基极端子稳定供给偏置信号(偏置电流)。
以下，参照比较例，对上述反馈电路的作用进行详细说明。
图5是表示实施方式2所涉及的偏置电路2的反馈回路的图。已经如图3所示，在比较例所涉及的偏置电路500中，晶体管31的漏极端子的电位Vd是电阻41以及42的连接节点的电位，若供给到放大晶体管10的基极端子的偏置电流变大则上升。另外，例如在放大器为低噪声放大器的情况下，为了抑制由偏置电路500引起的噪声因数的劣化，需要增大电阻41以及42的值。然而，特别是在使用双极晶体管作为放大晶体管10的情况下，若增大电阻42的电阻值，则基极电流引起的电压下降变大。也就是说，由于晶体管31的漏极端子的电位Vd由上述偏置电流与电阻41的积决定，因此上升。
另外，在电源电压V0较低的情况下，伴随晶体管31的漏极端子的电位Vd的上升，晶体管31的源极－漏极间电压变小，晶体管31的漏极电流不稳定，无法向放大晶体管10供给稳定的偏置电流。
与此相对，在本实施方式所涉及的偏置电路2中，如图5所示，相对于比较例所涉及的偏置电路500，附加了反馈电路。
上述反馈电路由运算放大器70构成。第一差动输入端子与漏极端子D6连接，第二差动输入端子与漏极端子D4连接，输出端子与电阻41及42的连接节点连接。以下，例示上述反馈电路的作用。
例如，若基极端子B1的电位降低，则向偏置晶体管22的引入电流变小，集电极端子C1的电位上升。若集电极端子C1的电位上升，则输入到运算放大器70的差动电压变大，运算放大器70的输出电压变大。若运算放大器70的输出电压变大，则电阻41以及42的连接节点的电位上升，基极端子B1的电位上升。若基极端子B1的电位上升，则向偏置晶体管22的引入电流变大，集电极端子C1的电位降低。也就是说，若集电极端子C1的电位变高，则使基极端子B1的电位上升，从而降低集电极端子C1的电位。另一方面，若集电极端子C1的电位变低，则使基极端子B1的电位降低，从而使集电极端子C1的电位变高。由此，反馈电路进行动作，使得运算放大器70的输出电压收敛为0。此外，由于漏极端子D4的电位作为参照电位被输入到运算放大器70的第二差动输入端子，因此集电极端子C1(漏极端子D6)的电位收敛为漏极端子D4的电位。
换言之，上述反馈电路通过控制集电极端子C1的电位，使流向晶体管33的漏极电流和流向晶体管31的漏极电流与流向电流源60的电流相等，使基极端子B1中的电位产生，能够将该电位用作晶体管10的偏置电位。
也就是说，本实施方式所涉及的偏置电路2成为相对于比较例所涉及的偏置电路500追加运算放大器70的结构。通过运算放大器70的动作，晶体管31的源极－漏极间电压与晶体管33的源极－漏极间电压始终相等，因此即使电源电压、温度、制造工艺等变动，也能正确地保持晶体管33和晶体管31的电流比。通过上述反馈电路控制偏置晶体管22的基极端子B1的电位，使得与晶体管31的漏极电流相同的电流流向偏置晶体管22。其结果，抑制向放大晶体管10的偏置电流的变动。
(效果等)
实施方式1或2所涉及的放大电路具备：包含放大晶体管10的放大器5、和向放大器5供给偏置信号的偏置电路1或2，偏置电路1或2包含：与放大器5连接的偏置输出端子100；具有基极端子B1、集电极端子C1以及发射极端子E2的偏置晶体管22；具有栅极端子G2、源极端子S3以及漏极端子D4的晶体管33；具有栅极端子G3、源极端子S5以及漏极端子D6的晶体管31；电阻41及42；以及与漏极端子D4连接的电流源60，放大晶体管10和偏置晶体管22构成第一电流反射镜电路，晶体管31和晶体管33构成第二电流反射镜电路，源极端子S3以及S5与电源连接，电阻42的一端与基极端子B1连接，电阻42的另一端与漏极端子D6连接，电阻41的一端与电阻42的另一端连接，电阻41的另一端与偏置输出端子100连接，还具备反馈电路，基于集电极端子C1的电位来控制基极端子B1的电位。
据此，晶体管31的漏极端子D6的电位稳定化。由于漏极端子D6经由电阻41与放大晶体管10的基极端子连接，因此漏极端子D6的电位稳定化，能够向放大晶体管10的基极端子稳定供给偏置信号(偏置电流)。
另外，在实施方式1所涉及的放大电路中，反馈电路也可以包含：具有栅极端子G4、源极端子S7以及漏极端子D8的晶体管32；具有栅极端子G5、源极端子S9以及漏极端子D10的晶体管34；具有栅极端子G6、漏极端子D11以及源极端子S12的晶体管36；和具有栅极端子G7、漏极端子D13以及源极端子S14的晶体管35，栅极端子G4与栅极端子G2连接，源极端子S7以及S9与电源连接，漏极端子D8与基极端子B1以及栅极端子G5连接，晶体管35和晶体管36构成第三电流反射镜电路，漏极端子D11与漏极端子D10连接，漏极端子D13与电阻42及41的连接节点连接。
据此，晶体管32的源极－漏极间电压与晶体管34的栅极－源极间电压始终相等，因此即使电源电压、温度、制造工艺等变动，也能正确地保持晶体管33和晶体管32的电流比。通过反馈电路控制偏置晶体管22的基极端子B1的电位，使得与晶体管32的漏极电流相同的电流流向偏置晶体管22。其结果，抑制向放大晶体管10的偏置电流的变动。
另外，在实施方式1所涉及的放大电路中，也可以在将双极型晶体管设为第一种类的晶体管，将场效应型晶体管定义为第二种类的晶体管的情况下，放大晶体管10以及偏置晶体管22是第一导电型且同一种类的晶体管，晶体管31、32以及33是与第一导电型不同的第二导电型且同一种类的晶体管，晶体管34是第二导电型的晶体管，晶体管35以及36是第一导电型且同一种类的晶体管。
即使在该情况下，也能够通过反馈电路抑制向放大晶体管10的偏置电流的变动。
另外，在实施方式1所涉及的放大电路中，放大晶体管10也可以是双极型的晶体管。
若供给到放大晶体管10的基极端子的偏置电流变大，则晶体管31的漏极端子的电位Vd上升。在使用双极晶体管作为放大晶体管10的情况下，若增大电阻42的电阻值，则基极电流引起的电压下降变大，漏极端子D6的电位上升。在漏极端子D6的电位较大的区域中，晶体管31的漏极电流Id变动较大。即使在该情况下，也能够通过反馈电路抑制向放大晶体管10的偏置电流的变动。
另外，在实施方式1所涉及的放大电路中，反馈电路还可以包含连接在漏极端子D6与漏极端子D8之间的电容器52。
据此，能够提高将漏极端子D6的电位传递到漏极端子D8的速度，因此反馈电路能够抑制振荡状态，能够使漏极端子D6的电位迅速地成为稳定状态。
另外，在实施方式1所涉及的放大电路中，也可以包含连接在基极端子B1与电阻41及42的连接节点之间的电容器51。
据此，能够经由电容器51，将反馈电路的信号迅速地传递到偏置晶体管22的基极端子B1。因而，能够抑制冲击电流流向放大晶体管10。
另外，在实施方式1所涉及的放大电路中，反馈电路还可以包含具有基极端子、集电极端子以及发射极端子的晶体管21，上述基极端子与基极端子B1连接，上述集电极端子与漏极端子D6连接。
据此，由于能够使漏极端子D6成为低阻抗状态，因此能够抑制启动时的漏极端子D6的电位变动，并能够抑制向放大晶体管10供给过电流。
另外，在实施方式2所涉及的放大电路中，反馈电路也可以包含具有第一差动输入端子、第二差动输入端子以及输出端子的运算放大器70，基极端子B1与漏极端子D6连接，第一差动输入端子与漏极端子D6连接，第二差动输入端子与漏极端子D4连接，上述输出端子与电阻42及41的连接节点连接。
据此，晶体管31的漏极端子D6的电位稳定化。由于漏极端子D6的电位稳定化，能够向放大晶体管10的基极端子稳定供给偏置电流。
另外，在实施方式2所涉及的放大电路中，放大晶体管10也可以是双极型的晶体管。
即使在该情况下，也能够通过反馈电路抑制向放大晶体管10的偏置电流的变动。
(其它实施方式等)
以上，列举实施方式1以及2对本发明所涉及的放大电路进行了说明，但本发明的放大电路并不限定于上述实施方式。组合上述实施方式中的任意的构成要素而实现的其它实施方式、对上述实施方式在不脱离本发明的主旨的范围内实施本领域技术人员想到的各种变形而得到的变形例、内置本发明所涉及的放大电路的各种设备也包含于本发明中。
此外，在上述实施方式以及变形例所涉及的放大电路中，也可以在连接附图所公开的各电路元件以及信号路径的路径之间插入其它电路元件以及布线等。
工业上的利用可能性
本发明能够作为具备供给稳定的偏置信号的偏置电路的放大电路广泛地利用。
附图标记说明
1、2、500…偏置电路；5…放大器；10…放大晶体管；11…电感器；21、31、32、33、34、35、36…晶体管；22…偏置晶体管；41、42…电阻；51、52…电容器；60…电流源；70…运算放大器；100…偏置输出端子；B1…基极端子；C1…集电极端子；E2…发射极端子；D4、D6、D8、D10、D11、D13…漏极端子；G2、G3、G4、G5、G6、G7…栅极端子；S3、S5、S7、S9、S12、S14…源极端子。
Claims (9)
1.一种放大电路，具备：
放大器，包含放大晶体管；以及
偏置电路，向上述放大器供给偏置信号，
上述偏置电路包含：
与上述放大器连接的偏置输出端子；
具有第一控制端子、第一端子以及第二端子的偏置晶体管；
具有第二控制端子、第三端子以及第四端子的第一晶体管；
具有第三控制端子、第五端子以及第六端子的第二晶体管；
第一电阻及第二电阻；以及
与上述第三端子或上述第四端子连接的电流源，
上述放大晶体管和上述偏置晶体管构成第一电流反射镜电路，
上述第一晶体管和上述第二晶体管构成第二电流反射镜电路，
上述第三端子以及上述第五端子与电源连接，
上述第一电阻的一端与上述第一控制端子连接，上述第一电阻的另一端与上述第六端子连接，上述第二电阻的一端与上述第一电阻的另一端连接，上述第二电阻的另一端与上述偏置输出端子连接，
上述偏置电路还具备反馈电路，基于上述第一端子的电位来控制上述第一控制端子的电位。
2.根据权利要求1所述的放大电路，其中，
上述反馈电路包含：
具有第四控制端子、第七端子以及第八端子的第三晶体管；
具有第五控制端子、第九端子以及第十端子的第四晶体管；
具有第六控制端子、第十一端子以及第十二端子的第五晶体管；以及
具有第七控制端子、第十三端子以及第十四端子的第六晶体管，
上述第四控制端子与上述第二控制端子连接，上述第七端子以及上述第九端子与上述电源连接，上述第八端子与上述第一端子以及上述第五控制端子连接，
上述第五晶体管和上述第六晶体管构成第三电流反射镜电路，
上述第十一端子与上述第十端子连接，上述第十三端子连接于上述第一电阻和上述第二电阻的连接节点。
3.根据权利要求2所述的放大电路，其中，
在将双极型晶体管设为第一种类的晶体管，将场效应型晶体管定义为第二种类的晶体管的情况下，
上述放大晶体管以及上述偏置晶体管是第一导电型且同一种类的晶体管，
上述第一晶体管、上述第二晶体管以及上述第三晶体管是与上述第一导电型不同的第二导电型且同一种类的晶体管，
上述第四晶体管是上述第二导电型的晶体管，
上述第五晶体管以及上述第六晶体管是上述第一导电型且同一种类的晶体管。
4.根据权利要求3所述的放大电路，其中，
上述放大晶体管是双极型的晶体管。
5.根据权利要求2～4中任意一项所述的放大电路，其中，
上述反馈电路还包含连接在上述第六端子与上述第八端子之间的第一电容器。
6.根据权利要求2～5中任意一项所述的放大电路，其中，
上述反馈电路还包含连接在上述第一控制端子与上述连接节点之间的第二电容器。
7.根据权利要求2～6中任意一项所述的放大电路，其中，
上述反馈电路还包含第七晶体管，该第七晶体管具有第八控制端子、第十五端子以及第十六端子，
上述第八控制端子与上述第一控制端子连接，上述第十五端子与上述第六端子连接。
8.根据权利要求1所述的放大电路，其中，
上述反馈电路包含运算放大器，该运算放大器具有第一差动输入端子、第二差动输入端子以及输出端子，
上述第一端子与上述第六端子连接，
上述第一差动输入端子与上述第六端子连接，
上述第二差动输入端子与上述第四端子连接，
上述输出端子连接于上述第一电阻和上述第二电阻的连接节点。
9.根据权利要求8所述的放大电路，其中，
上述放大晶体管是双极型的晶体管。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020-089160 | 2020-05-21 | ||
| JP2020089160 | 2020-05-21 | ||
| PCT/JP2021/015232 WO2021235140A1 (ja) | 2020-05-21 | 2021-04-12 | 増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN115668760A true CN115668760A (zh) | 2023-01-31 |
Family
ID=78707788
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202180035986.4A Pending CN115668760A (zh) | 2020-05-21 | 2021-04-12 | 放大电路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20230070816A1 (zh) |
| CN (1) | CN115668760A (zh) |
| WO (1) | WO2021235140A1 (zh) |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6452456B1 (en) * | 2000-11-16 | 2002-09-17 | Texas Instruments Incorporated | Fast-setting, low power, jammer insensitive, biasing apparatus and method for single-ended circuits |
| JP4026603B2 (ja) * | 2004-02-16 | 2007-12-26 | ソニー株式会社 | バイアス電圧供給回路および高周波増幅回路 |
| US7365604B2 (en) * | 2005-12-16 | 2008-04-29 | Mediatek Inc. | RF amplifier with a bias boosting scheme |
| US9214902B2 (en) * | 2013-08-27 | 2015-12-15 | Triquint Semiconductor, Inc. | Bias-boosting bias circuit for radio frequency power amplifier |
| EP2922199B1 (en) * | 2014-03-17 | 2020-05-13 | Nxp B.V. | A bias circuit for a transistor amplifier |
| FR3059493B1 (fr) * | 2016-11-29 | 2019-11-22 | Stmicroelectronics Sa | Regulation d'un amplificateur rf |
-
2021
- 2021-04-12 CN CN202180035986.4A patent/CN115668760A/zh active Pending
- 2021-04-12 WO PCT/JP2021/015232 patent/WO2021235140A1/ja active Application Filing
-
2022
- 2022-10-27 US US18/050,082 patent/US20230070816A1/en active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021235140A1 (ja) | 2021-11-25 |
| US20230070816A1 (en) | 2023-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2652872B1 (en) | Current mirror and high-compliance single-stage amplifier | |
| JP4481590B2 (ja) | アクティブインダクタンス回路及び差動アンプ回路 | |
| KR102256958B1 (ko) | 증폭 회로 | |
| US7310017B2 (en) | Operational amplifier circuit | |
| US20070096820A1 (en) | Differential amplifier and active load for the same | |
| US6850120B2 (en) | Semiconductor device including semiconductor element of high breakdown voltage | |
| US7733182B2 (en) | Hybrid class AB super follower | |
| JP2002185272A (ja) | 差動増幅器 | |
| US7339433B2 (en) | Differential amplifier stage | |
| US10855239B2 (en) | Amplifier class AB output stage | |
| US20080169847A1 (en) | Driver and driver/receiver system | |
| US20200106390A1 (en) | Current mode chopper amplifier | |
| US10574200B2 (en) | Transconductance amplifier | |
| JP2017011396A (ja) | 演算増幅回路 | |
| US7345543B2 (en) | Fast transconductance amplifier | |
| US7570113B2 (en) | Overload recovery circuit for folded cascode amplifiers | |
| US9401679B1 (en) | Apparatus and method for improving power supply rejection ratio | |
| JP3770306B2 (ja) | ベースバイアス回路及びこのベースバイアス回路を用いた電力増幅器 | |
| CN115668760A (zh) | 放大电路 | |
| CN112448684B (zh) | 运算放大器 | |
| CN114629456A (zh) | 输出级电路和ab类放大器 | |
| JP5448044B2 (ja) | 高周波増幅回路および通信機器 | |
| US20240088850A1 (en) | Transmission circuit | |
| US6542034B2 (en) | Operational amplifier with high gain and symmetrical output-current capability | |
| JP2010273284A (ja) | 高周波増幅器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |