KR20050049336A

KR20050049336A - 전류 생성 회로, 전류 생성 회로의 구동 방법, 전기 광학장치 및 전자 기기

Info

Publication number: KR20050049336A
Application number: KR1020040080686A
Authority: KR
Inventors: 가사이도시유키
Original assignee: 세이코 엡슨 가부시키가이샤
Priority date: 2003-11-21
Filing date: 2004-10-09
Publication date: 2005-05-25
Also published as: CN100403378C; TWI297480B; JP2005156701A; JP3922246B2; TW200523845A; CN1619623A; KR100631361B1; US7397449B2; US20050140601A1

Abstract

본 발명은 전류 생성 회로를 구성하는 구동 소자의 임계 전압 Vth에 의존한 데이터 전류의 편차를 억제하는 것을 과제로 한다.

전류 출력부(41a)는 구동 소자(DR)와 스위칭 소자(SW)가 직렬 접속된 회로계를 입력 데이터의 비트수 만큼 갖는다. 구동 소자(DR)의 각각의 게이트는 제 1 노드(N1)에 공통 접속되어 있다. 전류 출력부(41a)는 노드(N1)의 전압(V1)이 구동 전압으로 설정되어 있는 상태에서 구동 소자(DR) 각각의 채널을 흐르는 전류를 합류시킨 데이터 전류(Idata)를 출력한다. 게이트 전압 생성부(41b)는 구동 소자(DR)의 적어도 하나를 다이오드 접속함으로써, 노드(N1)의 전압(V1)을 Vth에 따른 오프셋(offset) 전압으로 설정한다. 그와 동시에, 게이트 전압 생성부(41b)는 노드(N1)과 용량 결합한 단자에 공급되는 전압(Vref)을 변화시킴으로써, 전압(V1)을 오프셋 전압을 기준으로 한 구동 전압으로 설정한다.

Description

전류 생성 회로, 전류 생성 회로의 구동 방법, 전기 광학 장치 및 전자 기기{CURRENT GENERATION CIRCUIT, METHOD OF DRIVING CURRENT GENERATION CIRCUIT, ELECTRO-OPTICAL DEVICE, AND ELECTRONIC DEVICE}

본 발명은 전류 생성 회로, 전류 생성 회로의 구동 방법, 전기 광학 장치 및 전자 기기에 관한 것으로, 특히 전류 생성 회로의 일부를 구성하는 구동 소자의 Vth 보상(補償)에 관한 것이다.

예를 들면 특허문헌 1[일본국 특개2003-114645호 공보]에는 입력 데이터인 디지털 데이터에 따라, 데이터 전류를 생성하는 전류 생성 회로가 개시되고 있다(동 문헌 1의 도 6 참조). 데이터선 단위로 설치된 전류 생성 회로는 구동 소자와 스위칭 소자가 직렬 접속된 회로계를 입력 데이터의 비트수 만큼 갖는다. 각각의 구동 소자의 이득(利得) 계수는 예를 들면, 6비트 데이터의 경우에는 1:2:4: 8:16:32와 같이, 대응하는 비트의 웨이트에 따른 값으로 설정되어 있다. 또한, 각각의 스위칭 소자는 대응하는 비트의 내용에 따라 도통(導通) 제어된다. 데이터 전류는 입력 데이터의 내용에 따라 생성되며, 각각의 구동 소자의 채널을 흐르는 전류의 총계에 해당한다. 생성된 데이터 전류는 데이터선을 통하여 유기 EL 소자를 포함하는 화소(畵素)에 공급된다.

그런데, 실제의 제품에서는 제조의 편차나 경시(經時) 열화(劣化)라는 외란(外亂) 요인의 영향으로 전류 생성 회로 내에 포함되는 각 구동 소자의 임계 전압(이하, 「Vth」라고 함)을 완전히 동일하게 하는 것은 매우 곤란한 것으로, 어느 정도의 편차가 존재한다. 그 때문에, 전류 생성 회로에서의 데이터 전류의 출력 특성에 관해서도, Vth에 의존한 편차 즉, Vth 의존성이 생긴다. 그 결과, 동일한 계조(階調)를 표시할 때에, 각각의 전류 생성 회로로부터 출력되는 데이터 전류가 변동하고, 각 화소의 표시 계조에 어긋남이 생긴다.

본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 그 목적은 전류 생성 회로를 구성하는 구동 소자의 Vth에 의존한 데이터 전류의 편차를 억제하는 것이다.

이러한 과제를 해결하기 위해서, 제 1 발명은 전류 출력부와 게이트 전압 생성부를 갖는 전류 생성 회로를 제공한다. 전류 출력부는 입력 데이터의 비트의 웨이트에 따른 이득 계수를 갖는 구동 소자와, 비트의 내용에 따라 도통 제어되는 스위칭 소자가 직렬 접속된 회로계를 입력 데이터의 비트수 만큼 갖는다. 구동 소자의 각각의 게이트는 소정의 노드에 공통 접속되어 있다. 전류 출력부는 상기 노드의 전압이 구동 전압으로 설정되어 있는 상태에서, 구동 소자 각각의 채널을 흐르는 전류를 합류시킨 데이터 전류를 출력한다. 게이트 전압 생성부는 구동 소자의 적어도 하나를 다이오드 - 접속함으로써, 상기 노드의 전압을 구동 소자의 임계 전압에 따른 오프셋 전압으로 설정한다. 그와 동시에, 게이트 전압 생성부는 상기 노드와 용량 결합한 단자에 공급되는 전압을 변화시킴으로써, 상기 노드의 전압을 오프셋 전압을 기준으로 한 구동 전압으로 설정한다.

여기에서, 제 1 발명에서의 게이트 전압 생성부는 상기 노드와 구동 소자의 한쪽 단자의 사이에 설치되고 구동 소자를 다이오드 - 접속하기 위하여 도통 제어되는 제 1 트랜지스터를 더 갖는 것이 바람직하다. 이 경우, 제 1 트랜지스터의 한쪽 단자는 상기 노드에 접속되어 있는 동시에, 그 다른 쪽 단자는 어느 하나의 회로계에서 구동 소자의 한쪽 단자와 스위칭 소자(SW)의 한쪽 단자의 접속 단(端)에 접속되어 있어도 좋다. 또한, 제 1 트랜지스터의 한쪽 단자는 상기 노드에 접속되어 있는 동시에, 그 다른 쪽 단자는 복수의 회로계에서 구동 소자의 한쪽 단자에, 구동 소자의 각각에 대응하여 설치된 스위칭 소자를 통하여 공통 접속되어 있어도 좋다.

또한 제 1 발명에서의 게이트 전압 생성부는, 상기 노드와 임계 전압보다도 높은 전압 레벨을 갖는 초기 전압이 공급되는 단자의 사이에 설치된 제 2 트랜지스터를 더 갖고 있어도 좋다. 이 제 2 트랜지스터는 상술한 오프셋 전압을 설정하는 기간 전에 온(ON) 한다.

또한, 제 1 발명에서의 게이트 전압 생성부는 상기 노드의 전압을 유지하기 위해서 노드에 접속된 커패시터를 갖고 있어도 좋다.

제 2 발명은 복수의 주사선과, 복수의 데이터선과, 표시부와, 주사선 구동 회로와, 데이터선 구동 회로를 갖는 전기 광학 장치를 제공한다. 여기에서, 표시부는 주사선과 데이터선의 교차(交差)에 대응하여 설치된 복수의 화소(畵素)로 구성되어 있다. 화소의 각각은 데이터 전류에 따른 데이터가 기입되는 커패시터와, 커패시터에 유지된 데이터에 따른 구동 전류를 설정하는 트랜지스터와, 구동 전류에 따른 휘도(輝度)로 설정되는 전기 광학 소자를 포함한다. 주사선 구동 회로는 주사선에 주사 신호를 출력함으로써, 데이터의 기입 대상이 되는 화소에 대응하는 주사선을 선택한다. 데이터선 구동 회로는 주사선 구동 회로와 협동하여, 기입 대상이 되는 화소에 대응하는 데이터선에 데이터 전류를 출력한다. 이 데이터선 구동 회로에는 상기 제 1 발명에 따른 전류 생성 회로가 내장되어 있다.

제 3 발명은, 상기 제 2 발명에 따른 전기 광학 장치를 실장(實裝)한 전자 기기를 제공한다.

제 4 발명은, 입력 데이터의 비트의 웨이트에 따른 이득 계수를 갖는 복수의 구동 소자 중 적어도 하나를 다이오드 - 접속함으로써, 구동 소자의 게이트에 접속된 노드의 전압을 구동 소자의 임계 전압에 따른 오프셋 전압으로 설정하는 제 1 단계와, 상기 노드와 용량 결합한 단자에 공급되는 전압을 변화시킴으로써, 상기 노드의 전압을 오프셋 전압을 기준으로 한 구동 전압으로 설정하는 제 2 단계와, 상기 노드의 전압이 구동 전압으로 설정되어 있는 상태에서, 구동 소자의 각각의 채널을 흐르는 전류를 합류시킨 데이터 전류를 출력하는 제 3 단계를 갖는 전류 생성 회로의 구동 방법을 제공한다.

여기에서, 제 4 발명에서의 상기 제 1 단계는, 상기 노드와 구동 소자의 한쪽 단자의 사이에 설치된 트랜지스터를 온(ON) 시키는 단계를 포함하는 것이 바람직하다.

제 4 발명에서 노드의 전압을 오프셋 전압으로 설정하는 기간 전에, 상기 노드의 전압을 구동 소자의 임계 전압보다도 높은 전압 레벨을 갖는 초기 전압으로 설정하는 제 4 단계를 더 마련하여도 좋다.

[발명을 실시하기 위한 최선의 형태]

(제 1 실시형태)

도 1은 본 실시형태에 따른 전기 광학 장치의 블록 구성도이다. 표시부(1)는 예를 들어, TFT(Thin Film Transistor)에 의해 전기 광학 소자를 구동하는 액티브 메트릭스(active-matrix)형의 표시 패널이다. 이 표시부(1)에는 m 도트×n 라인 만큼의 화소 그룹이 메트리스 상(狀)(2차원 평면적)으로 나열되어 있다. 표시부(1)에는 각각이 수평 방향으로 연장되어 있는 주사선 그룹(Y1∼Yn)과, 각각이 수직 방향으로 연장되어 있는 데이터선 그룹(X1∼Xm)이 설치되어 있으며, 이들의 교차에 대응하여 화소(2)가 배치되어 있다.

화소(2)는 전류 프로그램 방식의 화소 회로의 구성을 가지며, 기본적으로 유기 EL 소자, 커패시터, 구동 트랜지스터 및 프로그래밍 트랜지스터(구동 트랜지스터가 겸용되는 경우는 불필요)로 구성되어 있다. 유기 EL 소자는 자신을 흐르는 구동 전류에 의해 휘도가 설정되는 전형적인 전류 구동형의 전기 광학 소자이다. 프로그래밍 트랜지스터는 데이터선(X)에 공급된 데이터 전류(Idata)에 따른 게이트 전압을 생성하고, 이 전압에 의거하여 커패시터에 데이터를 기입한다. 구동 트랜지스터는 자신의 게이트가 커패시터에 접속되어 있으며, 커패시터에 유지된 데이터에 따른 구동 전류를 자신의 채널에 흘려보낸다. 그리고, 이 구동 전류가 유기 EL 소자에 흐르게 됨으로써, 유기 EL 소자가 발광하고 화소(2)의 계조가 설정된다. 이와 같은 화소(2)의 구체적인 회로 구성에 대해서는 여러가지가 제안되고 있으며, 예를 들면, 구동 트랜지스터가 프로그래밍 트랜지스터의 기능도 겸비한 화소 회로(일본국 특개2003-114645호 공보), 구동 트랜지스터와 프로그래밍 트랜지스터가 커런트(current) 미러 회로를 구성하고 있는 화소 회로(일본국 특개2001-147659호 공보) 또는 구동 트랜지스터의 Vth 보상을 가지고 구동 전류를 생성하는 화소 회로(일본국 특표2002-514320호 공보)등이 알려져 있다.

제어 회로(5)는 도시하지 않은 상위 장치로부터 입력되는 수직 동기(同期) 신호 Vs, 수평 동기 신호 Hs, 도트 클록 신호 DCLK 및 계조 데이터 D 등에 의거하여 주사선 구동 회로(3) 및 데이터선 구동 회로(4)를 동기 제어한다. 이 동기 제어 아래, 이들의 구동회로(3, 4)는 서로 협동하여 표시부(1)의 표시 제어를 행한다.

주사선 구동 회로(3)은 시프트 트랜지스터, 출력 회로 등을 주체로 구성되어 있으며, 주사선(Y1 ∼Yn)에 주사 신호 SEL을 출력함으로써, 주사선(Y1∼Yn)의 선순차(線順次) 주사를 행한다. 주사 신호 SEL은 고전위 레벨(이하, 「H 레벨」이라고 함) 또는 저전위 레벨(이하, 「L 레벨」이라고 함)의 2가(價)의 신호 레벨을 취하고, 데이터의 기입 대상이 되는 화소 행(行)에 대응하는 주사선(Y)은 H 레벨, 이 이외의 주사선(Y)은 L 레벨로 각각 설정된다. 주사선 구동 회로(3)는 1 플레임의 화상을 표시하는 기간(1F)마다, 소정의 선택 순서로(일반적으로는 최상으로부터 최하를 향하여) 각각의 주사선(Y)을 순번대로 선택하는 선순차 주사를 행한다.

데이터선 구동 회로(4)는 시프트 트랜지스터, 라인 래치(latch) 회로, 출력 회로 등을 주체로 구성되어 있다. 또한, 데이터선 구동 회로(4)는 전류 프로그램 방식을 채용하고 있는 관계로, 화소(2)의 표시 계조를 규정하는 데이터에 의거하여, 데이터 전류(Idata)를 가변(可變)시켜 생성하는 가변 전류원(전류 DAC)으로서 전류 생성 회로(41)를 포함한다. 데이터선 구동 회로(4)는 1개의 주사선(Y)을 선택하는 기간에 해당하는 1 수평 주사 기간(1H)에서, 이번에 데이터를 기입하는 화소 행에 대한 데이터 전류(Idata)의 일제(一齊) 출력과, 다음의 1H에서 기입을 행하는 화소 행에 관한 데이터의 점순차(点順次)적인 래치를 동시에 행한다. 어떤 1H에서 데이터선(X)의 개수에 해당하는 ｍ개의 데이터가 순차적으로 래치된다. 그리고, 다음 1H에서 래치된 m개의 데이터(디지털 데이터)는 전류 생성 회로(41)에서 전류 데이터(Idata)(아날로그 데이터)로 변환된 후에 대응하는 데이터선(X1∼Xm)에 일제히 출력된다.

도 2는 본 실시형태에 관한 전류 생성 회로(41)의 회로도이다. 이 전류 생성 회로(41)는 데이터의 기입 대상이 되는 화소(2)에 공급해야 할 데이터 전류(Idata)를 생성하는 전류 출력부(41a)를 주체로 하고, 이것에 게이트 전압 생성부(41b)를 추가한 구성을 갖는다. 또한, 본 명세서에서는 소스(source), 드레인(drain) 및 게이트를 구비한 3 단자형 소자인 트랜지스터에 관한 것이며, 소스 또는 드레인의 한쪽을 「한쪽의 단자」로 칭하고, 다른 쪽을 「다른 쪽의 단자」라 칭한다.

전류 출력부(41a)는 데이터선(X)과 기준 전압(Vss)의 사이에 설치되어 있고, 스위칭 소자(SW)와 구동 소자(DR)가 직렬 접속된 회로계를 입력 데이터(D0∼D5)의 비트수 만큼(본 실시형태에서는 6개) 갖는다. 각각의 구동 소자(DR)는 자신의 이득 계수(β)에 따른 전류를 채널에 흘려보내는 정전류원(定電流源)으로서 기능하고, 이들의 게이트는 노드(N1)에 공통 접속되어 있다. 이들의 구동 소자(DR)의 이득 계수(β)의 비는 화소(2)의 계조를 규정하는 데이터(D0∼D5)를 구성하는 6비트의 웨이트에 대응하여, 1:2:4:8:16:32로 설정되어 있다. 또한, 이와 같은 이득 계수의 설정은 1개의 구동 소자(DR)를 단일(單一)의 트랜지스터로 구성하고, 각각의 트랜지스터의 이득 계수를 서로 다르게 함으로써 실현하여도 좋지만, 같은 이득 계수를 갖는 복수의 단위 트랜지스터를 직렬 접속 또는 병렬 접속함으로써 실현하여도 좋다.

게이트 전압 생성부(41b)는 2개의 커패시터(C1, C2)와, 2개의 트랜지스터(T1, T2)로 구성되어 있다. 제 1 커패시터(C1)의 한쪽 전극은 전압 레벨이 가변하게 설정되는 리퍼런스(reference) 전압(Vref)이 공급되는 단자에 접속되어 있는 동시에, 그 다른 쪽 전극은 모든 구동 소자(DR)의 게이트에 공통 접속된 제 1 노드(N1)에 접속되어 있다. 이 제 1 노드(N1)에는 제 2 커패시터(C2)의 한쪽 전극, 제 1 제어 신호(S1)에 의해 도통 제어되는 제 1 트랜지스터(T1)의 한쪽 단자 및 제 2 제어 신호(S2)에 의해 도통 제어되는 제 2 트랜지스터(T2)의 한쪽 단자도 공통 접속되어 있다. 제 2 커패시터(C2)의 다른 쪽 전극에는 기준 전압(Vss)이 공급되고 있다. 제 1 트랜지스터(T1)의 다른 쪽 단자는 제 2 노드(N2)에 접속되어 있고, 이 노드(N2)는 최하위 비트 D0(LBS)의 회로계에서의 구동 소자(DR)의 한쪽 단자와 스위칭 소자(SW)의 한쪽 단자의 접속 단에 해당하다. 또한, 제 2 트랜지스터(T2)의 다른 쪽 단자에는 전류 출력부(41a)의 일부를 구성하는 구동 소자(DR)의 임계 전압(Vth)보다도 높은 전압 레벨을 갖는 초기 전압(Vini)이 공급되고 있다.

도 3은, 도 2에 나타낸 전류 생성 회로(41)의 동작 타이밍 차트이다. 상술한 1F에 해당하는 기간 t0∼t4에서의 일련의 동작 프로세스는, 최초의 기간 t0∼t1에서의 초기화 프로세스, 이에 계속되는 기간 t1∼t2에서의 오프셋 전압 설정 프로세스, 이에 계속되는 기간 t2∼t3에서의 구동 전압 설정 프로세스 및 최후의 기간 t3∼t4에서의 데이터 출력 프로세스로 크게 구별된다. 또한, 본 실시형태에서는 기간 t1∼t3에서의 데이터 D0∼D5는 그 내용에 관계 없이 L 레벨로 설정된다. 이에 따라, 이 기간 t0∼t3에서는 모든 스위칭 소자(SW)가 일률적으로 오프(OFF)하고, 전류 생성 회로(41)의 출력은 하이 임피던스(impedance) 상태로 설정된다.

우선, 초기화 기간 t0∼t1에서는 제 1 노드(N1)의 전압(V1)이 초기 전압(Vini)으로 설정된다. 이 기간 t0∼t1에서는 제 1 제어 신호(S1)가 L 레벨이므로, 제 1 트랜지스터(T1)가 오프인 채로 있으나, 제 2 제어 신호(S2)가 H 레벨로 상승하고, 제 2 트랜지스터(T2)가 온 한다. 이에 따라, 제 2 트랜지스터(T2)의 다른 쪽 단자에 공급된 초기 전압(Vini)에 의해, 노드(N1)에 접속된 커패시터(C1, C2)등이 충전되어, 전압(V1)이 구동 소자(DR)의 Vth보다도 높은 초기 전압(Vini)으로 설정된다. 또한, 후술하는 오프셋 전압 설정 기간 t1∼t2의 동작을 고려하면, 초기 전압(Vini)은 오프셋 전압(Vss+Vth)으로 설정되어 있는 것이 바람직하다. 이 초기화 프로세스는 이론 상은 없어도 좋지만, 이것을 마련한 경우에는 다음 오프셋 전압 설정 프로세스에서 구동 소자(DR)를 확실하게 온 시키는 것이 가능하게 된다.

다음으로, 오프셋 전압 설정 기간 t1∼t2에서는 제 1 노드(N1)의 전압(V1)이 구동 소자(DR)의 Vth에 따른 오프셋 전압(Vss+Vth)으로 설정된다. 우선, 제 2 제어 신호(S2)가 L 레벨로 하강하고, 제 2 트랜지스터(T2)가 오프한다. 그리고, 제 2 제어 신호(S2)의 하강과 「동기」하여, 제 1 제어 신호(S1)가 H 레벨로 상승하여 제 1 트랜지스터(T1)가 온 한다. 본 명세서에서는 「동기」라는 용어를 동일 타이밍인 경우 뿐만 아니라, 설계 상의 마진 등의 이유에서 시간적인 오프셋을 허용하는 의미로 사용하고 있다. 이에 따라, 제 1 노드(N1)와 초기 전압(Vini)의 공급 단(端)이 전기적으로 분리되는 동시에, 구동 소자(DR)는 제 1 트랜지스터(T1)를 통하여 자신의 게이트와 자신의 드레인이 전기적으로 접속된 다이오드 - 접속으로 된다. 구동 소자(DR)가 온 하는 것을 조건으로서, 커패시터(C1, C2)에 축적된 전하의 일부는 3개의 회로 요소 T1, SW, DR(SW, DR은 비트 D0의 회로계)에 의해 형성되는 경로로, 기준 전압(Vss) 측으로 방출된다. 그 결과, 노드(N1)의 전압(V1)은 먼저 설정된 초기 전압(Vini)으로부터 전하의 방출이 정지하는 전압 즉, 오프셋 전압(Vss+Vth)으로 강제적으로 설정된다. 이 오프셋 전압(Vss+Vth)은 비트 D0의 회로계에서의 구동 소자(DR)의 임계 전압(Vth)에 의거하여 일의적으로 특정된다.

계속되는 구동 전압 설정 기간 t2∼t3에서는, 제 1 노드(N1)의 전압(V1)이 오프셋 전압(Vss +Vth)을 기준으로 한 구동 전압(Vss＋Vth＋ΔV')으로 설정된다. 구체적으로는, 제 1 제어 신호(S1)가 L 레벨로 하강하고, 제 1 트랜지스터(T1)가 오프하는 동시에, 이 하강과 동기하여 리퍼런스 전압(Vref)이 기준 전압(Vss)을 기준으로 ΔV만큼 변동(상승)한다. 여기에서, 리퍼런스 전압(Vref)의 공급단 및 노드(N1)는 제 1 커패시터(C1)를 통하여 용량 결합하고 있다. 따라서, 노드(N1)의 전압(V1)은 수식 1에 나타낸 바와 같이 오프셋 전압(Vss+Vth)을 기준으로 변동하며, 이 변동량은 리퍼런스 전압(Vref)의 전압 변화량 ΔV에 따라, α·ΔV가 된다. 계수α는 제 1 커패시터(C1)의 용량 Ca와 제 2 커패시터(C2)의 용량 Cb의 용량비에 의해 일의적으로 특정되는 계수이다(α = Ca/(Ca＋Cb)). 커패시터(C1, C2)에는 구동 전압(Vss＋Vth＋ΔV')에 해당하는 전하가 유지된다.

(수식1)

V1 = Vss＋Vth＋ΔV’

= Vss＋Vth＋α·ΔV

끝으로, 데이터 출력 기간 t3∼t4에서는 구동 전압(Vss＋Vth＋ΔV')이 구동 소자(DR)의 게이트에 인가되어 있는 상태에서, 본래의 데이터(D0∼D5)가 출력되어 데이터 전류(Idata)가 생성된다. 구체적으로는, L 레벨로 설정된 데이터(D0∼D5)는 타이밍 t3에서, 그 내용에 따라 H 레벨 또는 L 레벨 중 어느 하나로 전환된다. 이에 따라, 각각의 스위칭 소자(SW)의 도통 상태는 대응하는 비트의 내용에 따라, 온 또는 오프 중 어느 하나로 설정된다. 그리고, 온(ON)된 스위칭 소자(SW)에 대응하는 구동 소자(DR)에 관해서, 그 채널에 자신의 이득 계수(β)에 따른 채널 전류가 흐른다. 데이터선(X)에 공급되는 데이터 전류(Idata)는 각각의 구동 소자(DR)를 흐르는 채널 전류(I0∼I5)가 합류한 것이며, 그 전류 레벨은 이들의 합계값에 해당한다.

여기에서, 구동 소자(DR)가 포화(飽和) 영역에서 동작하는 것을 전제로서, 구동 소자(DR)를 흐르는 채널 전류 Ids(= I0)는 수식 2에 의거하여 산출된다. 동 수식에서, Vgs는 구동 소자(DR)의 게이트-소스 사이의 전압이다. 또한, 이득 계수(β)는 구동 소자(DR)의 캐리어의 이동도 μ, 게이트 용량 A, 채널의 폭 W 및 채널 길이 L로부터 일의적으로 특정되는 계수이다(β = μAW/L).

(수식2)

Ids = β/2(Vgs-Vth)²

구동 소자(DR)의 게이트 전압 Vg로서 수식 1에서 산출된 V1을 대입하면, 수식 2는 수식 3과 같이 변형할 수 있다.

(수식3)

Ids = β/2(Vg-Vs-Vth)²

= β/2{(Vss＋Vth＋α·ΔV)－Vss－Vth}²

= β/2(α·ΔV)²

수식 3에서 유의해야 할 점은, 구동 소자(DR)의 채널 전류 Ids는 Vth의 상쇄에 의해 Vth에 의존하지 않고, 전압 변화량 ΔV에만 비례하는 점이다(Ids ∝ΔV²). 따라서, Vth를 기준으로 구동 전압(Vss＋Vth＋ΔV')을 설정하면, 제조 편차나 경시 변화 등에 의해, 구동 소자(DR)의 Vth가 변동된다고 해도 그 영향을 받지 않고 채널 전류 Ids를 생성할 수 있다.

이와 같이, 본 발명에 의하면 구동 소자(DR)의 게이트에 공통 접속된 제 1 노드(N1)의 전압(V1)을 오프셋 전압(Vss＋Vth)으로 미리 설정하고, 이것을 기준으로 설정된 구동 전압(Vss＋Vth＋ΔV')이 구동 소자(DR)의 게이트에 공급된다. 이에 따라, 구동 소자(DR)의 구동에 의해 데이터 전류(Idata)를 생성할 경우, 데이터 전류(Idata)의 Vth 의존성이 저감하기 때문에, 데이터 전류(Idata)의 편차를 억제할 수 있다. 그 결과, 동일한 계조를 표시할 경우에, 데이터선 단위로 설치된 각 전류 생성 회로(41)로부터 출력되는 데이터 전류(Idata)를 균일화할 수 있으므로, 표시 품질의 향상을 꾀하는 것이 가능하게 된다. 또한, 본 실시형태에서는 전류 생성 회로(41)에 포함되는 모든 구동 소자(DR)를 근방에 배치하는 등, Vth의 편차가 거의 없는 것을 전재로 하고 있다.

또한, 본 실시형태에서는 제 1 트랜지스터(T1)의 다른 쪽 단자의 접속처를 최하위 비트 D0의 회로계에서의 구동 소자(DR)의 한쪽 단자로 한 예를 들어 설명했지만, 이 접속처는 비트 D0의 회로계일 필요성은 없으며, 그 보다도 상위 비트 D1∼D5의 회로계 중 어느 하나여도 좋다.

(제 2 실시형태)

도 4는 본 실시형태에 따른 전류 생성 회로(41)의 회로도이다. 본 실시형태에 따른 전류 생성 회로(41)가 도 2에 나타낸 구성과 상위한 점은, 제 1 트랜지스터(T1)의 다른 쪽 단자가 접속된 제 2 노드(N2)에 6개의 스위칭 소자(SW)의 한쪽 단자가 공통 접속되어 있는 점이다. 다시 말하면, 제 1 트랜지스터(T1)의 다른 쪽 단자는 비트 D0∼D5의 회로계에서의 모든 구동 소자(DR)의 한쪽 단자에 스위칭 소자(SW)를 통하여 공통 접속되어 있는 점이 특징이다. 또한, 그 이외에 대해서는 도 2의 구성과 같으므로, 여기서는 동일한 부호를 첨부하여 설명을 생략한다.

도 5는 도 4에 나타낸 전류 생성 회로(41)의 동작 타이밍 차트이다. 도 4의 구성에서, 6개의 구동 소자(DR)의 다이오드 접속은 제 1 트랜지스터(T1) 뿐만아니라, 6개의 스위칭 소자(SW)도 온 시킴으로써 동시에 형성된다. 그 때문에, 다이오드 접속을 형성해야 할 오프셋 전압 설정 기간 t1∼t2에서는 제 1 제어 신호(S1)가 H 레벨로 설정되는 이외에, 데이터 D0∼D5도 강제적으로 H 레벨로 설정된다. 이 경우, 제 1 노드(N1)에 출현하는 오프셋 전압(Vss＋Vth)은 6개의 구동 소자(DR) 중에서 가장 낮은 Vth에 의존하여 설정된다. 전류 생성 회로(41)에 포함되는 모든 구동 소자(DR)에 관해서, 이들의 Vth의 편차가 작은 것을 전재로 하면, 이와 같은 회로 구성이어도 구동 소자(DR)의 Vth 보상을 행하는 것이 가능하다. 또한, 그 이외의 점에 대해서는 도 3의 동작과 같으므로, 여기서의 설명은 생략한다.

본 실시형태에 의하면, 제 1 실시형태와 동일한 효과를 갖는 것 외에 오프셋 전압(Vss＋Vth)의 설정 프로세스에서의 전하의 방출을 구동 소자(DR)의 전부를 사용하여 행하기 때문에, 이 프로세스를 단시간에 행하는 것이 가능하게 된다.

또한, 상술한 각 실시형태에서는 화소(2)에 포함되는 전기 광학 소자로서, 유기 EL 소자를 사용한 전기 광학 장치에 관하여 설명하였다. 그러나, 본 발명은 이에 한정된 것은 아니며, FED(field emission display)나 LED 디스플레이, 유기 EL이나 LED를 광원으로 사용한 광통신 장치, 유기 EL이나 LED를 광원으로 사용한 광 프린터 헤드 등의 각종 전기 광학 장치에 대해서도 넓게 적용 가능하다.

또한, 상술한 각 실시형태에 따른 전기 광학 장치는 예를 들면, 모바일 컴퓨터, 휴대 전화, 뷰어(viewer), 휴대 게임기, 전자 서적, 비디오 카메라, 디지털 스틸 카메라, 카 네비게이션, 카 스테레오, 공작 기기나 운송 차량 등의 운전 조작 패널, 퍼스널 컴퓨터, 프린터, 스캐너, POS, 텔레비젼 수상기, 비디오 플레이어 표시 기능이 부착된 팩스 장치, 전자 안내판의 표시부 등을 포함하는 여러가지 전자 기기에 실장 가능하다. 이들의 전자 기기에 상술한 전기 광학 장치를 실장하면, 전자 기기의 상품 가치를 한층 높일 수 있으며, 시장에서의 전자 기기의 상품 소구(訴求)력의 향상을 꾀할 수 있다.

본 발명에 따르면, 구동 소자의 게이트에 공통 접속된 노드의 전압이 오프셋 전압으로 미리 설정된다. 그리고, 이 오프셋 전압을 기준으로 설정된 구동 전압이 구동 소자의 게이트에 공급되어 구동 소자가 구동한다. 이에 따라 구동 소자에 의해 데이터 전류를 생성할 경우, 데이터 전류의 Vth 의존성이 저감하기 때문에 데이터 전류의 편차를 억제하는 것이 가능하게 된다.

도 1은 전기 광학 장치의 블록 구성도.

도 2는 제 1 실시형태에 따른 전류 생성 회로의 회로도.

도 3은 제 1 실시형태에 따른 전류 생성 회로의 동작 타이밍 차트.

도 4는 제 2 실시형태에 따른 전류 생성 회로의 회로도.

도 5는 제 2 실시형태에 따른 전류 생성 회로의 동작 타이밍 차트.

*도면의 주요 부분에 대한 부호의 설명*

1 : 표시부

2 : 화소

3 : 주사선(走査線) 구동 회로

4 : 데이터선 구동 회로

5 : 제어 회로

41 : 전류 생성 회로

41a : 전류 출력부

4lb : 게이트 전압 생성부

SW : 스위칭 소자

DR : 구동 소자

C1, C2 : 커패시터(capacitor)

T1, T2 : 트랜지스터(transistor)

Claims

전류 생성 회로에 있어서,

입력 데이터의 비트(bit)의 웨이트에 따른 이득(利得) 계수를 갖는 구동 소자와, 상기 비트의 내용에 따라 도통(導通) 제어되는 스위칭 소자가 직렬 접속된 회로계(系)를 상기 입력 데이터의 비트 수만큼 갖고, 상기 구동 소자의 각각의 게이트가 소정의 노드에 공통 접속되어 있음과 동시에, 상기 노드의 전압이 구동 전압으로 설정되어 있는 상태에서, 상기 구동 소자의 각각의 채널을 흐르는 전류를 합류시킨 데이터 전류를 출력하는 전류 출력부와,

상기 구동 소자의 적어도 1개를 다이오드 - 접속함으로써, 상기 노드의 전압을 상기 구동 소자의 임계 전압에 따른 오프셋(offset) 전압으로 설정함과 동시에, 상기 노드와 용량 결합한 단자(端子)에 공급되는 전압을 변화시킴으로써, 상기 노드의 전압을 상기 오프셋 전압을 기준으로 한 상기 구동 전압으로 설정하는 게이트 전압 생성부를 갖는 것을 특징으로 하는 전류 생성 회로.
제 1 항에 있어서,

상기 게이트 전압 생성부는 상기 노드와 상기 구동 소자의 한쪽 단자의 사이에 설치되고, 상기 구동 소자를 다이오드 - 접속하기 위해서 도통 제어되는 제 1 트랜지스터를 더 갖는 것을 특징으로 하는 전류 생성 회로.
제 2 항에 있어서,

상기 제 1 트랜지스터의 한쪽 단자는 상기 노드에 접속되어 있음과 동시에, 상기 제 1 트랜지스터의 다른 쪽 단자는 어느 하나의 상기 회로계에서의, 상기 구동 소자의 한쪽의 단자와 상기 스위칭 소자의 접속단(端)에 접속되어 있는 것을 특징으로 하는 전류 생성 회로.
제 2 항에 있어서,

상기 제 1 트랜지스터의 한쪽 단자는 상기 노드에 접속되어 있음과 동시에, 상기 제 1 트랜지스터의 다른 쪽 단자는 복수의 상기 회로계에서의, 상기 구동 소자의 한쪽 단자에 상기 구동 소자의 각각에 대응하여 설치된 상기 스위칭 소자를 통하여 공통 접속되어 있는 것을 특징으로 하는 전류 생성 회로.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서,

상기 게이트 전압 생성부는 상기 노드와 상기 임계 전압보다도 높은 전압 레벨을 갖는 초기 전압이 공급되는 단자 사이에 설치되어 있음과 동시에, 상기 노드의 전압을 상기 오프셋 전압으로 설정하는 기간 전에 온(on)하는 제 2 트랜지스터를 더 갖는 것을 특징으로 하는 전류 생성 회로.
제 1 항에 있어서,

상기 게이트 전압 생성부는 상기 노드의 전압을 유지하기 위해서, 상기 노드에 접속된 커패시터를 갖는 것을 특징으로 하는 전류 생성 회로.
전기 광학 장치에 있어서,

복수의 주사선과,

복수의 데이터선과,

상기 주사선과 상기 데이터선의 교차에 대응하여 설치된 복수의 화소로 구성되어 있고, 상기 복수의 화소 각각은 데이터 전류에 따른 데이터가 기입되는 커패시터와, 상기 커패시터에 유지된 데이터에 따른 구동 전류를 설정하는 트랜지스터와, 상기 구동 전류에 따른 휘도(輝度)로 설정되는 전기 광학 소자를 포함하는 표시부와,

상기 주사선에 주사 신호를 출력함으로써, 데이터의 기입 대상이 되는 화소에 대응하는 상기 주사선을 선택하는 주사선 구동 회로와,

상기 주사선 구동 회로와 협동하여, 상기 기입 대상이 되는 화소에 대응하는 상기 데이터선에 상기 데이터 전류를 출력하는 데이터선 구동 회로를 갖고,

상기 데이터선 구동 회로에는 제 1 항에 기재한 상기 전류 생성 회로가 상기 데이터선 단위로 설치되어 있는 것을 특징으로 하는 전기 광학 장치.
제 7 항에 기재된 전기 광학 장치를 실장한 것을 특징으로 하는 전자 기기.
전류 생성 회로의 구동 방법에 있어서,

입력 데이터의 비트의 웨이트에 따른 이득 계수를 갖는 복수의 구동 소자 중 적어도 1개를 다이오드 - 접속함으로써, 상기 구동 소자의 게이트에 접속된 노드의 전압을 상기 구동 소자의 임계 전압에 따른 오프셋 전압으로 설정하는 제 1 단계와,

상기 노드와 용량 결합한 단자에 공급되는 전압을 변화시킴으로써, 상기 노드의 전압을 상기 오프셋 전압을 기준으로 한 구동 전압으로 설정하는 제 2 단계와,

상기 노드의 전압이 상기 구동 전압으로 설정되어 있는 상태에서, 상기 구동 소자의 각각의 채널을 흐르는 전류를 합류시킨 데이터 전류를 출력하는 제 3 단계를 갖는 것을 특징으로 하는 전류 생성 회로의 구동 방법.
제 9 항에 있어서,

상기 제 1 단계는 상기 노드와 상기 구동 소자의 한쪽 단자 사이에 설치된 트랜지스터를 온(on)시키는 단계를 포함하는 것을 특징으로 하는 전류 생성 회로의 구동 방법.
제 9 항 또는 제 10 항에 있어서,

상기 노드의 전압을 상기 오프셋 전압으로 설정하는 기간 전에, 상기 노드의 전압을 상기 구동 소자의 임계 전압보다도 높은 전압 레벨을 갖는 초기 전압으로 설정하는 제 4 단계를 더 갖는 것을 특징으로 하는 전류 생성 회로의 구동 방법.