KR20050045505A - 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법 - Google Patents
라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법 Download PDFInfo
- Publication number
- KR20050045505A KR20050045505A KR1020030079590A KR20030079590A KR20050045505A KR 20050045505 A KR20050045505 A KR 20050045505A KR 1020030079590 A KR1020030079590 A KR 1020030079590A KR 20030079590 A KR20030079590 A KR 20030079590A KR 20050045505 A KR20050045505 A KR 20050045505A
- Authority
- KR
- South Korea
- Prior art keywords
- trench
- oxidation process
- radical
- radical oxidation
- pad
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 123
- 239000004065 semiconductor Substances 0.000 title claims abstract description 68
- 238000007254 oxidation reaction Methods 0.000 title claims abstract description 59
- 238000002955 isolation Methods 0.000 title claims abstract description 55
- 230000003647 oxidation Effects 0.000 title claims abstract description 53
- 150000004767 nitrides Chemical class 0.000 claims abstract description 49
- 238000005530 etching Methods 0.000 claims abstract description 35
- 239000000758 substrate Substances 0.000 claims abstract description 33
- 239000011810 insulating material Substances 0.000 claims abstract description 13
- 125000006850 spacer group Chemical group 0.000 claims description 12
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 claims description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910001882 dioxygen Inorganic materials 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 239000007789 gas Substances 0.000 claims description 9
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 8
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 claims description 4
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 claims description 4
- 229910000041 hydrogen chloride Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 239000002131 composite material Substances 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims 4
- 238000000059 patterning Methods 0.000 claims 2
- 230000003213 activating effect Effects 0.000 abstract description 3
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000001312 dry etching Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 5
- 238000009826 distribution Methods 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 241000293849 Cordylanthus Species 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 241000196324 Embryophyta Species 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Element Separation (AREA)
Abstract
라디칼 산화 공정을 이용하는 반도체 소자의 소자 분리 영역 형성 방법에 대하여 개시한다. 본 발명의 일 실시예에 의하면, 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하고, 사진 및 식각 공정을 사용하여 반도체 기판의 소자 분리 영역을 노출시키는 패드 질화막 패턴 및 패드 산화막 패턴을 형성한다. 그리고, 패드 산화막 패턴 및 패드 질화막 패턴의 노출부에 대하여 라디칼 산화 공정을 실시하는데, 본 단계에서는 소스 가스를 라디칼 상태로 활성화시켜서 산화 공정을 실시하기 때문에, 활성 영역의 에지 및 패드 질화막 패턴의 측벽에도 산화막이 두껍게 형성된다. 그리고, 소자 분리 영역에 트렌치가 형성되도록 반도체 기판을 식각하고, 이 트렌치에 STI용 절연 물질을 매립하면, 소자 분리막이 완성된다.
Description
본 발명은 반도체 소자의 제조방법에 관한 것으로, 보다 구체적으로는 반도체 소자의 트렌치 소자 분리(Shallow Trench Isolation, STI)를 형성하는 방법에 관한 것이다.
반도체 소자의 집적도가 증가하고 피쳐 사이즈(feature size)가 작아짐에 따라서, 소자 분리 영역도 축소되고 있다. 소자 분리 기술은 반도체 소자의 제조 공정에 있어서 초기 단계에 해당하는 공정으로서, 활성 영역의 크기 및 후속 공정에서의 공정 마진을 좌우하게 되는 중요한 기술이다. 고집적화된 반도체 소자를 제조하기 위한 최근의 반도체 제조 공정에서는, 소자 분리 방법으로서 트렌치 소자 분리 방법이 일반적으로 이용되고 있다.
트렌치 소자 분리 방법은 실리콘 기판에 형성된 트렌치에 고밀도 플라즈마 산화물(HDP silicon oxide) 등과 같은 절연 물질을 매립하여 소자 분리막 즉, STI를 형성하는 방법이다. 트렌치 소자 분리 방법를 사용함으로써, 소자 분리 영역이 차지하는 면적을 줄일 수 있을 뿐만이 아니라, 현재에는 제조 공정 및 STI의 물질 및 구조를 개선하여, 실리콘 기판에 가해지는 스트레스를 크게 줄일 수 있게 되었다.
STI 구조를 갖는 반도체 소자는 활성 영역의 에지 프로파일(edge profile)이 트랜지스터의 전기적 특성 및 신뢰도에 많은 영향을 미치는 것으로 알려져 있다. 예를 들어, 활성 영역의 에지 부분이 공정의 진행 중에 손상이 발생하여 에지 부분의 프로파일이 도 1a에 도시되어 있는 것과 같이 날카롭게 되면, 정션 누설 전류가 많이 생길 수 있으며 반도체 소자의 신뢰성을 떨어뜨릴 수가 있다. 반면, 에지 부분의 형상이 라운딩(rounding) 형상인 경우에는 누설 전류 특성이 양호하며 반도체 소자의 신뢰성이 우수하다.
한편, 활성 영역의 에지 프로파일은 메모리 셀의 쓰레쉬홀드 전압(threshold voltage)의 산포에도 큰 영향을 미친다. 즉, 활성 영역의 에지 부분이 날카로운 형상이거나 손상이 생기게 되면, 쓰레쉬홀드 전압의 산포 그래프의 폭을 증가시킬 뿐만이 아니라 산포 그래프에 테일(tail)을 유발시킬 수가 있다. 이와 같이, 산포 그래프의 폭이 증가하거나 테일이 발생하면, 플래쉬 메모리 특히 집적도가 높은 낸드형 플래쉬 메모리 소자의 경우에 신뢰도가 저하되는 문제점이 발생한다. 특히, 하나의 메모리 셀에 2비트의 정보를 저장할 수 있는 플래쉬 메모리 소자의 경우에는, 쓰레쉬홀드 전압의 산포도 값을 감소시키고 산포 그래프의 테일을 방지하는 것이 더욱 중요하다고 할 수 있다.
활성 영역의 에지 부분에 발생하는 손상으로 인한 문제점을 해결하고 라운딩 형상으로 만들기 위하여 여러 가지 방법이 제시되었다. 예를 들어, 한국등록특허 제10-0305143호에는 패드 산화막과 질화막 사이에 도프트 폴리실리콘막을 추가함으로써, 에지 부분의 손상을 방지하기 위한 발명이 개시되어 있다. 그리고, 한국등록특허 제10-0275730호에는 패드 산화막과 질화막 사이에 형성된 폴리실리콘막에 언더컷(undercut)을 형성함으로써, 활성 영역의 에지 부분을 보호하고 프로파일을 라운딩 형상으로 만들기 위한 발명이 개시되어 있다. 하지만, 상기한 발명들은 폴리실리콘막을 형성하는 공정을 부가적으로 포함하므로, 생산비용 및 생산 기간을 증가시키는 단점이 있다. 또한, 언더컷을 형성하기 위하여 등방성 습식 식각 공정을 사용하기 때문에, 전, 후의 공정과 인-시츄(in-situ)로 공정을 진행하기가 어려운 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 활성 영역의 에지 부분에 손상이 발생하는 것을 방지하여 라운딩 프로파일을 가지도록 함으로써 전기적 특성이 우수하고, 게이트 산화막의 신뢰성이 높은 반도체 소자의 트렌치 소자 분리 방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 메모리 소자를 구성하는 메모리 셀의 쓰레쉬홀드 전압의 산포 특성이 우수한 반도체 소자의 트렌치 소자 분리 방법을 제공하는데 있다.
상기한 기술적 과제들을 달성하기 위한 본 발명에 따른 반도체 소자의 트렌치 소자 분리 방법은 먼저, 반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성한다. 그리고, 임의적이지만 반도체 소자의 종류 및 디자인 룰에 따라서, 식각 마스크로 사용하기 위한 하드 마스크막을 패드 질화막 상에 형성하는 공정을 더 포함할 수도 있다. 이 경우에, 하드 마스크막은 예를 들어, 실리콘산화질화막 또는 중온산화막(MTO)의 단일막이거나 중온 산화막과 실리콘산화질화막의 복합막일 수도 있다.
다음으로, 사진 및 식각 공정을 이용하여 상기 패드 질화막 및 상기 패드 산화막을 패터닝함으로써 반도체 기판의 소자 분리 영역을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성한다. 본 단계에서는 패드 산화막 패턴 및 패드 질화막 패턴이 형성되는 것을 보장하기 위하여 약간 과식각을 실시한다. 그 결과, 반도체 기판의 소자 분리 영역은 일반적으로 활성 영역에 비하여 조금 리세스된다.
다음으로, 상기 패드 산화막 패턴 및 상기 패드 질화막 패턴의 노출부에 대하여 라디칼 산화 공정을 실시한다. 실시예에 따라서는, 라디칼 산화 공정을 실시하기 이전에 상기 패드 질화막 패턴의 하부에 언더컷이 형성되도록 패드 산화막 패턴의 측벽을 식각하는 공정을 추가적으로 실시할 수도 있다.
본 발명에 의한 라디칼 산화 공정은 통상적인 열 산화 공정과는 달리 소스 가스를 라디칼 상태로 활성화시켜서 실리콘과의 산화 반응을 일으키는 방법이다. 라디칼 산화 공정에 의하면 산화 반응이 활발하게 일어날 뿐만이 아니라, 산화 반응이 일어나는 곳의 프로파일에 관계없이 전체적으로 균일한 산화 반응이 일어나게 할 수 있다. 따라서, 라디칼 산화 공정을 실시하면 짧은 시간 내에 활성 영역의 에지 부분에도 충분한 두께의 라디칼 산화막을 형성할 수 있으며, 에지 부분에서의 충분한 산화로 인한 버즈 비크(bird's beak) 현상으로 인하여 에지 부분의 프로파일은 둥근 모양이 되도록 할 수 있다. 그리고, 라디칼 산화 공정에 의하면, 패드 질화막 패턴의 노출된 측벽에도 충분한 두께의 라디칼 산화막을 형성하는 것이 가능하다. 라디칼 산화막은 예를 들어, 약 50Å 내지 약 200Å의 두께로 형성할 수 있다.
라디칼 산화 공정에서는 소스 가스로서 산소 가스만을 사용하거나, 산소 가스와 수소 가스를 동시에 사용하거나 또는 산소 가스, 수소 가스 만이 아니라 염화 수소 가스를 함께 사용할 수도 있다. 수소 가스가 공급되는 경우에는 반응 부산물로서 수증기가 발생된다. 라디칼 산화 공정에서는 소스 가스가 라디칼 상태가 될 수 있도록 통상적인 열산화 공정에 비하여 저압 조건에서 실시한다. 예컨대, 라디칼 산화 공정이 일어나는 챔버 내부의 기압은 50토르(Torr) 이하가 되도록 설정하며, 수 미리토르(mTorr) 정도의 압력으로 설정할 수도 있다. 그리고, 산화 공정은 약 600℃ 내지 약 1100℃ 온도에서 실시할 수가 있다.
다음으로, 상기 패드 질화막 패턴(또는 그 상부의 하드 마스크막 패턴)을 식각 마스크로 사용하여 상기 반도체 기판을 식각함으로써, 상기 반도체 기판의 소자 분리 영역에 트렌치를 형성한다. 상기 트렌치를 형성 공정에서는, 반도체 기판을 식각하기 이전에 소자 분리 영역 상부에 형성되어 있는 라디칼 산화막을 제거할 필요가 있는데, 이 경우에 에치백 등의 건식 식각 공정이나 습식 식각 공정을 사용하여 라디칼 산화막을 식각한다. 본 발명에 의하면, 라디칼 산화 공정에 의하여 활성 영역의 에지 부분에도 라디칼 산화막이 두껍게 형성되기 때문에 전술한 라디칼 산화막의 식각 공정의 결과 활성 영역의 에지 부분에 라디칼 산화막이 잔류하도록 식각공정을 진행하는 것이 가능하다. 왜냐하면, 상기 라디칼 산화막의 식각 시에 패드 질화막 패턴 및 패드 산화막 패턴의 측벽에는 잔류하는 라디칼 산화막으로 형성된 스페이서가 형성되도록 공정을 제어할 수 있기 때문이다. 이와 같이, 라디칼 산화막으로 측벽 스페이서를 형성하게 되면 트렌치를 형성하기 위한 실리콘 기판의 식각 공정이 진행되는 동안에, 활성 영역의 에지 부분에는 손상이 생기는 것을 효과적으로 방지할 수가 있다.
다음으로, 상기 트렌치에 절연 물질을 매립하여 STI를 형성한다. STI 형성 공정은 이 분야의 통상적인 기술을 사용한다. 예를 들어, STI 형성 공정은 트렌치 표면에 라이너 절연막을 형성하고, 계속해서 상기 결과물 전면에 STI용 절연 물질을 두껍게 증착한다. 그리고, 패드 질화막 패턴이 노출될 때까지 CMP 등의 방법으로 STI용 절연 물질 식각하고, 잔류하는 패드 절연막 패턴을 제거하면 STI가 완성된다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다. 따라서, 본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것은 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명 사상은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일한 참조 부호는 동일 구성 요소를 지칭한다.
도 2a 내지 도 2f에는 본 발명의 바람직한 실시예에 따른 반도체 소자의 트렌치 소자 분리 방법을 공정 순서에 따라 개략적으로 도시한 단면도가 도시되어 있다.
도 2a를 참조하면, 반도체 기판(10) 예컨대 실리콘 기판 상에 패드 산화막(20), 패드 질화막(30) 및 하드 마스크막(40, 50)을 순차적으로 형성한다. 패드 산화막(20)은 반도체 기판(10)과 패드 질화막(30) 사이의 응력을 감소시키기 위해 형성하는 것으로, 약 100Å 정도의 두께로 형성할 수 있다. 패드 질화막(30)은 후속 CMP 공정의 식각 정지층(etch stopper) 역할을 할 뿐만이 아니라, STI 영역 형성을 위한 반도체 기판(10)의 식각 공정에서 식각 마스크로서의 역할도 한다. 패드 질화막(30)은 약 600Å 내지 약 850Å의 두께로 형성할 수 있다. 그리고, 하드 마스크막(40, 50)도 STI 영역 형성을 위한 반도체 기판(10)의 식각 공정에서 식각 마스크로서의 역할을 한다. 따라서, 트렌치 식각 공정에서 식각 마스크로서 패드 질화막(30)만을 사용할 경우에는 상기 하드 마스크막(40, 50)을 형성하는 공정은 생략이 가능하다. 하드 마스크막(40, 50)은 도시된 것과 같이, 약 400Å 정도 두께의 중온 실리콘 산화막(40)과 역시 약 400Å 정도 두께의 실리콘산화질화막(50)의 복합막이거나 이들 각각의 단일막으로 형성할 수 있다. 상기 패드 질화막(30) 및 하드 마스크막(40, 50)을 증착하는데는 통상적인 방법, 예컨대 화학기상증착(CVD), 저압화학기상증착(LPCVD) 또는 플라즈마 강화 화학기상증착(PECVD) 등의 방법을 사용할 수 있다.
도 2b를 참조하면, 하드 마스크막(40, 50), 패드 질화막(30) 및 패드 산화막(20)을 패터닝하여 하드 마스크막 패턴(40a, 50a), 패드 질화막 패턴(30a) 및 패드 산화막 패턴(20a)을 형성한다. 상기 공정에서는 통상적인 사진 및 식각 공정을 사용한다. 예를 들어, 실리콘산화질화막(50) 상에 활성 영역을 정의하는 포토레지스트 패턴(미도시)을 형성한 다음, 이를 마스크로 사용하여 이방성 건식 식각 공정을 실시함으로써 하드 마스크막 패턴(40a, 50a)을 형성할 수 있다. 그리고, 포토레지스트 패턴을 제거한 다음, 상기 하드 마스크막 패턴(40a, 50a)을 식각 마스크로 사용하여 이방성 건식 식각 공정을 실시함으로써 패드 질화막 패턴(30a) 및 패드 산화막 패턴(20a)을 형성한다. 본 단계의 식각 공정에서는 통상적으로 패드 질화막 패턴(30a)과 패드 산화막 패턴(20a)이 형성되는 것을 보장하기 위하여 약간 과식각(overetch)을 한다. 과식각의 결과, 도 2b에 도시된 바와 같이, 소자 분리 영역의 반도체 기판(10a)에는 리세스(r)가 생긴다.
도 2c를 참조하면, 상기한 결과물에 대하여 라디칼 산화 공정을 실시한다. 라디칼 산화 공정은 매엽식 설비만이 아니라 배치 타입의 설비에서도 실시하는 것이 가능하다. 상기 라디칼 산화 공정에서는 소스 가스로서, 산소 가스 및/또는 수소 가스 및/또는 염화 수소 가스를 사용할 수 있다. 그리고, 상기 라디칼 산화 공정은 상기 소스 가스를 라디칼 상태로 활성화시키기 위하여 저압 조건에서 사용하는데, 예컨대 수 미리토르(mTorr)에서 약 50토르(Torr)이하의 압력 조건 및 약 600℃ 내지 약 1100℃ 정도의 온도 조건에서 실시한다. 전술한 바와 같이 라디칼 산화 공정은 피산화 물질막의 종류 및 프로파일에 상관없이 산화 반응을 촉진시킬 수 있기 때문에, 특히 리세스(r)로 인하여 프로파일이 날카로운 에지 부분에도 다른 부분과 비슷한 두께의 산화막을 형성하는 것이 가능하다.
상기 단계에서 일반적인 건식 열산화 공정 또는 습식 열산화 공정을 실시하면 피산화 물질막의 종류에 따라서 산화 반응의 정도가 다를 뿐만이 아니라 프로파일이 날카로운 에지 부분에서는 다른 부분에 비하여 산화막이 얇게 형성되는 단점이 있다. 그러나, 본 실시예에 의하면, 날카로운 에지 부분이 있더라도 전체적으로 균일한 두께를 갖는 산화막을 형성하는 것이 가능하다.
라디칼 산화 공정의 결과 반도체 기판(10a), 패드 산화막 패턴(20a), 패드 질화막 패턴(30a), 하드 마스크막 패턴(40a, 50a)의 노출면에는 라디칼 산화막(60)이 소정의 두께로 형성된다. 라디칼 산화막(60)의 두께는 피산화 물질막의 종류 및 그 위치에 따라서 약간의 차이가 있을 수 있는데, 전반적으로 균일한 두께를 갖는다. 예를 들어, 라디칼 산화막(60)은 약 30Å 내지 약 300Å의 두께, 보다 바람직하게는 약 50Å 내지 약 200Å의 두께일 수 있다. 그리고, 반도체 기판(10b)과 패드 산화막 패턴(20b)이 접하고 있는 부분에는 라디칼 산화막(60)이 형성되는 과정에서 버즈 비크(bird's beak) 현상이 발생한다. 버즈 비크 현상으로 인하여, 도면에 점선 동그라미로 표시한 것과 같이 활성 영역의 에지 프로파일은 라운드 형상으로 만들어진다.
도 3a에는 상기한 공정의 결과를 보여주는 SEM 사진이 도시되어 있다. 도 3a는 라디칼 산화막을 약 150Å의 두께로 형성한 경우로서, 도 3a를 참조하면, 활성 영역의 에지 프로파일이 라운드 형상으로 만들어져 있으며, 활성 영역의 에지 및 패드 질화막의 측벽 상에도 라디칼 산화막이 두껍게 형성되어 있는 것을 알 수 있다.
그리고, 도 4에는 라디칼 산화막의 두께 변화에 따른 에지 부분의 라운딩 곡률 반지름을 도시한 그래프가 도시되어 있다. 도시하지 않았지만, 종래 기술에 따른 일반적인 열 산화 공정을 적용할 경우의 라운딩 곡률 반지름은 약 4nm 정도 였다. 그런데, 본 실시예에 의할 경우에는 라운딩 곡률 반지름이 훨씬 크고, 라디칼 산화막의 두께가 증가할 수록 즉, 라디칼 산화 공정을 더 길게 실시할 수록 곡률 반지름이 증가하는 것을 알 수 있다. 예컨대, 라디칼 산화막의 두께가 약 150Å 정도인 경우에 곡률 반지름은 약 14nm정도가 된다.
다음으로 반도체 기판(10b)을 식각하여 트렌치를 형성하기 위한 공정을 실시한다. 도 2d를 참조하면, 반도체 기판(10b)을 식각하기 이전에 소자 격리 영역 상의 라디칼 산화막(60)을 제거하기 위한 식각 공정을 실시한다. 라디칼 산화막(60) 식각 공정에서는 건식 식각 공정이나 습식 식각 공정을 사용할 수 있는데, 통상적인 스페이서 형성 공정에서와 같이 건식 에치백 등의 방법을 사용하는 것이 바람직하다. 그 결과, 소자 분리 영역의 반도체 기판(10b)을 노출시키며, 활성 영역 상의 물질막 패턴(20b, 30b, 40b, 50b)의 측벽에는 라디칼 산화막 스페이서(60a)가 형성된다.
상기 라디칼 산화막 스페이서(60a)는 후속 공정인 반도체 기판(10b)에 대한 식각 공정에서 활성 영역의 에지 부분을 보호하는 역할을 한다. 그리고, 본 실시예에 의하면, 라디칼 산화막 스페이서(60a)에 의하여 보호되는 만큼, 형성될 트렌치(T)의 폭이 좁아지기 때문에, 활성 영역의 면적이 증가하는 효과도 있다.
도 3b에는 소자 분리 영역 상의 라디칼 산화막을 제거한 후의 상태를 촬영한 SEM 사진이 도시되어 있다. 도 3b를 참조하면, 패드 질화막의 측벽에 라디칼 산화막 스페이서가 형성되어 있는 것을 알 수 있다.
도 2e를 참조하면, 하드 마스크막 패턴(40b, 50b) 및 라디칼 산화막 스페이서(60a)를 식각 마스크로 사용하여 노출된 반도체 기판(10b)을 이방성 건식 식각함으로써, 활성 영역을 한정하는 트렌치(T)를 형성한다. 상기 이방성 건식 식각 공정에서 하드 마스크막 패턴(40b, 50b)의 상부 및 라디칼 산화막 스페이서(60a)도 일부 식각이 될 수 있다. 하지만, 본 실시예에 의하면 활성 영역의 에지 부분은 소정의 두께를 갖는 라디칼 산화막 스페이서(60a)에 의하여 보호되기 때문에, 아무런 손상이 발생하지 않는다. 그 결과, 활성 영역의 에지 부분은 이전 공정에서와 마찬가지로 트렌치(T)를 형성한 이후에도 라운딩 형상을 계속 유지하고 있다.
도 2f를 참조하면, 계속해서 트렌치(T)에 절연 물질을 매립하여 STI(80)를 형성한다. STI(80) 형성 공정은 통상적인 방법이 사용된다. 예를 들면, 먼저 트렌치(T)가 형성된 결과물 전면에 라이너 산화막(70)을 형성하여 트렌치 내벽을 보호한다. 이어서, 트렌치 내부를 절연막으로 매립하도록 상기 결과물 전면에 절연물질을 증착한다. 절연막으로는 USG막, HDP 산화막, PECVD법을 이용하여 형성한 TEOS막, PECVD법을 이용하여 형성한 산화막 및 이들의 조합으로 이루어지는 군에서 선택된 산화막을 사용할 수 있는데, 이 중에서 HDP 산화막이 트렌치의 매립에 적합하다.
도 3c에는 트렌치에 HDP 산화막을 매립한 상태를 촬영한 SEM 사진이 도시되어 있다. 도 3c를 참조하면, 트렌치를 형성한 이후에도, 활성 영역의 에지 부분은 아무런 손상을 입지 않고서 라운드 형상을 유지하고 있는 것을 알 수 있다. 그리고, 계속해서 CMP 또는 에치 백 등의 방법을 사용하여 평탄화 공정을 실시한다. 그 결과, 도시된 바와 같이 트렌치의 내부에 STI(80)가 형성된다.
도 5에는 라디칼 산화막의 두께 변화에 따른 쓰레쉬홀드 전압의 분포를 보여주는 그래프가 도시되어 있다. 그래프에서 라디칼 산화막의 두께가 0Å인 경우는 종래 기술에 따른 트렌치 형성 방법을 사용한 경우이고, 나머지는 각각 본 발명에 따른 트렌치 형성 방법을 사용한 경우의 라디칼 산화막의 두께를 나타낸다. 도 5를 참조하면, 종래 기술에 의한 경우에는 쓰레쉬홀드 전압의 산포가 양호하지 않으며, 쓰레쉬홀드 전압의 폭이 약 3V정도가 되었다. 그러나, 본 발명의 의한 경우에는 쓰레쉬홀드 전압의 폭이 약 2V이하가 되며, 예컨대 라디칼 산화막의 두께가 150Å인 경우에는 쓰레쉬홀드 전압의 폭이 약 1.8V정도로 작아지는 것을 알 수 있다.
본 발명에 의하면, 활성 영역의 에지 부분 프로파일이 곡류 반지름이 큰 라운딩 형상을 갖도록 STI를 형성하는 것이 가능하다. 따라서, 활성 영역의 에지 부분에서의 누설 전류 특성이 양호할 뿐만이 아니라 후속 공정에서 형성되는 게이트 산화막의 신뢰성이 향상된다.
아울러, 에지 부분의 손상을 방지할 수가 있기 때문에 반도체 메모리 소자 전체에 걸쳐서 쓰레쉬홀드 전압의 산포가 양호하며, 산포 그래프에서 쓰레쉬 홀드 전압의 폭도 감소시킬 수가 있다. 따라서, 반도체 메모리 소자의 신뢰성이 향상될 뿐만이 아니라 특히, 하나의 메모리 셀에 2비트의 정보를 저장할 수 있는 낸드형 플래쉬메모리를 제조하는데 효과적이다.
또한, 본 발명에 따른 트렌치 소자 분리 방법을 사용하면, 활성 영역이 차지하는 면적을 증가시킬 수가 있다.
도 1은 종래 기술에 따라 제조된 반도체 소자의 활성 영역의 에지 프로파일을 보여주는 SEM사진이다.
도 2a 내지 도 2f는 본 발명의 일 실시예에 따른 반도체 소자의 트렌치 분리 방법을 공정 순서에 따라 개략적으로 도시한 도면이다.
도 3a 내지 도 3c는 본 발명의 일 실시예에 따른 반도체 소자의 트렌치 분리 방법을 보여주는 SEM 사진이다.
도 4는 라디칼 산화막의 두께에 따른 활성 영역의 에지 프로파일 라운딩의 반지름 변화를 보여주는 그래프이다.
도 5는 라디칼 산화막의 두께에 따른 쓰레쉬홀드 전압의 산포를 보여주는 그래프이다.
Claims (20)
- 트렌치 소자 분리 방법을 이용하여 반도체 소자의 활성 영역 및 소자 분리 영역을 한정하는 방법에 있어서,반도체 기판 상에 패드 산화막 및 패드 질화막을 순차적으로 형성하는 단계;상기 반도체 기판의 상기 소자 분리 영역을 노출시키는 패드 산화막 패턴 및 패드 질화막 패턴을 형성하도록 상기 패드 질화막 및 상기 패드 산화막을 패터닝하는 단계;상기 패드 산화막 패턴 및 상기 패드 질화막 패턴의 노출부에 대하여 라디칼산화 공정을 실시하는 단계;상기 소자 분리 영역에 트렌치가 형성되도록 상기 반도체 기판을 식각하는 트렌치 식각 단계; 및상기 트렌치에 STI용 절연 물질을 매립하여 STI를 형성하는 단계를 포함하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서,상기 라디칼 산화 공정 단계는 50Torr 이하의 저압 조건에서 수행하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서,상기 라디칼 산화 공정은 50Å이상 200Å이하의 두께를 가지는 라디칼 산화막이 형성될 때까지 실시하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제3항에 있어서,상기 라디칼 산화 공정 단계에서 상기 라디칼 산화막은 상기 패드 질화막 패턴의 측벽에도 50Å이상의 두께로 형성되는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서, 상기 패드 질화막 및 상기 패드 산화막의 식각 단계에서 상기 소자 분리 영역이 상기 활성 영역에 비하여 리세스되도록 과식각을 실시하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서, 상기 트렌치 식각 단계 이전에,상기 반도체 기판의 소자 분리 영역을 노출시키며 상기 패드 질화막 패턴 및 패드 산화막 패턴의 측벽에는 라디칼 산화막 스페이서가 형성되도록 상기 라디칼 산화막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서,상기 라디칼 산화 공정 단계의 반응 소스로서 산소 가스, 산소 가스와 수소 가스의 혼합물 또는 산소 가스, 수소 가스 및 염화수소 가스의 혼합물을 사용하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서,상기 라디칼 산화 공정 단계 이전에, 상기 패드 산화막 패턴을 식각하여 상기 패드 질화막의 하부에 언더 컷을 실시하는 단계를 더 포함하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제1항에 있어서, 상기 STI를 형성하는 단계는,상기 트렌치의 내벽을 보호하기 위한 라이너 산화막을 형성하는 단계;상기 결과물 전면에 상기 트렌치의 내부를 매립하도록 상기 STI용 절연 물질을 증착하는 단계;상기 패드 질화막 패턴이 노출될 때까지 상기 STI용 절연 물질을 평탄화하는 단계; 및상기 패드 질화막 패턴을 제거하는 단계를 포함하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 트렌치 소자 분리 방법을 이용하여 반도체 소자의 활성 영역 및 소자 분리 영역을 한정하는 방법에 있어서,반도체 기판 상에 패드 산화막, 식각 정지용 질화막 및 하드 마스크막을 순차적으로 형성하는 단계;상기 반도체 기판의 상기 소자 분리 영역을 노출시키는 패드 산화막 패턴, 식각 정지용 질화막 패턴 및 하드 마스크막 패턴을 형성하도록 상기 하드 마스크막, 상기 패드 질화막 및 상기 패드 산화막을 패터닝하는 단계;상기 패드 산화막 패턴, 상기 패드 질화막 패턴 및 상기 하드 마스크막 패턴의 노출부에 대하여 라디칼 산화 공정을 실시하는 단계;상기 하드 마스크막 패턴을 식각 마스크로 사용하여 상기 소자 분리 영역에 트렌치가 형성되도록 상기 반도체 기판을 식각하는 트렌치 식각 단계; 및상기 트렌치에 STI용 절연 물질을 매립하여 STI를 형성하는 단계를 포함하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서,상기 하드 마스크막은 실리콘산화막 및 실리콘산화질화막의 복합막인 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제11항에 있어서,상기 반도체 소자는 플래쉬 메모리 소자인 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서,상기 라디칼 산화 공정 단계는 50Torr 이하의 저압 조건에서 수행하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서,상기 라디칼 산화 공정은 50Å이상 200Å이하의 두께를 가지는 라디칼 산화막이 형성될 때까지 실시하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제14항에 있어서,상기 라디칼 산화 공정 단계에서 상기 라디칼 산화막은 상기 패드 질화막 패턴,상기 하드마스크막 패턴의 측벽에도 50Å이상의 두께로 형성되는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서, 상기 하드 마스크막, 상기 패드 질화막 및 상기 패드 산화막의 식각 단계에서 상기 소자 분리 영역이 상기 활성 영역에 비하여 리세스되도록 과식각을 실시하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서, 상기 트렌치 식각 단계 이전에,상기 반도체 기판의 소자 분리 영역을 노출시키며 상기 하드마스크막 패턴, 상기 패드 질화막 패턴 및 패드 산화막 패턴의 측벽에는 라디칼 산화막 스페이서가 형성되도록 상기 라디칼 산화막을 식각하는 단계를 더 포함하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서,상기 라디칼 산화 공정 단계의 반응 소스로서 산소 가스, 산소 가스와 수소 가스의 혼합물 또는 산소 가스, 수소 가스 및 염화수소 가스의 혼합물을 사용하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서,상기 라디칼 산화 공정 단계 이전에, 상기 패드 산화막 패턴을 식각하여 상기 패드 질화막의 하부에 언더 컷을 실시하는 단계를 더 포함하는 것을 특징으로 하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
- 제10항에 있어서, 상기 STI를 형성하는 단계는,상기 트렌치의 내벽을 보호하기 위한 라이너 산화막을 형성하는 단계;상기 결과물 전면에 상기 트렌치의 내부를 매립하도록 상기 STI용 절연 물질을 증착하는 단계;상기 식각 정지용 질화막 패턴이 노출될 때까지 상기 하드마스크막 패턴 및 상기 STI용 절연 물질을 평탄화하는 단계; 및상기 식각 정지용 질화막 패턴을 제거하는 단계를 포함하는 라디칼 산화 공정을 이용하는 반도체 소자의 트렌치 소자 분리 방법.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0079590A KR100510555B1 (ko) | 2003-11-11 | 2003-11-11 | 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법 |
| US10/911,730 US20050101143A1 (en) | 2003-11-11 | 2004-08-05 | Methods of fabricating a semiconductor device and forming a trench region in a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2003-0079590A KR100510555B1 (ko) | 2003-11-11 | 2003-11-11 | 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20050045505A true KR20050045505A (ko) | 2005-05-17 |
| KR100510555B1 KR100510555B1 (ko) | 2005-08-26 |
Family
ID=34545845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2003-0079590A KR100510555B1 (ko) | 2003-11-11 | 2003-11-11 | 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050101143A1 (ko) |
| KR (1) | KR100510555B1 (ko) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100739974B1 (ko) * | 2005-11-23 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100745399B1 (ko) * | 2006-07-14 | 2007-08-02 | 삼성전자주식회사 | 라디칼 산화 공정을 이용한 반도체 장치의 제조 방법 |
| KR100779370B1 (ko) * | 2005-06-08 | 2007-11-23 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100972904B1 (ko) * | 2008-05-16 | 2010-07-28 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4476196B2 (ja) * | 2005-08-23 | 2010-06-09 | 富士通マイクロエレクトロニクス株式会社 | 半導体装置の製造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6069091A (en) * | 1997-12-29 | 2000-05-30 | Taiwan Semiconductor Manufacturing Company, Ltd. | In-situ sequential silicon containing hard mask layer/silicon layer plasma etch method |
| US6018174A (en) * | 1998-04-06 | 2000-01-25 | Siemens Aktiengesellschaft | Bottle-shaped trench capacitor with epi buried layer |
| KR100275730B1 (ko) * | 1998-05-11 | 2000-12-15 | 윤종용 | 트렌치 소자분리 방법 |
| US6368941B1 (en) * | 2000-11-08 | 2002-04-09 | United Microelectronics Corp. | Fabrication of a shallow trench isolation by plasma oxidation |
| US6403486B1 (en) * | 2001-04-30 | 2002-06-11 | Taiwan Semiconductor Manufacturing Company | Method for forming a shallow trench isolation |
| US6838392B1 (en) * | 2002-03-15 | 2005-01-04 | Cypress Semiconductor Corporation | Methods of forming semiconductor structures, and articles and devices formed thereby |
| US6689665B1 (en) * | 2002-10-11 | 2004-02-10 | Taiwan Semiconductor Manufacturing, Co., Ltd | Method of forming an STI feature while avoiding or reducing divot formation |
-
2003
- 2003-11-11 KR KR10-2003-0079590A patent/KR100510555B1/ko not_active IP Right Cessation
-
2004
- 2004-08-05 US US10/911,730 patent/US20050101143A1/en not_active Abandoned
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100779370B1 (ko) * | 2005-06-08 | 2007-11-23 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| KR100739974B1 (ko) * | 2005-11-23 | 2007-07-16 | 주식회사 하이닉스반도체 | 플래쉬 메모리 소자의 제조방법 |
| KR100745399B1 (ko) * | 2006-07-14 | 2007-08-02 | 삼성전자주식회사 | 라디칼 산화 공정을 이용한 반도체 장치의 제조 방법 |
| KR100972904B1 (ko) * | 2008-05-16 | 2010-07-28 | 주식회사 하이닉스반도체 | 반도체 소자의 형성 방법 |
| US7863129B2 (en) | 2008-05-16 | 2011-01-04 | Hynix Semiconductor Inc. | Method for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050101143A1 (en) | 2005-05-12 |
| KR100510555B1 (ko) | 2005-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100781033B1 (ko) | 반도체 소자의 제조방법 | |
| US10381358B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR100341480B1 (ko) | 자기 정렬된 얕은 트렌치 소자 분리 방법 | |
| US10763169B2 (en) | Contact structure and associated method for flash memory | |
| KR20060000401A (ko) | 반도체 장치의 제조 방법 | |
| KR100520846B1 (ko) | 플로팅 게이트 형성 방법 및 이를 이용한 불휘발성 메모리장치의 제조방법 | |
| US20070232019A1 (en) | Method for forming isolation structure in nonvolatile memory device | |
| JP5093945B2 (ja) | フラッシュメモリセルの製造方法 | |
| US7144790B2 (en) | Shallow trench isolation type semiconductor device and method of forming the same | |
| JP4015369B2 (ja) | 望ましいゲートプロファイルを有する半導体装置及びその製造方法 | |
| KR100510555B1 (ko) | 라디칼 산화 공정을 이용한 반도체 소자의 트렌치 소자분리 방법 | |
| KR100613278B1 (ko) | 트랜치 아이솔레이션을 갖는 불휘발성 메모리 소자의 제조방법 | |
| US6559009B2 (en) | Method of fabricating a high-coupling ratio flash memory | |
| JP4391354B2 (ja) | 側壁方式を用いたフラッシュメモリの形成方法 | |
| KR100554835B1 (ko) | 플래시 소자의 제조 방법 | |
| KR20080000785A (ko) | 낸드 플래시 메모리 소자의 제조 방법 | |
| KR100856297B1 (ko) | 플래시 메모리 소자의 게이트 형성 방법 | |
| KR100792376B1 (ko) | 플래쉬 메모리 소자의 소자분리막 형성방법 | |
| US7192883B2 (en) | Method of manufacturing semiconductor device | |
| KR100555476B1 (ko) | 불휘발성 메모리 소자의 트렌치 소자분리 방법 | |
| KR100823694B1 (ko) | 불휘발성 메모리 장치의 플로팅 게이트 구조물의 형성 방법 | |
| KR20010005210A (ko) | 얕은 트렌치 소자분리 방법 | |
| KR100575616B1 (ko) | 반도체소자의 무경계 콘택홀 형성방법 | |
| KR100529435B1 (ko) | 플래시 메모리의 플로팅 게이트 형성 방법 | |
| KR100870303B1 (ko) | 플래쉬 메모리 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080729 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |