KR20050041883A

KR20050041883A - 광 디스크 장치

Info

Publication number: KR20050041883A
Application number: KR1020040082546A
Authority: KR
Inventors: 나가라토오루; 후쿠토미요시오
Original assignee: 소니 가부시키가이샤
Priority date: 2003-10-31
Filing date: 2004-10-15
Publication date: 2005-05-04
Also published as: EP1528543B1; TW200519849A; EP1528543A2; JP2005135534A; DE602004019743D1; TWI255445B; JP3879928B2; EP1528543A3

Abstract

본 발명은, 플렉서블 케이블의 사이즈를 크게 하지 않는 것과, 사이드스폿 측 회로의 대역 특성을 좁게 할 수 있고 또한 세틀링 특성을 메인스폿 측 회로의 그것보다 길게 하는 것을 과제로 한다.

디지털시그널 프로세서(10)로부터 플렉서블 케이블을 통해 포토디텍터 회로 (7)에 전송되는 샘플 타이밍 신호(302)로부터 회로(7) 내에서 생성된 샘플 타이밍 신호를 이용하여 사이드스폿계의 샘플 홀드 회로(74)를 동작시키기 때문에, 플렉서블 케이블의 배선수를 삭감할 수 있어서 그 사이즈의 증대를 방지할 수가 있다. 또한, 사이드스폿계 전용의 샘플 타이밍 신호에 의해 사이드스폿계의 샘플 홀드 회로(74)를 동작시키기 때문에, 사이드스폿 측 회로의 대역 특성을 메인스폿 측 회로의 그것보다 좁게 할 수 있고 또한 세틀링 특성을 길게 할 수가 있다.

Description

광 디스크 장치{OPTICAL DISK DEVICE}

본 발명은 CDR나 DVDR 등의 광 디스크(기록 매체)에 기록입력 가능한 광 디스크 장치에 관한 것으로, 특히 광 픽업 내에서의 광전(光電) 변환 신호의 샘플 홀드에 관한 것이다.

광 픽업에 내장되어 있는 포토디텍터 회로에 의해 얻어지는 기록입력 시의 반도체 레이저의 디스크 반사광에 대응한 광전 변환 신호는, 도 5의 (a)에 도시하는 바와 같은 형태이지만, 통상 플렉서블 케이블을 통해 RF 신호처리회로로 전송된다(예를 들면 특허문헌 1 참조). RF 신호처리회로는 플렉서블 케이블을 통해 입력되는 광전 변환 신호에 의거하여 서보 신호나 APC 제어 신호 등을 산출한다. 서보 신호를 산출하려면 반도체 레이저가 바이어스 파워로 발광되고 있는 기간의 광전 변환 신호{도 5의 (a)의 로우(low) 레벨 기간}를 샘플링하는 것이 필요하다. 그러나, 기록 배속(倍速)이 증대하면 샘플링 기간이 짧아지기 때문에, 기록입력 기간의 광전 변환 신호가 바이어스 기간{도 5의 (a)의 로우레벨 기간}의 광전 변환 신호로 이행하였을 때의 신호 정정(靜定) 시간(settling time)을 짧게 할 필요가 있다.

그러나, 상기한 플렉서블 케이블은 전기적으로는 분포 정수 선로로서 동작하고, 또한 150㎒ 부근에 피크를 가지는 주파수 특성을 가지고 있다. 그 때문에, 정정(靜定) 시간을 짧게 하기 위해서 포토디텍터 회로의 출력의 슬루레이트(slew rate)를 높여도 도 5의 (b)에 도시하는 바와 같이 바이어스 기간의 광전 변환 신호(로우레벨 기간)의 바이어스 파워 부분에 발생하는 링잉(ringing)(50)이 커질 뿐, 정정 시간은 오히려 악화되어 버린다.

또한 슬루레이트를 올리는 일은 플렉서블 케이블의 용량 성분이나 후단의 RF 신호처리회로의 입력 용량 등의 부하 용량을 단시간에 차지(charge)하는 것을 의미하고 있기 때문에, 포토디텍터 회로의 종단으로 흐르게 하는 회로 전류를 크게 하지 않으면 안되기 때문에, 소비 전력의 증대를 초래하여 패키지가 허용하는 소비 전력을 넘어 버리므로, 그 의미에서도 정정 시간을 짧게 할 수 없다. 그 때문에, 기록입력 파워로부터 바이어스 파워에의 정정 시간은 10㎱ 대에서 짧게 하는 일은 매우 어려우며, 이것으로는 기록 배속이 커졌을 경우에 대처할 수 없게 되고, 서보의 정밀도가 악화되어, 경우에 따라서는 트랙킹 서보가 걸려지지 않게 되고 만다는 문제가 있었다.

거기서, 포토디텍터 회로 내에 샘플 홀드 회로를 장비하여 광전 변환 신호를 플렉서블 케이블 전송 전에 샘플 홀드하는 것에 의해, 진폭이 작은 샘플 홀드 신호를 플렉서블 케이블을 통해 전송하는 방법이 생각된다. 이것에 의해, 플렉서블 케이블을 통해 전송되는 신호는 큰 레벨 변동을 수반하지 않는 신호가 되므로, 큰 슬루레이트를 가진 회로를 필요로 하지 않는다. 또한 샘플 홀드 회로로서 홀드 콘덴서의 용량은 큰 것은 필요하지 않으므로(CD×1의 11T까지, 100㎑ 정도), 그 전단의 전류 전압 변환회로의 드라이브 전류로서는 대(大)전류를 필요로 하지 않는다. 게다가, 플렉서블 케이블을 구동할 필요가 없기 때문에 부하가 크지 않으므로, 초단의 슬루레이트는 충분히 크게 하는 것이 가능하게 되어, 신호의 정정 시간을 짧게 할 수가 있다.

또한, 고 배속 기록 시에는 클럭 주파수가 높아진다, 예를 들면 DVD의 16배 기록에서는 클럭 주파수는 400㎒ 정도가 되기 때문에 최저 길이의 바이어스 파워 발광 구간(3T)에서 신호를 샘플링하고자 한 경우, 7.5㎱, 4T 로부터 샘플링하는 경우에서도, 10㎱ 이하에서 광전 변환 신호를 정정하지 않으면 안되거나, 현 상태의 회로에서는 달성할 수 없다.

특허문헌 1 : 일본 특개평11-53753호 공보(5페이지, 도 1)

그런데, 광 디스크에의 기록 재생을 행하는 장치의 트랙킹 서보 방식으로서 종래부터 푸시풀법(PP법)이나 3빔(beam)법이 채용되어 있고, 그 대표적인 것으로 차동푸시풀법(DPP법)이 있다.

여기서, 차동푸시풀법(DPP법)의 원리를 도 6에 도시한다. 도 6에 도시하는 바와 같이, 회절격자에 의해 형성된 3개의 빔의 스폿(spot)(M), (S1), (S2)를 사이드스폿(S1), (S2)이 메인스폿(M)에 대하여 디스크의 반경 방향으로 트랙 피치(P)의 절반 만큼 어긋나게 하여 배치한다. 그리고, 각 스폿(M), (S1), (S2)에 대하여 푸시풀 신호를 얻을 수 있도록, 메인스폿과 두개의 사이드스폿의 반사광을 각각 포토디텍터에서 광전 변환하고, 메인스폿의 광전 변환 신호와 사이드스폿의 광전 변환 신호에 대해서 상기한 샘플링을 행하지 않으면 안된다.

여기서 메인스폿에 대한 광전 변환 신호에 대해서는 어드레스 신호의 검출을 생각하면 최단 반복인 3T 스페이스 사이에 샘플링을 행할 필요가 있다. 사이드스폿에 대한 광전 변환 신호에 대해서는 서보 신호만을 검출할 수 있으면 되기 때문에, 본래는 6T 신호 이상에서 신호를 검출할 수 있으면 되지만, 동일한 샘플 타이밍으로 메인스폿 출력과 사이드스폿 출력을 샘플링한 경우에는, 사이드스폿 측의 회로도 메인 측과 동일한 만큼의 대역이나 세틀링(settling) 특성이 필요해진다는 문제가 있고, 대역이 매우 넓고 필요하게 되기 때문에 불필요하게 사이드스폿 측의 회로의 동작에 여유가 없어지며, 그 만큼 회로 동작이 불안정하게 되므로, 이것을 해소하기 위한 설계나 회로상의 궁리가 필요하여 회로 규모가 커지거나 제조 코스트가 상승하는 등의 바람직하지 못한 점이 있었다. 거기서, 메인스폿 측과 사이드스폿 측의 샘플 타이밍을 변화시키면 되지만, 이것으로는 샘플 타이밍 신호 발생부가 복잡하게 됨과 동시에, 샘플 타이밍 신호를 전송하는 배선이 많아져 플렉서블 케이블의 사이즈가 커져, 장치의 컴팩트화에 반한다고 하는 바람직하지 못한 경우가 생긴다.

본 발명은 상기 사정을 감안하여 안출된 것으로, 본 발명의 목적은 메인스폿 측의 샘플 타이밍 신호를 전송하는 것만으로 사이드스폿 측의 광전 변환 신호의 샘플 홀드를 행할 수 있도록 해서 플렉서블 케이블의 사이즈를 억제할 수 있으며 또한 사이트스폿 측의 회로의 대역 특성을 메인스폿 측 회로의 그것보다 좁게 할 수 있고 또한 세틀링 특성을 길게 할 수 있는 광 디스크 장치를 제공하는 것에 있다.

본 발명은 상기 목적을 달성하기 위해서, 레이저광을 적어도 2 빔 이상으로 나누어, 제 1 스폿과 1개 이상의 제 2 스폿으로 기록 매체상에 집광하고, 상기 기록 매체에의 데이터의 기록입력 시에 상기 제 1 스폿과 상기 제 2 스폿 각각으로부터의 반사광을 광전 변환하여 복수의 서보 신호를 얻는 광 디스크 장치에 있어서, 상기 제 1 스폿으로부터의 반사광을 전기신호로 변환하는 제 1 변환 수단과, 상기 제 1 변환 수단에 의해 얻어진 전기신호를 샘플 홀드하는 제 1 샘플 홀드 수단과, 상기 제 2 스폿으로부터의 반사광을 전기신호로 변환하는 제 2 변환 수단과, 상기 제 2 변환 수단에 의해 얻어진 전기신호를 샘플 홀드하는 제 2 샘플 홀드 수단과, 별도 부여되는 상기 제 1 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 1 샘플 타이밍 신호로부터 상기 제 2 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 2 샘플 타이밍 신호를 생성하는 신호 생성 수단과, 상기 제 1, 제 2 샘플 홀드 수단에 의해 얻어진 샘플 홀드 신호를 다음 단의 신호처리회로로 전송하는 전송 수단을 구비하는 것을 특징으로 한다.

이와 같이 본 발명의 광 디스크 장치에서는, 별도 부여되는 제 1 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 1 샘플 타이밍 신호로부터 제 2 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 2 샘플 타이밍 신호를 생성하고 있기 때문에, 제 2 샘플 타이밍 신호를 보내는 배선을 생략할 수가 있다. 또한, 제 2 샘플 홀드 수단을 전용의 제 2 샘플 타이밍 신호에 의해 동작시키고 있기 때문에, 제 2 스폿으로부터의 반사광을 전기신호로 변환하는 제 2 변환 수단의 대역을 제 1 변환 수단의 대역보다도 좁게 하거나, 그 세틀링 특성을 길게 할 수가 있다.

(실시의 형태)

메인스폿 측의 샘플 타이밍 신호를 전송하는 것만으로 사이드스폿 측의 광전 변환 신호의 샘플 홀드도 행할 수 있도록 해서 플렉서블 케이블의 사이즈를 억제할 수 있고, 또한 사이드스폿 측의 회로의 대역 특성을 메인스폿 측 회로의 그것보다 좁게 할 수가 있으며, 또한 세틀링 특성을 길게 하는 목적을, 포토디텍터 회로에 있어서의 메인스폿계의 제 1 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 1 샘플 타이밍 신호로부터 사이드스폿계의 제 2 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 2 샘플 타이밍 신호를 동(同) 포토디텍터 회로 내에서 생성하여 상기 제 2 샘플 홀드 수단에 공급하는 것에 의해 실현하였다.

실시예 1

도 1은, 본 발명의 하나의 실시의 형태와 관련된 광 디스크 장치의 구성을 도시한 블록도이다. 광 디스크 장치는, 대물렌즈(1), 빔 스프리터(BS)(2), 집광렌즈(3), (4), 반도체 레이저(LD)(5), 반도체 레이저(5)를 구동하는 레이저 구동회로 (LDD)(6), 포토디텍터 회로(PDIC)(7), 프런트모니터 포토디텍터 회로(FPDIC)(8), RF 신호처리회로(9), 디지털시그널 프로세서(DSP)(10), 컨트롤러(11)를 가지고 구성되어 있다.

포토디텍터 회로(7)는 포토디텍터(PD)(71), 전류전압 변환기(I/V)(72), 샘플 홀드 회로(S/H)(73), (74)를 가지고 있다. 프런트모니터 포토디텍터 회로(8)는 포토디텍터(PD)(81), 전류전압 변환기(I/V)(82), 샘플 홀드 회로(S/H)(83), (84)를 가지고 있다. RF 신호처리회로(9)는 OPC(91), 워블ㆍ어드레스 검출회로 (WOBBLEㆍADDRESS)(92), 서보신호 생성회로(SERVO)(93), RF 신호 생성회로 (RF)(94), 자동 출사 파워 제어회로(APC)(95)를 가지고 있다. 디지털시그널 프로세서(10)는 서보 회로(101), 신호처리회로(102), 디코더(103), 기록입력 스트래티지 (strategy)ㆍ타이밍 발생회로(104), 인코더(105)를 가지고 있다. 단, 특허청구범위의 신호처리회로는 RF 신호처리회로(9)에 상당한다.

도 2는 도 1에 도시한 포토디텍터 회로(7)의 상세예를 도시한 블록도이다. 포토디텍터(PD)(71)는 도 6에 도시하는 바와 같은 메인스폿(M)과 사이드스폿(S1), (S2)의 각 영역(A∼H)을 수광(受光)하도록 A∼H로 표현되는 수광 영역을 가지고 있다. 각 수광 영역(A∼H)에서 반사광이 대응하는 전류로 변환되어 얻어진 신호는 전류전압 변환기에서 전압 신호로 변환되지만, 이 도면에서는 편의상 대표적인 전류전압 변환기(72D), (72G)만을 도시하고 있다. 이렇게 해서 얻어진 광전 변환 신호는 샘플 홀드 회로(73D), (74D), (74G)에서 샘플 홀드된다. 실제로는 각 수광 영역에 대응하여 회로가 있기 때문에, 메인스폿계로서 도시한 구성이 4개 있으며, 사이드스폿계도 도시한 구성이 4개 있다. 따라서, 8개의 전류전압 변환기(72A∼72H)와, 4개의 샘플 홀드 회로(73A∼73D), 8개의 샘플 홀드 회로(74A∼74H)가 있게 된다. 단, 특허청구범위의 제 1 변환 수단은 포토디텍터(71)의 A, B, C, D 영역과 전류전압 변환기(72A), (72B), (72C), (72D)(이것만 도시)에 상당하고, 제 1 샘플 홀드 수단은 샘플 홀드 회로(74A), (74B), (74C), (74D)(이것만 도시)에 상당하며, 제 2 변환 수단은 포토디텍터(71)의 영역(E), (F), (G), (H)과 전류전압 변환기(72E), (72F), (72G)(이것만 도시), (72H)에 상당하고, 제 2 샘플 홀드 수단은 샘플 홀드 회로(74E), (74F), (74G)(이것만 도시), (74H)에 상당하며, 또한 특허청구범위의 제 1 스폿은 도 6에서 도시한 메인스폿(M)에 상당하고, 제 2 스폿이 2개인 경우에는 도 6에서 도시한 사이드스폿(S1), (S2)에 상당한다. 또, 이후의 설명에서는 대표해서 도시되어 있는 전류전압 변환기 및 샘플 홀드 회로를 이용한다.

다음에, 본 실시의 형태의 디스크 기록입력 동작에 대해서 설명한다. 컨트롤러(11)는 기록입력 데이터(200)를 인코더(105)에 출력한다. 인코더(105)는 기록입력 데이터(200)를 인코딩하고, 이 인코딩한 기록입력 데이터(201)를 기록입력 스트래티지ㆍ타이밍 발생회로(104)에 출력한다. 기록입력 스트래티지ㆍ타이밍 발생회로 (104)는 기록입력 데이터(201)에 따른 기록입력 펄스를 발생하고, 이 기록입력 펄스를 레이저 구동회로(6)에 출력한다.

레이저 구동회로(6)는 바이어스 파워 출력에 실려 기록입력 펄스에 따른 파워의 증감을 행하고, 이 변조된 레이저광을 빔 스프리터(2), 대물렌즈(1)를 통해 광 디스크(100) 상에 집광하여 데이터를 기록입력한다. 그 때, 광 디스크(100)에 의해 반사된 레이저광은 빔 스프리터(2)에 의해 분기(分岐)되며, 한 쪽은 포토디텍터 회로(7)의 포토디텍터(71)에 입력되고, 다른 쪽은 프런트모니터 포토디텍터 회로(8)의 포토디텍터(81)에 입력된다.

포토디텍터 회로(7)의 포토디텍터(71)는 레이저광을 수광하여 대응하는 전류로 변환하고, 전류전압 변환기(72)는 그것을 전압으로 변환하여 수광 신호로서 샘플 홀드 회로(73), (74)에 출력한다. 샘플 홀드 회로(73), (74)는 수광 신호를 샘플 홀드하고, RF 신호처리회로(9)에 플렉서블 케이불(도시하지 않음)을 통해 전송한다.

마찬가지로, 프런트모니터 포토디텍터 회로(8)의 포토디텍터(81)는 레이저광을 수광하여 대응하는 전류로 변환하고, 전류전압 변환기(82)는 그것을 전압으로 변환하여 파워 모니터 신호로서 샘플 홀드 회로(83), (84)에 출력한다. 샘플 홀드 회로(83), (84)는 파워 모니터 신호를 샘플 홀드하고, RF 신호처리회로(9)에 플렉서블 케이불(도시하지 않음)을 통해 전송한다.

여기서, 포토디텍터 회로(7)에서 이용되는 샘플 홀드 회로의 동작에 대하여 도 2를 참조하여 설명한다. 도 2에 도시한 바와 같이, 포토디텍터 회로(7)에서는 메인스폿계와 사이드스폿계의 2종류의 회로계가 있으며, 메인스폿계의 샘플 홀드 회로(73D), (74D)에 비해, 사이드스폿계의 샘플 홀드 회로(74G)의 대역은 좁고 또한 그 세틀링 특성은 길게 설정되어 있다.

그래서, 본 실시의 형태에서는 기록입력 스트래티지ㆍ타이밍 발생회로(104)로부터 발생되는 메인스폿계의 샘플 타이밍 신호(302)에 의해, 사이드스폿계의 샘플 홀드 회로(74G)를 동작시키는 샘플 타이밍 신호를 포토디텍터 회로(7)에서 생성하고 있다.

도 3은 메인스폿계의 샘플 타이밍 신호(302)에 의해, 사이드스폿계의 샘플 타이밍 신호(350)를 생성하는 회로를 도시한 블록도이다. 샘플 타이밍 신호 생성회로(60)는 지연 회로(30), SR 플립플롭(31), D 플립플롭(32), (33)으로 구성되어 있다. SR 플립플롭(31)의 S(세트) 단자와 R(세트) 단자는 상승부 에지(edge)에서 각각 세트 동작, 리세트 동작을 행하고, D 플립플롭(32), (33)의 R(리세트) 단자는 각각 하강부 에지에서 리세트 동작을 행하도록 되어 있다.

도 4의 (b)에 도시한 바와 같은 샘플 타이밍 신호(302)는 원래 메인스폿계의 샘플 홀드용이기 때문에, 그대로 메인스폿계의 샘플 홀드 회로에 입력된다. 즉, 샘플 타이밍 신호(302)는 직접 메인스폿계의 샘플 홀드 회로(74D)에 입력되고, 샘플 홀드 회로(74D)는 입력되는 샘플 타이밍 신호(302)의 하이레벨 기간에서, 도 4의 (a)에 도시한 바와 같은 광전 변환 신호(기록입력 데이터에 대응)의 로우레벨 기간을 샘플링한다. 또, 메인스폿계의 샘플 홀드 회로(73D)는 샘플 타이밍 신호(301)로 동작한다.

이와 같은 샘플 타이밍 신호(302)로부터 사이드스폿계의 샘플 홀드 회로 (74G)의 도 4의 (d)에 도시한 바와 같은 샘플 타이밍 신호(350)를 생성하는 경우, 샘플 타이밍 신호(302)가 도 4의 (b)의 a에 도시하는 바와 같은 긴 샘플 타이밍 신호시에 샘플 타이밍 신호(350)를 생성하는 것으로, 대역이 좁고 세틀링 특성이 긴 사이드스폿계의 전류전압 변환기(72G)에 적합한 샘플 타이밍 신호(35)를 생성하고 있다.

샘플 타이밍 신호(302)는 샘플 홀드 회로(74D)에 입력됨과 동시에, 지연 회로(30)에 입력되고, 도 4의 (c)에 도시한 바와 같은 지연 신호(80)가 되며, 이것이 SR 플립플롭(31)의 리세트 단자(R)에 입력되고 있다. SR 플립플롭(31) 세트 단자 (S)에는 샘플 타이밍 신호(302)가 입력된다. SR 플립플롭(31)의 반전(反轉) 출력 단자(xQ)의 출력은, D 플립플롭(32)의 데이터 단자(D)에 입력되고, D 플립플롭(32)의 클럭 단자(ck)와 리세트 단자(R)에는 샘플 타이밍 신호(302)가 입력된다. 클럭 단자(ck)는 상승부 에지에서 동작한다. 리세트 단자(R)는 하강부 에지에서 동작한다. D 플립플롭(32) 출력 단자(Q)의 출력은 D 플립플롭(33)의 데이터 단자(D)에 입력되고, D 플립플롭(33)의 클럭 단자(ck)에는 지연 신호(80)가 입력되며, 리세트 단자(R)에는 샘플 타이밍 신호(302)가 입력된다. D 플립플롭(33)도 클럭 단자(ck)는 하강부 에지에서 동작하고, 리세트 단자(R)는 하강부 에지에서 동작한다.

샘플 타이밍 신호(302)가 로우레벨이고, 지연 신호(80)도 로우레벨일 때, SR 플립플롭(31)은 리셋트 되어 있으면 그 반전 출력(xQ)은 하이레벨로 된다. 이것에 의해, D 플립플롭(32)의 데이터 단자(D)에는 하이레벨의 신호가 입력되어 있기 때문에 동작 가능 상태로 되어 있고, 그 출력 단자(Q)의 출력은 로우레벨로 되어 있다.

이 때, 샘플 타이밍 신호(302)가 도 4의 (b)의 a에 도시하는 바와 같이 하이레벨로 되는 에지(edge)에서 D 플립플롭(32)이 동작하고, 출력 단자(Q)가 하이레벨로 됨과 동시에 SR 플립플롭(31)이 세트되며, 그 반전 출력 단자(xQ)의 출력은 로우레벨로 된다. D 플립플롭(32)의 출력 단자(Q)가 하이레벨로 되면, D 플립플롭(33)의 데이터 단자(D)가 하이레벨로 되기 때문에, D 플립플롭(33)은 동작 가능 상태로 되지만, 여전히 그 출력 단자(Q)의 출력{샘플 타이밍 신호(350)와 동일}은 로우레벨이다.

이 상태에서 샘플 타이밍 신호(302)가 하강하기 전에, 도 4의 (c)의 b에 도시하는 바와 같이 지연 신호(80)가 하이레벨로 천이(遷移)하면 D 플립플롭(33)이 동작하고 그 출력(Q)이 하이레벨로 되어, 도 4의 (d)의 c에 도시하는 바와 같은 샘플 타이밍 신호(350)가 상승한다. 그 때, 지연 신호(80)에 의해 SR 플립플롭(31)은 리세트되고, 그 반전 출력 단자(xQ)의 출력은 하이레벨로 된다. 이 상태에서 샘플 타이밍 신호(302)가 로우레벨로 하강하면, D 플립플롭(32), (33)이 리세트되고, D 플립플롭(33)의 출력 단자(Q)의 출력이 로우레벨로 되어 샘플 타이밍 신호(35O)가 하강하며, 결국 샘플 타이밍 신호(302)에 지연되어 샘플 타이밍 신호(350)가 출력된 것으로 된다.

그러나, 샘플 타이밍 신호(302)가 도 4의 (b)의 d에 도시하는 바와 같이 상승하지만, 지연 신호(80)가 하이레벨로 천이하기 전에 이 샘플 타이밍 신호(302)가 하강하면, D 플립플롭(33)가 리셋트되고, 그 출력 단자(Q)의 출력이 로우 레벨로 된다. 그 상태일 때에, 도 4의 (c)의 e에 도시하는 바와 같이 지연 신호(80)가 하이레벨로 상승하여도 D 플립플롭(32)은 동작하지 않고, 그 출력 단자(Q)의 출력이 로우 레벨인 채이며, 도 4의 (d)의 f에 도시하는 바와 같이 샘플 타이밍 신호(350)는 출력되지 않는다. 따라서, 샘플 타이밍 신호(302)가 짧을 때에 잘못해서 샘플 타이밍 신호(302)가 도 4(e)의 g, h와 같이 발생되지 않도록 하여, 사이드스폿계의 샘플 홀드 회로(74G)의 샘플 홀드 동작에 적합한 샘플 타이밍 신호(350)를 생성하고 있다.

따라서, 도 3에 도시한 샘플 타이밍 신호 생성회로(60)는 샘플 타이밍 신호 (302)가 상승하여, 그 후 이 샘플 타이밍 신호(302)가 하강하기 전에, 지연 신호 (80)가 상승한 경우만, 샘플 타이밍 신호(350)를 출력하는 회로라고 할 수 있다.

사이드스폿계의 샘플 홀드 회로(74G)는, 입력되는 도 4의 (a)에서 도시한 광전 변환 신호의 바이어스 기간(로우 레벨 기간)이 길 경우{도 4의 (a)의 i 에 도시하는 곳}, 이 광전 변환 신호의 바이어스 기간을 도 4의 (d)에서 도시한 샘플 타이밍 신호(350)에 의해 샘플 홀드한다. 또한, 샘플 홀드 회로(74D)는 샘플 타이밍 신호(302)에 의해 샘플 홀드 동작되기 때문에, 상기와 같은 별도의 샘플 타이밍 신호를 생성해서 이용하는 일은 없다.

또, 프런트모니터 포토디텍터 회로(8)에서 이용되는 샘플 홀드 회로(83), (84)는 포토디텍터 회로(7)에서 이용되는 샘플 홀드 회로(73)와 동일한 구성이지만, 이 경우는 메인스폿계와 사이드스폿계의 구별이 없고, 모두 메인스폿계와 동 등하기 때문에, 샘플 타이밍 신호(301), (302)에 의해 샘플 홀드하는 동작을 행한다.

포토디텍터 회로(7)의 샘플 홀드 회로(73)에서 홀드된 신호는 플렉서블 케이블을 통해 RF 신호처리회로(9)의 OPC(91)와 워블ㆍ어드레스 검출 회로(92)에 전송되고, 샘플 홀드 회로(74)에서 홀드된 신호는 플렉서블 케이블을 통해 워블ㆍ어드레스 검출 회로(92)와 서보 신호 생성회로(93)와 RF 신호 생성회로(94)에 전송되며, 판독출력 신호의 주파수 특성이나 레벨 등을 정형(整形)하여 RF 신호를 생성한다.

프런트모니터 포토디텍터 회로(8)의 샘플 홀드 회로(83)에서 홀드된 신호는 플렉서블 케이블을 통해 RF 신호처리회로(9)의 APC(95)에 전송되고, 샘플 홀드 회로(84)에서 홀드된 신호도 플렉서블 케이블을 통해 동 APC(95)에 전송한다.

RF 신호처리회로(9)의 OPC(91)는 수광 신호의 기록입력 기간의 레벨에 의거하여 반도체 레이저(5)의 최적 기록 출력 레벨을 구하고, 이것을 APC(95)에 설정한다. APC(95)는 기록입력 기간과 바이어스 기간의 파워 모니터 신호의 레벨에 의거하여 반도체 레이저(5)의 출사 파워를 설정값으로 하는 제어를 행한다.

서보신호 생성회로(93)는 수광 신호의 바이어스 기간의 샘플 신호로부터 각종 서보 신호를 산출하고, 이들 서보 신호를 디지털시그널 프로세서(10)의 서보 회로(101)에 출력한다. 서보 회로(101)는 입력된 서보 신호에 의거하여 도시되지 않은 액튜에이터를 구동하는 서보 신호를 발생시키고, 이것을 액튜에이터에 출력한다. 이것에 의해, 포토디텍터 회로(7), 프런트모니터 포토디텍터 회로(8) 및 광학계{반도체 레이저(5), 빔 스프리터(2), 대물렌즈(1) 등}로 구성되는 광 픽업의 트랙킹 제어나 포커스 제어 등이 행해진다.

워블ㆍ어드레스 검출회로(92)는 수광 신호의 기록입력 기간과 바이어스 기간의 샘플 신호에 의거하여 절대 어드레스를 구한다. 컨트롤러(11)는 현재 데이터를 기록입력하고 있는 광 디스크(100)의 장소를 상기 구해진 절대 어드레스에 의거하여 항상 모니터하고, 소정의 장소에 데이터가 기록입력되지 않을 경우에는, 서보 회로(101)를 제어하여 재(再)기록입력 등의 제어를 행한다. 또한, 컨트롤러(11)는 인코더(105), 디코더(103) 및 서보회로(101)의 온 오프 제어나 장치 전체의 제어를 하고 있으며, 조작 패널(도시하지 않음) 등의 인터페이스로부터 입력되는 유저 지시를 장치 동작에 반영하거나, 장치의 상태 등을 조작 패널의 디스플레이에 표시하는 등의 제어를 행한다.

또한, 광 디스크(100)의 재생시, RF 신호 생성회로(94)에는 포토디텍터 회로 (7)의 샘플 홀드 회로(74)와 프런트모니터 포토디텍터 회로(8)의 샘플 홀드 회로 (84)로부터 샘플 홀드 신호가 입력된다. 포토디텍터 회로(7)의 RF 신호 생성회로 (94)는 입력되는 샘플 홀드 신호의 주파수를 이퀄라이징 하거나 레벨을 정형하여 RF 신호로 하고, 이것을 디지털시그널 프로세서(10)의 신호처리회로(102)에 출력한다. 신호처리회로(102)는 RF 신호를 2값화하고 판독출력 데이터로 하여, 이것을 디코더(103)에 출력한다. 디코더(103)는 판독출력 데이터를 디코딩 하여 유저 데이터로 하고, 이것을 컨트롤러(11)에 출력한다. 그 때의 서보신호 생성회로(93)나 서보 회로(101)의 동작은 기록입력 시와 마찬가지이다. 또한, APC(95)는 샘플 홀드 회로 (84)로부터 입력되는 샘플 홀드 신호에 의거하여 반도체 레이저 출사 파워를 소정의 일정값으로 제어한다.

본 실시의 형태에 의하면, 디지털시그널 프로세서(10)로부터 포토디텍터 회로(7)에는 샘플 타이밍 신호(301), (302)가 플렉서블 케이블을 통해 전송되지만, 포토디텍터 회로(7) 내의 샘플링 신호 생성회로(60)에 의해 샘플 타이밍 신호(302)로부터 생성된 샘플 타이밍 신호(350)를 이용하여 사이드스폿계의 샘플 홀드 회로 (74G)를 동작시키도록 하고 있기 때문에, 디지털시그널 프로세서(10)로부터 사이드스폿계의 샘플 홀드 회로(74G)를 동작시키는 전용의 샘플 타이밍 신호를 포토디텍터 회로(7)에 전송할 필요가 없고, 플렉서블 케이블을 통과하는 배선수를 삭감하여, 플렉서블 케이블의 사이즈의 증대를 방지할 수가 있어서, 장치의 컴팩트화에 기여할 수가 있다.

또한, 샘플 타이밍 신호(302)와 이 샘플 타이밍 신호(302)의 지연 신호(80)에 의해 샘플 타이밍 신호(350)를 생성하고 있지만, 그 때 샘플 타이밍 신호(302)가 상승하고, 그 후 이 샘플 타이밍 신호(302)가 하강하기 전에 지연 신호(80)가 상승한 경우만, 샘플 타이밍 신호(350)를 출력하도록 하여, 허위 신호가 없는 정밀도 높은 샘플 타이밍 신호(350)를 생성할 수가 있다.

또한, 사이드스폿계의 샘플 홀드 회로(74G)를 전용의 샘플 타이밍 신호(350)로 동작시키고 있기 때문에, 사이드스폿계의 회로의 대역을 좁게, 그리고 세틀링을 길게 설정할 수 있으므로, 회로 규모를 작게, 그리고 회로의 코스트를 저감시킬 수가 있다.

더욱이, 포토디텍터 회로(7) 및 프런트모니터 포토디텍터 회로(8)에서는 수광 신호 및 파워 모니터 신호를 샘플링하고, 샘플 홀드 신호를 다음 단의 RF 신호처리회로(9)에 플렉서블 케이블을 통해 보내고 있기 때문에, 포토디텍터 회로(7) 및 프런트모니터 포토디텍터 회로(8) 내에서의 샘플링 시의 기록입력 파워로부터 바이어스 파워에의 정정 시간은 플렉서블 케이블을 구동할 필요가 없기 때문에, 처음 단의 슬루레이트를 올려서 충분히 짧게 할 수가 있고, 기록 배속이 크게 된 경우에도 정밀도가 좋은 샘플링을 행할 수가 있기 때문에, 안정하고 정밀도가 좋은 샘플 홀드 신호를 RF 신호처리회로(9)에 전송할 수 있다. 이것에 의해, RF 신호처리회로(9) 내의 각종 신호처리를 정밀도 좋게, 그리고 안정적으로 행할 수가 있어서, 기록 배속이 클지라도 원활한 데이터의 기록입력을 행할 수가 있다.

또, 본 발명은 상기 실시의 형태에 한정되는 일 없이, 그 요지를 일탈하지 않는 범위에서, 구체적인 구성, 기능, 작용, 효과에 있어서 다른 여러 가지 형태에 의해서도 실시할 수가 있다.

본 발명에 따르면, 메인스폿계의 제 1 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 1 샘플 타이밍 신호로부터 사이드스폿계의 제 2 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 2 샘플 타이밍 신호를 생성하고 있기 때문에, 제 2 샘플 타이밍 신호를 보내는 배선을 생략할 수가 있고, 플렉서블 케이블의 사이즈를 작게 할 수가 있어서, 장치의 컴팩트화를 촉진할 수가 있다.

또한, 사이드스폿계의 제 2 샘플 홀드 수단을 전용의 제 2 샘플 타이밍 신호에 의해 동작시키고 있기 때문에, 제 2 스폿으로부터의 반사광을 전기신호로 변환하는 제 2 변환 수단의 대역을 제 1 변환 수단의 대역보다도 좁게 하거나, 그 세틀링 특성을 길게 할 수가 있어서, 사이드스폿 측의 회로에 최적이고 염가인 것을 사용할 수가 있다.

더욱이, 포토디텍터 회로 및 프런트모니터 포토디텍터 회로로, 상기 기록 매체의 반사광을 광전 변환하여 얻어지는 전기신호를 샘플 홀드하여 그 진폭을 작게 하고, 이 샘플 홀드 신호를 다음 단의 신호처리회로로 전송하는 것에 의해, 전송 수단으로서 플렉서블 케이블을 이용하더라도 상기 반사광의 정확한 광전 변환 정보를 다음 단의 처리회로로 전송할 수가 있다. 더욱이, 포토디텍터 회로 및 프런트모니터 포토디텍터 회로에서의 샘플링 시의 기록입력 파워로부터 바이어스 파워에의 정정 시간은 플렉서블 케이블을 구동할 필요가 없기 때문에, 처음 단의 슬루레이트를 올려서 짧게 할 수가 있다. 그 때문에, 샘플 홀드 신호를 RF 신호처리회로로 파형 변형 등이 없게 전송할 수가 있기 때문에, 기록 배속수가 크게 되어도 소비전력의 증대가 없고, 다음 단의 RF 신호처리회로에 있어서의 신호처리를 안정하고 정밀도 좋게 행하여, 원활한 기록입력 동작을 행할 수가 있다.

도 1은 본 발명의 하나의 실시의 형태와 관련된 광 디스크 장치의 구성을 도시한 블록도.

도 2는 도 1에 도시한 포토디텍터 회로의 상세예를 도시한 블록도.

도 3은 도 1에 도시한 포토디텍터 회로에 내장되는 샘플 타이밍 신호 생성회로의 구성을 도시한 블록도.

도 4는 도 3에 도시한 샘플 타이밍 신호 생성회로의 동작을 설명하는 타이밍차트.

도 5는 종래의 차동푸시풀법에 있어서의 메인스폿과 사이드스폿의 위치 관계를 도시한 도면.

도 6은 종래의 플렉서블 케이블을 통과했을 때의 신호 파형의 변형예를 도시한 도면.

<도면의 주요 부분에 대한 부호의 설명>

1 : 대물렌즈

2 : 빔 스프리터(BS)

3, 4 : 집광렌즈

5 : 반도체 레이저(LD)

6 : 레이저 구동회로(LDD)

7 : 포토디텍터 회로(PDIC)

8 : 프런트모니터 포토디텍터 회로(FPDIC)

9 : RF 신호처리회로

10 : 디지털시그널 프로세서(DSP)

11 : 컨트롤러

30 : 딜레이 회로

31 : SR 플립플롭

32, 33 : D 플립플롭

60 : 샘플 타이밍 신호 생성회로

71, 81 : 포토디텍터(PD)

72, 72D, 72G, 82 : 전류전압 변환기(I/V)

73, 73D, 74, 74D, 74G, 83, 84 : 샘플 홀드 회로(S/H)

91 : OPC

92 : 워블ㆍ어드레스 검출회로(WOBBLEㆍADDRESS)

93 : 서보신호 생성회로(SERVO)

94 : RF 신호 생성회로(RF)

95 : 자동 출사 파워 제어회로(APC)

101 : 서보회로

102 : 신호처리회로

103 : 디코더

104 : 기록입력 스트래티지ㆍ타이밍 발생회로

105 : 인코더

Claims

레이저광을 적어도 2 빔 이상으로 나누어, 제 1 스폿과 1개 이상의 제 2 스폿으로 기록 매체상에 집광하고, 상기 기록 매체에의 데이터의 기록입력 시에 상기 제 1 스폿과 상기 제 2 스폿 각각으로부터의 반사광을 광전(光電) 변환하여 복수의 서보 신호를 얻는 광 디스크 장치에 있어서,

상기 제 1 스폿으로부터의 반사광을 전기신호로 변환하는 제 1 변환 수단과,

상기 제 1 변환 수단에 의해 얻어진 전기신호를 샘플 홀드하는 제 1 샘플 홀드 수단과,

상기 제 2 스폿으로부터의 반사광을 전기신호로 변환하는 제 2 변환 수단과,

상기 제 2 변환 수단에 의해 얻어진 전기신호를 샘플 홀드하는 제 2 샘플 홀드 수단과,

별도 부여되는 상기 제 1 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 1 샘플 타이밍 신호로부터 상기 제 2 샘플 홀드 수단의 샘플 타이밍을 결정하는 제 2 샘플 타이밍 신호를 생성하는 신호 생성 수단과,

상기 제 1, 제 2 샘플 홀드 수단에 의해 얻어진 샘플 홀드 신호를 다음 단(段)의 신호처리회로에 전송하는 전송 수단을

구비하는 것을 특징으로 하는 광 디스크 장치.
제 1항에 있어서,

상기 제 2 샘플 홀드 수단은, 상기 생성된 제 2 샘플 타이밍 신호에 의해 상기 레이저광이 바이어스 파워로 출사(出謝)되어 있는 기간의 상기 전기신호를 샘플 홀드하는 것을 특징으로 하는 광 디스크 장치.
제 1항에 있어서,

상기 신호 생성 수단은, 상기 제 1 샘플 타이밍 신호와 그 지연 신호로부터 상기 제 2 샘플 타이밍 신호를 생성하는 것을 특징으로 하는 광 디스크 장치.
제 3항에 있어서,

상기 신호 생성 수단은, 상기 제 1 샘플 타이밍 신호가 하강하기 전에, 상기 지연 신호가 상승한 경우에만 상기 제 2 샘플 타이밍 신호를 생성하는 것을 특징으로 하는 광 디스크 장치.
제 1항에 있어서,

상기 제 1, 제 2 변환 수단과, 상기 제 1, 제 2 샘플 홀드 수단과, 상기 신호 생성 수단을 함께 집적화하여 1 칩의의 회로로 하는 것을 특징으로 하는 광 디스크 장치.
제 1항에 있어서,

상기 제 1 스폿을 메인스폿(M)으로 하고, 상기 제 2 스폿을 2개로 하고 각각을 사이드스폿(S1), (S2)으로 하면, 사이드스폿(S1), (S2)는 메인스폿(M)에 대하여 기록매체의 반경 방향으로 트랙 피치의 절반 만큼 어긋나게 하여 배치하는 것을 특징으로 하는 광 디스크 장치.