KR20050041535A - 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법 - Google Patents

알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법 Download PDF

Info

Publication number
KR20050041535A
KR20050041535A KR1020030076738A KR20030076738A KR20050041535A KR 20050041535 A KR20050041535 A KR 20050041535A KR 1020030076738 A KR1020030076738 A KR 1020030076738A KR 20030076738 A KR20030076738 A KR 20030076738A KR 20050041535 A KR20050041535 A KR 20050041535A
Authority
KR
South Korea
Prior art keywords
oxide film
aluminum oxide
random access
access memory
atomic layer
Prior art date
Application number
KR1020030076738A
Other languages
English (en)
Inventor
전형탁
김윤수
전상민
Original Assignee
학교법인 한양학원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 학교법인 한양학원 filed Critical 학교법인 한양학원
Priority to KR1020030076738A priority Critical patent/KR20050041535A/ko
Publication of KR20050041535A publication Critical patent/KR20050041535A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

본 발명의 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자는 기판, 기판의 상면에 스퍼터링에 의해 형성되는 제 1 자성박막, 제 1 자성박막의 상면에 원자층 증착법에 의해 형성되는 알루미늄 산화막, 알루미늄 산화막의 상면에 스퍼터링에 의해 형성되는 제 2 자성박막을 포함하는 것을 특징으로 한다.

Description

알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자 및 그 제조방법 {Magnetic random access memory device using Al2O3 and method for making thereof}
본 발명은 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자 및 그 제조방법에 관한 것으로, 보다 상세하게는 원자층 증착법과 TMA 및 DMAIP 소소를 사용하여 저온 증착이 가능한 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자 및 그 제조방법에 관한 것이다.
일반적으로 정보를 저장하는 방식에는 하드디스크와 같이 주사방식에 의한 방식과 DRAM 및 플래시 메모리와 같이 고체 메모리 기술을 이용하는 방식이 있다. 주사방식에 의한 정보저장 방식은 저렴하고 저장용량이 큰 장점이 있으나, 접근속도가 느리고 소비전력이 커 휴대용 전자기기에 적합하지 않으며, 고체 메모리 기술에 의한 정보저장 방식은 접근속도가 빠르고 소비전력이 작은 장점이 있으나, 고가이고 저장용량이 작은 단점이 있다.
이에, 고용량의 데이터를 고속으로 처리하는 휴대용 정보기기에 적합하도록 주사방식에 의한 정보저장 방식과 같이 저렴하며, 고체 메모리 기술을 이용한 정보저장 방식과 같이 접근 속도가 빠르고 소비전력이 작은 자기 랜덤 엑세스 메모리와 같은 정보저장 소자의 필요성이 대두되었다.
자기 랜덤 엑세스 메모리(MRAM; Magnetic random access memory)는 소자의 구조가 간단해 집적도 향상이 용이하고, 접근속도가 빠르며, 비휘발성이기 때문에 노트북 컴퓨터와 기타 전자기기에서 인스턴트 온이 가능하며, 소비전력이 작아 휴대폰이나 PDA 등의 휴대용 전자기기에서의 적용이 용이하다.
이와 같은 MRAM 소자는 일부 상용화되었으며, 현재에도 활발하게 연구 개발이 진행되고 있다. MRAM용 나노구조를 형성하기 위해서는 1 내지 2nm 두께의 박막형성이 가능한 원자층 증착법이 사용된다.
원자층 증착법(ALD; Atomic layer deposition)은 산화막을 단원자층의 두께로 형성이 가능하다는 장점과 박막내의 불순물 함량이 적고, 박막 도포성 등이 우수하다는 장점을 갖으며, 집적회로와 광 디스플레이 등에 수 내지 수십 nm 두께의 박막을 일정한 두께로 균일하게 형성할 필요가 커짐에 따라 고품질의 박막을 형성하는 방법으로 주목받고 있다.
기출원된 10-2001-0037444호에 원자층 증착법을 이용한 MRAM용 나노 소자 형성방법이 제시된다. 여기서는 상부 및 하부 자성박막과 중간 산화막의 형성이 원자층 증착법에 의해 300℃ 내지 400℃의 온도를 유지하는 상태에서 이루어지는 것으로, 공정중의 자성막의 열화현상을 발생시켜 MR(Magnetoresistance)을 낮추는 결과를 초래하는 문제점이 있다.
또한, 원자층 증착법을 이용하여 MRAM용 나노구조를 형성하기 위해서는 이러한 공정에 적합한 화학 전구체(precursor)가 요구된다. 종래에는 전구체로 TMA (Trimethylaluminum)가 주로 적용되었으나, TMA를 적용한 원자층 증착법에서는 250℃ 내지 400℃의 높은 증착온도 구간을 보이므로, 보다 낮은 증착온도를 보일 수 있는 전구체의 필요성이 대두된다.
따라서, 본 발명은 이러한 종래의 문제점을 해결하기 위한 것으로써, 본 발명의 목적은 원자층 증착법과 TMA 및 DMAIP 소스를 적용함으로써, 저온 증착을 실현하며, 증착되는 산화막의 밀도를 향상시킬 수 있는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자를 제공하고자 하는데 있다.
본 발명의 다른 목적과 특징들은 이하에 서술되는 바람직한 실시예를 통하여 보다 명확하게 이해될 것이다.
본 발명의 일 측면에 따르면, 기판, 기판의 상면에 스퍼터링에 의해 형성되는 제 1 자성박막, 제 1 자성박막의 상면에 원자층 증착법에 의해 형성되는 알루미늄 산화막, 알루미늄 산화막의 상면에 스퍼터링에 의해 형성되는 제 2 자성박막을 포함하는 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자가 개시된다.
바람직하게, 원자층 증착법은 직접 플라즈마 원자층 증착법, 원거리 플라즈마 원자층 증착법 중 어느 하나일 수 있으며, 알루미늄 산화막의 알루미늄 소스는 TMA(Trimethylaluminum), DMAIP (Dimethylaluminumisopropoxide) 중 어느 하나일 수 있다.
또한 바람직하게, 알루미늄 산화막의 증착온도는 100℃ 내지 250℃일 수 있으며, 원자층 증착법에 적용되는 반응가스는 O2, O3, N2O, H2O, H2O2 중 어느 하나일 수 있다.
또한 바람직하게, 제 1 및 제 2 자성박막은 CoFe, Co, NiFe 중 어느 하나일 수 있다.
본 발명의 다른 측면에 따르면, 기판의 상면에 스퍼터링에 의해 제 1 자성박막을 형성하는 단계, 하부 자성박막의 상면에 원자층 증착법에 의해 알루미늄 산화막을 형성하는 단계, 알루미늄 산화막의 상면에 스퍼터링에 의해 제 2 자성박막을 형성하는 단계를 포함하는 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자의 제조방법이 개시된다.
이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 자세히 설명한다.
도 1은 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자를 보인 개략도이다.
MRAM은 거대 자기저항 효과(GMR)형 또는 터널 자기저항 효과(TMR)형의 기억소자를 사용하여 정보기록이 이루어진다. 이들 중, TMR은 두 개의 강자성체층과 이들 사이에 개재되는 절연체층 또는 도체로 이루어지는 비자성체층을 포함하는 다층막 구조로, 고집적이 가능하여 MRAM의 재료로 매우 유용하게 사용된다.
TMR의 원리를 간략히 살펴보면, 두 강자성 스핀(spin) 사이에 터널링 확률은 두 전극의 상대적 자화방향에 의해 지배되는 것으로, 두 자성체의 자화방향이 같으면 한 전극의 점유된 스테이트 수와 다른 전극의 점유 가능한 스테이트 수가 최대로 일치되어 터널링 전류가 최대로 되고, 자화방향이 반대가 되면 터널링 전류가 최소가 된다. 따라서, 외부 자계에 따라 자성층간의 스핀배열의 평형 및 반평형 상태로 변화하고, 터널링 저항(전압)이 작아지나 커지는 현상이 발생하여 스토리지 셀(Storage cell)로써의 역할을 한다.
TMR재료는 다른 자기 저항(GMR, CMR 등) 재료에 비해 자기 저항비가 크고, 포화자계도 작으며, 전류가 CPP(current perpendicular to plane) 모드로 흐르기 때문에 고집적이 가능하다.
상기와 같이 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자는 TMR을 적용하여 3개의 핵심층으로 이루어지며, 도시된 바와 같이 기판(10) 상에 순차적으로 형성되는 제 1 자성박막(20), 알루미늄 산화막(30), 제 2 자성박막(40)으로 구성된다.
본 발명의 바람직한 일 실시예에 따르면, MRAM을 구성하는 두 자성 박막인 제 1 및 제 2 자성박막(20, 40)을 스퍼터링에 의해 형성되고, 제 1 및 제 2 자성박막(20, 40)에 개재되는 산화막으로 알루미늄 산화막(30)을 원자층 증착법에 의해 형성한다.
또한, 제 1 및 제 2 자성박막(20, 40)은 Co, CoFe, NiFe 중 하나일 수 있으며, 본 발명의 바람직한 일 실시예에서는 제 1 자성박막(20)은 CoFe층을 형성하고, 제 2 자성박막(40)은 Co층을 형성하였다.
이와 같이, 제 1 및 제 2 자성박막(20, 40)과 알루미늄 산화막(30)을 동일한 증착방법에 의해 수행하지 않고, 각기 다른 스퍼터링 및 원자층 증착법에 의해 수행함으로써, 저온증착의 실현이 가능함과 동시에 막질 저하의 우려를 최소화할 수 있다.
도 2는 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자의 제조방법을 설명하기 위한 플로우차트이다.
MRAM을 구성하는 3개의 핵심층을 형성하기 이전에, 기판(10)의 상면에 전도층(미도시)과 절연막(미도시)을 형성하고, 전세정(Pre-cleaning) 공정을 수행한다(단계 S10 내지 S20). 또한, 절연막을 선택적으로 식각하여 금속배선 콘택을 위한 트렌치를 형성하고, 트렌치 내부에 리세스된 전도층을 형성할 수 있다.
이후, 기판(10)의 상면에 스퍼터링 방법을 이용하여 제 1 자성박막(20)을 형성하고(단계 S30), 제 1 자성박막(20)의 상면에 원자층 증착법에 의해 알루미늄 산화막(30)을 형성한다(단계 S40).
본 발명의 일 실시에에 따르면, 알루미늄 산화막(30)을 형성함에 있어서, 플라즈마로 활성화한 산소 기체를 원료로 사용하는 직접 플라즈마 원자층 증착법, 원거리 플라즈마 원자층 증착법 중 어느 하나를 사용하고, 알루미늄 산화막(30)의 알루미늄 소스로는 낮은 증착온도 범위를 나타낼 수 있는 TMA(Trimethylaluminum) 또는 DMAIP(Dimethylaluminumisopropoxide)를 사용하며, 반응가스는 O2, O3, N2 O, H2O, H2O2 중 어느 하나를 적용하는 것이 바람직하다.
알루미늄 산화막(30)의 증착이 완료된 후, 제 1 자성박막(20)과 마찬가지로 스퍼터링 방법을 이용하여 제 2 자성박막(40)을 형성하며(단계 S50), 그 상부에 금속배선을 형성한다(단계 S60).
전술한 바와 같이 형성되는 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자는 제 1 및 제 2 자성박막(20, 40)은 스퍼터링을 이용하여 증착하고, 알루미늄 산화막(30)은 직접 플라즈마 원자층 증착법 또는 원거리 플라즈마 원자층 증착법을 사용하여 증착함으로써, 알루미늄 산화막(30)의 증착온도를 100℃ 내지 250℃의 범위로 낮출 수 있고, 이에 따라 공정중의 제 1 및 제 2 자성박막(20, 40)의 열화현상을 근본적으로 해결할 수 있다.
또한, 핀-홀의 생성 억제 특성을 향상시킬 수 있고, 탄소와 같은 불순물을 절감시킬 수 있으며, 증착되는 알루미늄 산화막(30)의 밀도를 향상시킴과 함께 막의 질을 향상시킬 수 있다.
이상에서는 본 발명의 바람직한 실시예를 중심으로 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 당업자에 의해 적절하게 변경하거나 변형할 수 있다. 이와 같은 변경이나 변형은 본 발명의 정신을 벗어나지 않는 한, 본 발명의 권리범위에 속하는 것은 당연하다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 이하에 서술되는 특허의 청구범위에 의해 정해져야 한다.
이상에서 살펴본 바와 같이, 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자 및 그 제조방법은 두 자성박막은 스퍼터링에 의해 형성하고, 두 자성박막에 개재되는 알루미늄 산화막은 원자층 증착법에 의해 형성함으로써, 기존의 원자층 증착법 공정에서보다 더 낮은 증착온도 범위를 보이고, 이에 따라 공정 중의 MR을 낮추는 자성막의 열화현상을 근본적으로 해결할 수 있는 효과가 있다.
또한, 플라즈마 원자층 증착법을 사용함으로써, 핀-홀의 생성을 억제하는 특성을 향상시키고, 탄소와 같은 불순물을 감소시키며, 증착되는 알루미늄 산화막을 밀도를 향상시키는 효과가 있다.
더욱이, 알루미늄 산화막의 알루미늄 소스로 TMA 또는 DMAIP를 사용함으로써, 다른 소스를 사용하였을 때보다 가장 낮은 온도범위에서 증착이 가능한 이점이 있다.
도 1은 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자를 보인 개략도이다.
도 2는 본 발명에 따른 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자의 제조방법을 설명하기 위한 플로우차트이다.

Claims (7)

  1. 기판;
    상기 기판의 상면에 스퍼터링에 의해 형성되는 제 1 자성박막;
    상기 제 1 자성박막의 상면에 원자층 증착법에 의해 형성되는 알루미늄 산화막;
    상기 알루미늄 산화막의 상면에 상기 스퍼터링에 의해 형성되는 제 2 자성박막을 포함하는 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자.
  2. 제 1 항에 있어서, 상기 원자층 증착법은 직접 플라즈마 원자층 증착법, 원거리 플라즈마 원자층 증착법 중 어느 하나인 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자.
  3. 제 1 항에 있어서, 상기 알루미늄 산화막의 알루미늄 소스는 TMA(Trimethylaluminum), DMAIP(Dimethylaluminumisopropoxide) 중 어느 하나인 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 상기 알루미늄 산화막의 증착온도는 100℃ 내지 250℃인 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자.
  5. 제 4 항에 있어서, 상기 원자층 증착법에 적용되는 반응가스는 O2, O3, N2O, H2O, H2O2 중 어느 하나인 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자.
  6. 제 1 항에 있어서, 상기 제 1 및 제 2 자성박막은 CoFe, Co, NiFe 중 어느 하나인 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자.
  7. 기판의 상면에 스퍼터링에 의해 제 1 자성박막을 형성하는 단계;
    상기 하부 자성박막의 상면에 원자층 증착법에 의해 알루미늄 산화막을 형성하는 단계;
    상기 알루미늄 산화막의 상면에 상기 스퍼터링에 의해 제 2 자성박막을 형성하는 단계를 포함하는 것을 특징으로 하는 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자의 제조방법.
KR1020030076738A 2003-10-31 2003-10-31 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법 KR20050041535A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030076738A KR20050041535A (ko) 2003-10-31 2003-10-31 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030076738A KR20050041535A (ko) 2003-10-31 2003-10-31 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20050041535A true KR20050041535A (ko) 2005-05-04

Family

ID=37243002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030076738A KR20050041535A (ko) 2003-10-31 2003-10-31 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법

Country Status (1)

Country Link
KR (1) KR20050041535A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150012511A (ko) * 2013-07-25 2015-02-04 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150012511A (ko) * 2013-07-25 2015-02-04 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
US7579197B1 (en) Method of forming a magnetic tunnel junction structure
CN107689417B (zh) 磁存储装置及其制造方法
US8634231B2 (en) Magnetic tunnel junction structure
KR101382521B1 (ko) 불균일한 전류 경로들을 가진 스핀 토크 구동 자기 터널 접합 및 이를 형성하기 위한 복합 하드마스크 아키텍쳐
ATE421757T1 (de) Magetspeicherzellenfeld mit wahlfreiem zugriff mit dünnen elektrisch leitfähigen lese- und schreibleitungen
US7683447B2 (en) MRAM device with continuous MTJ tunnel layers
CN110010637B (zh) 一种自旋轨道矩磁阻式随机存储器及制备方法
JP2004266252A (ja) 磁気トンネル接合構造体及びその製造方法
CN1713299A (zh) 磁性存储单元以及制造磁性存储单元的方法
JP2006253637A (ja) 非晶質ＣｏＦｅＳｉＢ又は非晶質ＮｉＦｅＳｉＢ自由層を備える磁気トンネル接合
JP2005515625A (ja) 低減された粗さを有する抵抗性メモリ素子
JP2010205931A (ja) 磁気記憶デバイスの製造方法及び磁気記憶装置
KR100445064B1 (ko) 자기저항식 랜덤 액세스 메모리 제조 방법
JPWO2019053573A1 (ja) 半導体装置、および半導体装置の作製方法
US6787372B1 (en) Method for manufacturing MTJ cell of magnetic random access memory
US6465262B2 (en) Method for manufacturing a semiconductor device
KR20050041535A (ko) 알루미늄 산화막을 이용한 자기 랜덤 엑세스 메모리 소자및 그 제조방법
CN113224232B (zh) 基于底电极垂直向电压控制的sot-mram及制造、写入方法
KR20030001106A (ko) 원자층 증착법을 이용한 자기저항식 랜덤 액세스 메모리용나노 소자 형성 방법
KR100586265B1 (ko) 비정질 코발트-철-실리콘-보론 자유층을 구비하는 자기 터널 접합
KR20030002120A (ko) 자기저항식 랜덤 액세스 메모리용 절연막 형성 방법
KR100433936B1 (ko) 자기저항식 랜덤 액세스 메모리의 자성 터널링 접합층 형성 방법
CN111293212B (zh) 基于隧穿隔离层的磁性隧穿结器件及其制作方法
KR100586267B1 (ko) 비정질 니켈-철-실리콘-보론 자유층을 구비하는 자기 터널접합
US6849466B2 (en) Method for manufacturing MTJ cell of magnetic random access memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application