KR20050041082A - 수동소자 매립 회로기판 및 그 제조방법 - Google Patents
수동소자 매립 회로기판 및 그 제조방법 Download PDFInfo
- Publication number
- KR20050041082A KR20050041082A KR1020030075994A KR20030075994A KR20050041082A KR 20050041082 A KR20050041082 A KR 20050041082A KR 1020030075994 A KR1020030075994 A KR 1020030075994A KR 20030075994 A KR20030075994 A KR 20030075994A KR 20050041082 A KR20050041082 A KR 20050041082A
- Authority
- KR
- South Korea
- Prior art keywords
- circuit board
- passive element
- outer layer
- printed
- error
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/09—Use of materials for the conductive, e.g. metallic pattern
- H05K1/092—Dispersed materials, e.g. conductive pastes or inks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
- H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
발명에 의한 수동소자 매립 회로기판은 저온 소결 세라믹 공법으로 제작된 회로기판의 표면에 수동소자가 정확한 특성값을 갖도록 형성하고 인쇄회로기판을 적층하여 고밀도의 집적이 가능한 수동소자 매립 회로기판에 관한 것으로서, 회로패턴이 형성된 그린 테이프가 다수층으로 적층되고, 각 층이 전기적으로 연결되도록 전도성 물질이 충진된 비아홀이 형성되며, 외층 표면에 상기 수동소자가 형성된 후 저온 소결되어 이루어진 다층의 회로기판과, 상기 회로기판의 외층에 형성되어 상기 수동소자를 매립시키고 상기 능동소자가 표면에 실장되는 인쇄회로기판으로 구성된다.
Description
본 발명은 저온 소결 세라믹 공법으로 제작된 수동소자 매립 회로기판에 관한 것으로서, 보다 상세하게는 저온 소결 세라믹 공법으로 제작된 회로기판의 표면에 수동소자가 정확한 특성값을 갖도록 형성하고 인쇄회로기판을 적층하여 고밀도의 집적이 가능한 수동소자 매립 회로기판 및 그 제조방법에 관한 것이다.
근래에 전자기기의 소형화, 경량화, 고밀도화 및 고신뢰화의 추세에 따라 반도체는 고집적화, 다기능화, 고속화, 고출력화 및 곤신뢰성화가 필수적으로 요구되고 있으며, 이에 따라 세라믹을 저온에서 동시에 소결(Low Temperature Cofired Ceramic, 이하 LTCC)시켜 회로기판을 제조하는 방법이 개발되었다.
상기와 같이 LTCC 공법으로 제작된 회로기판은 제조공정중에 내부에 저항, 콘덴서, 인덕터와 같은 수동소자의 매립이 가능하여 부품의 크기를 획기적으로 적게하는 것이 가능하게되었다.
도 1은 종래 기술에 의한 수동소자 매립 회로기판이 간략하게 도시된 단면도이다.
상기와 같이 수동소자가 매립된 회로기판은 도 1에 도시된 바와 같이, 세라믹 분말과 바인더 등을 섞어서 만든 얇은 판형상의 그린 테이프(12)가 복수개의 층으로 적층된 회로기판(10)이 형성되고, 각 층간에는 전기 전도성 페이스트가 인쇄되어 회로패턴(14)을 형성하는 컨덕터 라인이 형성되어 있으며, 각 층간에는 전기적인 연결을 위해 형성된 비아홀에 전도성 페이스트가 삽입되도록 하여 전기전인 연결을 이루도록 구성된다.
그리고, 상기 그린 테이프(12)에는 해당 특성값을 가진 페이스트가 인쇄되어 수동소자(20)를 형성하고 있다.
상기 수동소자(20)의 일예로 일정치의 저항값을 가진 페이스트를 인쇄하여 저항을 형성시키는 것이 가능하다.
상기 수동소자(20)는 상기 회로기판(10)의 내층에 매립되어 있는 매립수동소자(20a)와 회로기판(10)의 표면에 형성된 표면수동소자(20b)로 구분할 수 있다.
그리고, 상기 회로기판(10)의 표면에는 전원인가시 고주파 클럭으로 작동되는 IC 또는 베어 칩과 같은 능동소자(30)가 실장된다.
상기와 같이 구성된 수동소자(20) 매립 회로기판(10)을 제조하기 위해서는 먼저, 세라믹 분말과 바인더 등을 섞어 얇은 판형상의 그린 테이프(12)를 제작한다.
상기 그린 테이프(12)는 상기 회로기판(10)의 몸체를 이루며 변형과 가공이 용이한 상태로 이루어진다.
상기와 같이 그린 테이프(12)가 제작되면 각각의 그린 테이프(12)에 전기 전도성 페이스트를 인쇄하여 회로가 형성되도록 한고, 각 그린 테이프(12) 층간에 전기적인 연결을 위해 비아홀(18)을 형성하고, 상기 비아홀(18)에 전기 전도성 페이스트를 인쇄하여 전기가 통전되도록 한다.
여기서, 각 층에 수동소자(20)를 형성하기 위해서는 해당 특성값을 가진 페이스트를 인쇄하고, 각종 회로 및 수동소자(20)가 인쇄된 회로기판(10)을 적층시킨다.
이와 같이 적층된 회로기판(10)은 850℃ 내지 950℃의 온도에서 소결(Sintering)하면 각각의 재료 내부에 포함된 바인더가 휘발되고 세라믹 분말이 소결되어 기계적인 강도와 전기적인 특성이 나타나게된다.
상기와 같은 기판 제조 과정에서 형성된 수동소자(20)는 각각의 회로기판(10)이 소결되는 과정에서 팽창 및 수축이 발생되며, 그 형상, 재질, 두께의 미차에 의해 오차가 발생되게된다.
상기와 같은 오차는 레이저 등의 수리장비를 통해 미세하게 절단되며 특성값을 보정하는 레이저 트리밍 등의 방법을 통해 높은 정밀도를 갖도록 보정된다.
그러나, 상기와 같이 구성된 종래의 수동소자 매립 회로기판은 상기 수동소자가 내층 깊은 곳에 매립된 경우, 레이저를 조사할 수 없게되어 오차가 발생된 수동수자의 보정이 불가능하여 정밀한 제품에 적용되지 못하는 문제점이 있다.
또한, 상기 수동소자가 표면에 형성된 경우, 오차가 발생되면 레이저 트리밍을 통해 오차를 보정할 수 있으나, IC 또는 베어 칩 등과 같은 능동소자의 조립이 이루어지는 표면적을 차지하게되어 고밀도 회로기판의 조립성을 저하시키는 문제점이 있다.
본 발명은 상기한 종래 기술의 문제점을 해결하기 위하여 안출된 것으로서, LTCC 공법으로 제작된 회로기판의 표면에 수동소자를 형성시켜 오차를 레이저로 보정한 후, 능동소자가 실장될 수 있도록 회로기판을 형성하여 회로기판의 정밀도를 높일 수 있고, 표면에 능동소자와 같은 회로부품이 부착될 수 있는 유효면적이 증가된 수동소자 매립 회로기판 및 그 제조방법을 제공하는데 그 목적이 있다.
상기한 과제를 실현하기 위한 본 발명에 의한 수동소자 매립 회로기판은 독립적으로 동작되는 능동소자와 상기 능동소자의 동작을 보조하거나 보호하는 수동소자를 포함하여 구성된 회로기판에 있어서,
회로패턴이 형성된 그린 테이프가 다수층으로 적층되고, 각 층이 전기적으로 연결되도록 전도성 물질이 충진된 비아홀이 형성되며, 외층 표면에 상기 수동소자가 형성된 후 저온 소결되어 이루어진 다층의 회로기판과, 상기 회로기판의 외층에 형성되어 상기 수동소자를 매립시키고 상기 능동소자가 표면에 실장되는 인쇄회로기판으로 구성된다.
또한, 상기와 같이 구성된 본 발명의 수동소자 매립 회로기판 제조방법은 그린 테이프에 회로패턴을 형성시키는 제 1단계와, 상기 제 1단계의 그린 테이프를 다수의 층으로 적층하여 전기적으로 연결된 회로기판을 형성시키는 제 2단계와, 상기 제 2단계에서 형성된 회로기판의 외층 표면에 수동소자를 형성시킨 후 상기 회로기판에 기계적인 강도와 전기적인 특성이 나타나도록 소결시키는 제 3단계와, 상기 제 3단계에서 소결되며 오차가 발생된 수동소자가 특성값을 갖도록 오차를 보정시키는 제 4단계와, 상기 제 4단계에서 상기 수동소자의 오차가 보정되면 외층에 능동소자가 실장될 수 있도록 인쇄회로기판을 형성시키는 제 5단계로 구성된다.
도 2는 본 발명에 의한 수동소자 매립 회로기판이 간략하게 도시된 단면도이다.
본 발명에 의한 수동소자 매립 회로기판(40)은 도 2에 도시된 바와 같이, 세라믹 분말과 바인더 등을 섞어서 얇은 만든 판형상의 그린 테이프(52)가 다수층으로 적층되어 있고, 상기 그린 테이프(52)에는 전기 전도성 페이스트가 인쇄되어 회로패턴(54)을 이루는 컨덕터 라인이 형성된다.
그리고, 상기 그린 테이프(52)는 다수의 층으로 적층이 이루어지고, 각 층간 회로패턴(54)의 전기적인 연결을 위해 형성된 비아홀(58)에는 전기 전도성 페이스트가 인쇄되어 전기적으로 통전되도록 구성된다.
상기와 같이 구성된 회로기판(50)의 표면에는 재질, 두께 및 형상에 따라 서로다른 특성값을 갖는 페이스트가 인쇄되어, 그 특성값에 따라 능동소자(70)의 동작을 보조 또는 보호하는 수동소자(60)가 형성되어 있다.
또한, 상기 회로기판(50)의 외층으로는 상기 수동소자(60)가 매립되도록 레진층(82)과 동박판(84)이 교호적으로 적층된 인쇄회로기판(80)이 형성되고, 상기 인쇄회로기판(80)의 외층에 형성된 회로패턴(54)과 상기 회로기판의 회로패턴(54)에는 층간 비아홀(58)이 형성되어 전기적으로 연결되어 있다.
여기서, 상기 수동소자(60)는 인쇄된 페이스트의 재질, 두께 또는 형상에 따라 특성치가 변화되게 되는데, 상기 회로기판(50)이 소결되는 과정에서 상기 수동소자(60)에 팽창 또는 수축이 발생되어 상기 수동소자(60)의 형상 또는 크기 등의 외적인 변형이 발생되므로, 상기와 같이 변형된 부분을 레이저를 이용하여 트리밍하여 오차를 보정한다.
한편, 본 발명의 실시예에 있어서, 상기 인쇄회로기판(80)은 상기 회로기판(50)의 양면에 모두 형성되나, 필요시 단면에만 형성되는 것도 물론 가능하다.
또한, 상기 인쇄회로기판(80)은 필요시 다층으로 형성되도록 하여 제품이 보다 직접될 수 있도록 구성되는 것이 바람직하다.
상기와 같이 구성된 수동소자 매립 회로기판(40)은 상기 인쇄회로기판(80)의 표면에 각종 능동소자(70)를 포함한 전자부품이 실장됨으로서 고정밀 수동소자(60) 매립 회로기판(50)을 이루게된다.
상기와 같이 구성된 본 발명의 수동소자 매립 회로기판 제조방법을 살펴보면 다음과 같다.
도 3a 내지 도 3h는 본 발명에 의한 수동소자(60) 매립 회로기판(50)의 제조방법이 순차적으로 도시된 구성도이다.
먼저, 제 1단계에서 도 3a와 같이 세라믹분말과 바인더가 혼합된 그린 테이프(52)에 회로패턴(54)을 형성하여 적층시킨 후, 제 2단계에서 각 층간 회로가 연결될 수 있도록 비아홀(58)을 형성하여, 상기 비아홀(58)에 전도성 물질을 충진시켜 회로기판(50)을 구성한다.
제 3단계는 상기와 같이 회로기판(50)이 형성되면, 도 3b와 같이, 회로패턴(54) 사이에 수동소자(60)를 이루는 페이스트를 도포하고, 850℃ 내지 950℃의 온도에서 소결하여 각각의 재료 내부에 포함된 바인더가 휘발되고 세라믹 분말이 소결되어 기계적인 강도와 전기적인 특성이 나타나게한다.
제 4단계는 상기 회로기판(50)이 소결되는 과정에서 상기 수동소자(60)에 변형이 발생되며 특성값에 오차가 발생되게되므로, 도 3c와 같이 레이저로 오차가 발생된 부분을 제거 또는 수리하여 상기 수동소자(60)가 특성값을 갖도록 오차를 보정한다.
제 5단계는 상기와 같이 회로기판(50)에 형성된 수동소자(60)가 특성값을 갖도록 형성되면, 상기 회로기판(50)의 외측에 능동소자(70)가 실장될 수 있도록 인쇄회로기판(80)을 형성시키게 된다.
여기서, 상기 제 5단계는 상기 인쇄회로기판(80)이 형성되며 상기 수동소자(60)가 매립되게되므로, 상기 인쇄회로기판(80)에 실장된 능동소자(70)와 상기 회로기판(50)이 전기적으로 연결되도록 층간 비아홀(58)을 형성시키는 과정을 필요로 한다.
보다 상세하게는 도 3d와 같이, 제 1과정에서 상기 회로기판(50)의 외층에 동박판(84)과 레진층(82)이 교호적으로 적층되어 층을 이루도록 배치하고, 이를 열압착하여 도 3e와 같이 상기 레진층(82)이 용융되며 상기 동박판(84)을 접합시키는 동시에 절연이 이뤄지도록 하고 한다.
상기 제 1과정을 통해 동박판(84)이 열압착되게되면, 도 3f와 같이, 상기 동박판(84)에 외층 패턴이 형성되도록 노광 및, 현상, 에칭, 박리하는 에칭 처리하는 제 2과정을 통해 필요없는 부분을 제거한다.
제 3과정은 도 3g와 같이, 상기 제 2과정에서 동박판(84)이 제거된 부위의 하측 회로기판(50)이 드러나도록 레이저를 조사하여 레진을 제거하는 과정으로, CO2레이저 또는 플라즈마 레이저를 동박판(84)이 제거된 레진층(82)에 조사하여 상기 레진층(82)을 용해시킴으로서, 하층에 위치된 회로기판(50)이 노출되도록 한다.
그리고, 상기 제 3과정에서 회로기판(50)이 노출되게되면, 도 3h에 도시된 바와 같이, 상측에 위치된 동박판(84)과 전기적으로 통전되도록 레이저로 가공된 부위를 도금시켜 전기적으로 접속하는 제 4과정을 거치게된다.
본 발명의 실시예에서는 상기 동박판(84)과 회로기판(50)을 통전시키기 위해 전기적 저항이 작은 동도금을 사용하고 있다.
이상과 같이 본 발명에 의한 수동소자 매립 회로기판 및 그 제조방법을 예시된 도면을 참조로 설명하였으나, 본 명세서에 개시된 실시예와 도면에 의해 본 발명은 한정되지 않으며 그 발명의 기술사상 범위내에서 당업자에 의해 재질을 포함한 다양한 변형이 이루어질 수 있음은 물론이다.
따라서, 상기와 같이 구성되는 본 발명에 의한 수동소자 매립 회로기판 구조 및 그 제조방법은 종래기술의 문제점인 수동소자가 내부에 매립될 경우 오차의 보정이 불가능하다는 문제점을 해결한 것으로, 상기 수동소자의 특성값이 유지되도록 오차를 보정한 후, 상기 수동소자를 변형없이 매립시키며 외층에 능동소자가 실장될 수 있도록 하여, 수동소자 매립 회로기판이 고밀도로 집적되며, 고정도 유지할 수 있는 이점이 있다.
또한, 상기 수동소자가 매립되도록 하여 능동소자가 실장되는 유효면적을 증가시킬 수 있는 이점이 있다.
또한, 상기 능동소자의 실장을 위해 사용되는 인쇄회로기판은 공정이 간단하고, 생산비가 적게 소요되어 제품의 생산비가 절감되는 효과가 있다.
도 1은 종래 기술에 의한 수동소자 매립 회로기판이 간략하게 도시된 단면도,
도 2는 본 발명에 의한 수동소자 매립 회로기판이 간략하게 도시된 단면도,
도 3a 내지 도 3h는 본 발명에 의한 수동소자 매립 회로기판의 제조방법이 순차적으로 도시된 구성도이다.
<도면의 주요 부분에 대한 부호의 설명>
50 : 회로기판 52 : 그린 테이프
54 : 회로패턴 58 : 비아홀
60 : 수동소자 70 : 능동소자
80 : 인쇄회로기판 82 : 레진층
84 : 동박판
Claims (6)
- 독립적으로 동작되는 능동소자와 상기 능동소자의 동작을 보조하거나 보호하는 수동소자를 포함하여 구성된 회로기판에 있어서,회로패턴이 형성된 그린 테이프가 다수층으로 적층되고, 각 층이 전기적으로 연결되도록 전도성 물질이 충진된 비아홀이 형성되며, 외층 표면에 상기 수동소자가 형성된 후 저온 소결되어 이루어진 다층의 회로기판과,상기 회로기판의 외층에 형성되어 상기 수동소자를 매립시키고 상기 능동소자가 표면에 실장되는 인쇄회로기판으로 구성된 것을 특징으로 하는 수동소자 매립 회로기판.
- 제 1항에 있어서,상기 수동소자는 해당 특성값을 기진 페이스트가 인쇄된 후 오차가 보정된 것을 특징으로 하는 수동소자 매립 회로기판.
- 제 1항에 있어서,상기 수동소자는 해당 특성값을 가진 페이스트가 인쇄된 후 레이저를 조사하여 인쇄된 페이스트가 특성값을 갖도록 오차가 보정된 것을 특징으로 하는 수동소자 매립 회로기판.
- 제 1항에 있어서,상기 인쇄회로기판은 적어도 한 면 이상에 적어도 한 층 이상으로 형성된 것을 특징으로 하는 수동소자 매립 회로기판.
- 그린 테이프에 회로패턴을 형성시키는 제 1단계와,상기 제 1단계의 그린 테이프를 다수의 층으로 적층하여 전기적으로 연결된 회로기판을 형성시키는 제 2단계와,상기 제 2단계에서 형성된 회로기판의 외층 표면에 수동소자를 형성시킨 후 상기 회로기판에 기계적인 강도와 전기적인 특성이 나타나도록 소결시키는 제 3단계와,상기 제 3단계에서 소결되며 오차가 발생된 수동소자가 특성값을 갖도록 오차를 보정시키는 제 4단계와,상기 제 4단계에서 상기 수동소자의 오차가 보정되면 외층에 능동소자가 실장될 수 있도록 인쇄회로기판을 형성시키는 제 5단계로 구성된 것을 특징으로 하는 수동소자 매립 회로기판 제조방법.
- 제 5항에 있어서,제 5단계에서 상기 인쇄회로기판은 상기 회로기판의 외층에 동박판과 레진층이 교호적으로 적층되어 층을 이루도록 열압착되는 제 1과정과,상기 제 1과정에서 열압착된 동박판이 중 일부가 제거되도록 에칭 처리하여 외층 회로패턴을 형성시키는 제 2과정과,상기 제 2과정에서 동박판이 제거된 부위의 하측 회로기판이 드러나도록 레이저를 조사하여 레진을 제거하는 제 3과정과,제 3과정에서 레진이 제거된 하측 회로기판과 상측 동박판 사이가 전기적으로 통전되도록 상기 레이저 가공 부위를 동도금시키는 제 4과정으로 구성된 것을 특징으로 하는 수동소자 매립 회로기판 제조방법.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075994A KR100565501B1 (ko) | 2003-10-29 | 2003-10-29 | 수동소자 매립 회로기판 및 그 제조방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030075994A KR100565501B1 (ko) | 2003-10-29 | 2003-10-29 | 수동소자 매립 회로기판 및 그 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20050041082A true KR20050041082A (ko) | 2005-05-04 |
KR100565501B1 KR100565501B1 (ko) | 2006-03-30 |
Family
ID=37242609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030075994A KR100565501B1 (ko) | 2003-10-29 | 2003-10-29 | 수동소자 매립 회로기판 및 그 제조방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100565501B1 (ko) |
-
2003
- 2003-10-29 KR KR1020030075994A patent/KR100565501B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100565501B1 (ko) | 2006-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7282394B2 (en) | Printed circuit board including embedded chips and method of fabricating the same using plating | |
JP4453702B2 (ja) | 複合型電子部品及びその製造方法 | |
JP5093353B2 (ja) | 部品内蔵モジュールの製造方法及び部品内蔵モジュール | |
KR20060018818A (ko) | 3차원의 모든 유기체 배선 구조들을 제조하기 위한 방법 | |
US7463475B2 (en) | Multilayer electronic component, electronic device, and method for manufacturing multilayer electronic component | |
JP2005286112A (ja) | プリント配線板及びその製造方法 | |
WO2014162478A1 (ja) | 部品内蔵基板及びその製造方法 | |
JP2006324568A (ja) | 多層モジュールとその製造方法 | |
KR100747022B1 (ko) | 임베디드 인쇄회로기판 및 그 제작방법 | |
WO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
WO2006011508A1 (ja) | 複合型電子部品及びその製造方法 | |
JP2003188538A (ja) | 多層基板、および多層モジュール | |
JP5192865B2 (ja) | 部品内蔵配線基板の製造方法 | |
JP2005302854A (ja) | 部品内蔵両面基板、部品内蔵両面配線板およびその製造方法 | |
JP2715934B2 (ja) | 多層印刷配線基板装置及びその製造方法 | |
TWI477214B (zh) | 具有內埋元件的電路板及其製作方法 | |
JP2008166456A (ja) | 配線基板及びその製造方法 | |
KR100565501B1 (ko) | 수동소자 매립 회로기판 및 그 제조방법 | |
JP4283523B2 (ja) | 複合多層基板およびそれを用いたモジュール | |
JP2011061010A (ja) | 部品内蔵モジュールの製造方法 | |
KR100649683B1 (ko) | 무선고주파용 인쇄회로기판 및 그 제조방법 | |
JP2007305631A (ja) | 樹脂多層基板、複合型電子部品及びそれぞれの製造方法 | |
JP2002271028A (ja) | コイル内蔵多層基板及びその製造方法並びに積層コイルの製造方法 | |
JP2002100697A (ja) | 電子部品およびそれを備える電子装置 | |
KR20160009577A (ko) | 부품내장기판 및 그 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |