KR20050039022A - 액정표시장치용 어레이기판의 제조방법 - Google Patents

Abstract

본 발명은 액정표시장치에 관한 것으로 특히, 액정표시장치용 어레이기판의 제조방법에 관한 것이다.

본 발명에 따른 액정표시장치용 어레이기판은, 기판에 박막트랜지스터와 어레이 배선을 형성하는 공정 중, 정전기에 의한 영향을 받지 않기 위한 등전위 형성 방법으로, 게이트 배선과 데이터 배선을 각각 하나로 연결하여 구성하였다.

이후 공정에서 전기적인 테스트를 위해, 상기 박막트랜지스터와 어레이배선의 상부에 형성된 보호막을 패턴하는 공정 중, 다수의 게이트 배선 및 데이터 배선을 홀수 번째와 짝수 번째로 분리하기 위한 절단 공정을 진행하게 된다.

이를 위해 특히, 상기 데이터 배선은 절단되는 부분에 대응하는 배선을 매쉬형태(격자형태)로 패턴하여 절단이 용이하도록 하는 한편, 종래와는 달리 배선폭을 작게 하지 않아도 되므로 저항의 차이가 최소화되어 충분한 등전위 효과를 얻을 수 있는 장점이 있다.

Description

액정표시장치용 어레이기판의 제조방법{Method for fabricating of an array substrate of liquid crystal display device}

본 발명은 액정표시장치(liquid crystal display device)에 관한 것으로, 액정표시장치용 어레이기판의 제작 공정 중 배선의 등전위 상태 불안에 의해 발생하는 불량을 방지하기 위한 어레이기판의 제조공정에 관한 것이다.

일반적으로, 액정표시장치는 전계분포의 세기를 달리하면 변화하는 액정의 배열특성을 이용하여, 하부로 조사되는 빛이 상기 액정을 통하여 외부로 출사되는 양을 조절함으로써 화상을 표시하는 장치이다.

이를 위해, 보통 액정패널은 어레이기판과 컬러필터기판으로 나뉘어 지며, 어레이기판은 수직하게 교차하여 화소영역을 정의하는 데이터 배선과 게이트 배선이 구성되고, 두 배선의 교차지점 즉, 단일 화소의 일 측에는 박막트랜지스터가 위치하고, 각 화소마다 투명한 화소전극이 구성된다.

상기 컬러필터 기판의 전면에는 투명한 공통전극이 구성되고, 각 화소에 대응하여 서로 다른 색상에 해당하는 컬러필터가 구성된다.

전술한 구성에서, 상기 박막트랜지스터는 상기 게이트 배선과 데이터 배선으로부터 신호를 받게 되며, 상기 게이트 배선의 신호에 따라 상기 데이터 배선의 신호가 상기 박막트랜지스터를 지나 상기 화소 전극에 전달된다.

따라서, 상기 화소 전극과 공통 전극 사이에 발생한 전계에 따라 액정이 배열하게 되고, 이러한 액정의 배열에 따라 빛이 투과되어 화상을 얻게 된다.

이하, 도 1을 참조하여, 전술한 어레이기판의 구성을 더욱 상세히 살펴본다.

도 1은 종래에 따른 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이다.

도시한 바와 같이, 기판(투명한 절연기판, 10)상에 제 1 방향으로 연장되는 게이트 배선(12)과, 게이트 배선(12)과는 수직한 방향으로 교차하여 화소 영역(P)을 정의하는 데이터 배선(32)이 구성된다.

상기 두 배선(12,32)의 교차지점에는 게이트 전극(12)과, 게이트 전극(16) 상부에 위치한 반도체층(24)과, 반도체층(24)상의 일 측에 구성되고 상기 데이터 배선(32)에서 연장된 소스 전극(28)과, 이와는 소정간격 이격된 드레인 전극(30)을 포함하는 박막트랜지스터(T)가 구성된다.

상기 게이트 배선(12)의 일 끝단과 상기 데이터 배선(32)의 일 끝단에는 각각 외부로부터 신호가 입력되는 게이트 패드(14)와 데이터 패드(34)가 구성되고, 상기 게이트 패드(14)의 상부에는 이와 접촉하는 섬형상의 투명한 게이트 패드 전극(46)이 구성되고, 상기 데이터 패드(34)에는 이와 접촉하는 데이터 패드 전극(48)이 구성된다.

전술한 구성에서, 상기 데이터 배선(32)과 게이트 배선(12)은 공정 중 발생할 수 있는 정전기의 영향을 받지 않기 위해, 등전위 상태로 만들 필요가 있으며 이를 위해, 상기 데이터 배선(32)과 게이트 배선(12)의 일 끝단에는 다수의 데이터 배선(32)과 게이트 배선(12)을 각각 하나로 묶는 단락배선(18,20,36)을 형성한다.

이때, 상기 박막트랜지스터(T)의 반도체층(24)에서 연장된 연장부(26)는 상기 데이터 배선(32)과 데이터 패드(34)와, 데이터 배선(32)을 하나로 묶는 단락배선(36)의 하부에 구성된다.

이러한 연장부는 상부 금속층의 증착특성을 개선하는 기능을 하게 된다.

특징적인 것은 도시한 바와 같이, 4마스크의 경우 공정 상 상기 소스 및 드레인 전극과 데이터 배선 및 데이터 패드(32,34)와, 상기 데이터 배선(32)을 하나로 묶는 단락배선(36)의 외부로 상기 반체층 및 연장부(24,26)의 순수 비정질 실리콘층(24a,26a)이 노출되어 구성된다는 것이다.

전술한 구성에서, 상기 데이터 배선 및 게이트 배선(32,12)은 공정이 완료 된 후 전기적인 테스트를 위해 홀수번째와 짜수번째로 각 그룹을 나누어야 하며, 이때에도 상기 각 홀수번째와 짝수번째에 속하는 배선들은 서로 등전위를 형성하기 위해 각각 하나로 묶여 구성되어야 한다.

이를 위해, 상기 데이터 배선(32)을 묶는 단락 배선은 서로 이격된 동시에 서로 다른 층에 구성된 제 1 단락배선(20)과 제 2 단락배선(36)으로 구성되고, 상기 게이트 배선(12)을 묶는 단락 배선(18, 미도시)은 게이트 배선의 양측에 각각 형성된 제 3 단락 배선(18)과 제 4 단락배선(미도시)으로 구성된다.

제조 공정 과정에서는 다수의 데이터 배선(32)이 동일층에 형성된 제 2 단락배선(36)에 동시에 하나로 연결되고, 상기 게이트 배선(12)은 양측의 제 3 단락배선(18)과 제 4 단락 배선(미도시)에 동시에 연결되어 구성되나, 공정이 거의 완료되는 시점인 보호막(미도시)을 패터닝하는 공정에서는 상기 게이트 배선(12)과 데이터 배선(32)은 홀수번째와 짝수번째의 그룹으로 나뉘어 구성되어야 한다.

따라서, 게이트 배선(12)은 홀수번째 또는 짝수번째의 배선만이 제 3 단락 배(36)선에 연결되도록, 동일 그룹에 속하지 않은 배선을 상기 제 3 단락 배선(18)으로부터 절단한다.

이와 같이 하면 상기 제 4 단락 배선(미도시)은 상기 제 3 단락배선(미도시)에 연결되지 않은 나머지 그룹에 속하는 배선이 모두 하나로 연결된 형상이 될 수 있다.

또한, 상기 데이터 배선(32)의 경우에는 제 2 단락배선(36)에 묶여 있는 다수의 데이터 배선(32)을 홀수번째와 짝수번째의 두 그룹으로 나누고, 임의의 한 그룹에 속하는 배선을 절단하는 공정을 진행한다.

물론, 절단된 배선들은 상기 제 1 단락배선(20)과 소정의 연결 수단(50)을 통해 연결되어 구성된다.

따라서, 데이터 배선 또한 홀수번째와 짝수번째로 나뉘어 각각 별도의 단락배선과 연결되어 구성된다.

이때, 상기 게이트 배선(12)과 데이터 배선(32)을 절단하는 공정이 동시에 진행되며, 상기 게이트 배선(12)과 제 3 단락배선을 연결하는 연결부(A2)는 일반적으로 알루미늄 재질로 형성되기 때문에 식각이 빠르게 진행되는 반면, 상기 데이터 배선(32)과 제 2 단락배선(36)을 연결하는 연결부(A1)는 크롬(Cr) 또는 몰리브덴(Mo)과 같은 금속으로 형성되기 때문에 상기 알루미늄에 비해 식각이 느리게 진행된다.

따라서, 빠르고 정확한 식각을 위해 상기 제 2 단락배선(36)과 데이터 배선의 연결부(50)는 상기 단락배선의 폭(6㎛)에 비해 작은 폭(4㎛)으로 구성한다.

전술한 바와 같은 평면 구성을 가지는 어레이기판의 단면 구성을 이하, 도 2와 도 3을 참조하여 설명한다.

도 2와 도 3은 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ을 따라 절단한 단면도이다.

(Ⅱ-Ⅱ는 박막트랜지스터와 화소 영역을 절단한 단면도이고, Ⅲ-Ⅲ은 데이터 패드부와 제 1 단락배선의 연결부위를 절단한 단면도이고 보호막을 패턴한 공정까지만 나타낸 도면이다.)

도시한 바와 같이, 기판(10)상에 게이트 전극(16)과, 게이트 절연막(22)과, 반도체층(24)과, 소스 및 드레인 전극(28,30)이 순차 적층된 박막트랜지스터(T)가 구성되고, 박막트랜지스터(T)를 사이에 두고 교차하여 화소 영역(P)을 정의하는 게이트 배선(12)과 데이터 배선(32)이 구성된다.

상기 게이트 배선(12)은 게이트 전극(16)과 연결되며 이와는 동일층에 구성되고, 상기 데이터 배선(32)은 상기 소스 전극(28)과 연결되며 이와는 동일층에 구성된다.

상기 데이터 배선(32)의 일 측에는 상기 게이트 배선(12)과 동일층에 형성되고 소정의 수단에 의해 상기 데이터 배선(32)중 짝수번째 그룹에 속해 있는 데이터 배선(32)과는 보호막(42)을 사이에 둔 소정의 연결수단을 통해 연결된 제 1 단락배선(20)이 구성되고, 상기 제 1 단락배선(20)과 게이트 절연막(22)을 사이에 두고 평면적으로 평행하게 이격하여 위치하고 상기 홀수번째 그룹에 속해 있는 데이터 배선(32)과 연결된 제 2 단락 배선(36)이 구성된다.

상기 게이트 배선(12)의 양측에는 다수의 게이트 배선(12)을 하나로 묶는 제 3 단락배선(도 1의 18)과 제 4 단락배선(미도시)이 구성된다.

전술한 구성에서 특징 적인 것은, 상기 제 1 단락배선(20)과 소정의 수단을 통해 연결되어 구성된 짝수 번째 데이터 배선(32)은 최초에 상기 제 2 단락배선(36)과 연결되며 상기 제 2 단락배선(36)과 짝수번째 데이터 배선(32)을 연결하는 연결부(A1)는 도시한 바와 같이 공정의 후 단계인 보호막(42)을 패턴하는 공정 중 제거된다.

그런데 전술한 구성에서, 앞서 평면 구성에서 설명한 바와 같이, 상기 제 1 단락 배선과 짝수번째 데이터 배선을 연결하는 연결부(A1)는 단락배선의 폭에 비해 작은 폭으로 형성되어야만 정확한 식각이 가능하여 배선간 쇼트불량이 발생하지 않않게 된다.

그런데, 이와 같이 상기 연결부의 폭을 단락배선의 폭에 비해 작게 형성하게 되면 이 부분에서 저항이 커지기 때문에 공정 중, 완전한 등전위가 형성되지 않게 되며 특히, 4마스크로 제작되는 어레이기판의 경우에는 상기와 같이 작은 폭의 연결부가 연결된 데이터 배선에 구성되는 박막트랜지스터와 그렇지 않은 박막트랜지스터의 특성차이가 발생하게 된다.

이에 대해 설명하면, 일반적으로 4 마스크 공정에서는 박막트랜지스터(T)의 반도체층(24,26)과, 반도체층의 상부에 구성되는 소스 전극 및 드레인 전극(28,30)과 데이터 배선(32)을 동시에 형성하게 된다.

이때, 전술한 바와 같이, 상기 데이터 배선(32)과 단락 배선(36)을 연결하는 연결부(A1)의 폭이 부분적으로 달라지게 되면 저항차에 의한 전위차가 발생하게 되어 등전위가 형성되기 어려우며, 이로 인해 축적된 전하 때문에 상기 반도체층(24,26)을 건식식각 하는 공정 중 공정불균일에 의해 기판(10)의 전면에 대해 상기 반도체층(24,26)의 식각 불균일이 발생하게 된다.

이러한 식각 불균일에 의해, 데이터 배선 및 데이터 패드(32,34)의 주변으로 노출되는 상기 반도체층 연장부(26)의 노출부위에 불순물 비정질 실리콘층의 완전이 제거되지 않거나, 상기 박막트랜지스터의 소스 및 드레인 전극(28,30)의 측면으로 과도하게 반도체층이 깍여질 경우 이는 데이터 배선의 신호 흐름과 박막트랜지스터(T)의 구동에 매우 좋지 않은 영향을 미치게 된다.

또한, 전술한 바와 같이, 단락배선과 신호 배선을 연결하는 연결부의 폭이 작아 저항차를 유발함으로써 등전위가 형성되지 않을 경우에는, 기판의 외부 또는 내부적으로 발생하는 정전기의 영향으로 금속배선에 심각한 데미지를 입힐 수 있는 문제가 있다.

본 발명은 전술한 바와 같은 문제를 해결하기 위한 목적으로 제안된 것으로,

본 발명의 특징은 상기 데이터 배선과 단락배선을 연결하는 다수의 연결부 중 절단되는 부분에 대응하는 연결부의 폭을 데이터 배선 및 단락배선의 폭과 동일한 폭으로 형성하는 대신, 절단부에 대응하는 부분을 매쉬 형태(mesh structure)로 구성하는 것이다.

이와 같이 하면, 연결부는 폭이 커지므로 저항이 낮아 질 수 있고, 매쉬 형태의 구성에 의해 부분적으로 작은 선 폭(line width)으로 이루어지므로 식각공정을 통해 완전한 제거가 용이하게 이루어 질 수 있다.

또한, 저항값이 낮아져 단락배선 및 신호 배선의 그것과 동일하거나 유사한 값을 가지게 되므로 안정된 등전위 상태를 유지할 수 있게 된다.

따라서, 정전기에 의한 불량이 발생하지 않으므로 공정수율을 개선하는 동시에 안정된 동작을 하는 액정표시장치를 제작할 수 있는 장점이 있다.

전술한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 일 방향으로 연장되고 일 끝단에 게이트 패드를 포함하는 게이트 배선과, 게이트 배선에 연결된 게이트 전극과, 게이트 배선을 하나로 연결하는 게이트 단락 배선과, 상기 게이트 배선과 평행하지 않은 기판의 일 측에 구성된 제 1 데이터 단락 배선을 형성하는 제 1 마스크 공정 단계와; 상기 게이트 배선과 교차하여 화소 영역을 정의하고 일 끝단에 데이터 패드를 포함하는 데이터 배선과, 상기 데이터 배선을 하나로 연결하는 제 2 데이터 단락배선과, 소스 및 드레인 전극과, 상기 데이터 배선과 제 2 데이터 단락배선과 소스 및 드레인 전극의 하부에 반도체층을 형성하는 제 2 마스크 공정 단계에 있어서, 상기 데이터 배선과 제 2 단락배선의 연결부는 데이터 배선과 제 2 데이터 단락 배선과 동일한 폭으로 형성되며 이중 짝수번째(또는 홀수번째)에 해당하는 연결부는 그물코(mesh)형상으로 형성하는 제 2 마스크 공정 단계와; 상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 보호막과 오버 코팅막을 형성하고 패턴하여, 상기 드레인 전극을 노출하는 제 1 콘택홀과, 상기 게이트 패드를 노출하는 제 3 콘택홀과, 상기 데이터 패드를 노출하는 제 4 콘택홀과, 상기 짝수 번째(또는 홀수번째) 데이터 배선에 대응하는 상기 제 1 데이터 단락배선의 일부를 노출하는 제 4 콘택홀과, 짝수번째(또는 홀수번째) 데이터 배선의 끝단을 노출하는 제 5 콘택홀과, 상기 짝수번째(또는 홀수 번째) 데이터 배선과 제 2 데이터 단락배선을 연결하는 그물코 형상의 연결부에 대응하여 식각홀을 형성하는 제 3 마스크 공정 단계에 있어서, 상기 식각홀에 대응하는 연결부는 식각홀을 형성하는 공정 중 제거되는 제 4 마스크 공정 단계와; 상기 드레인 전극과 접촉하는 투명한 화소 전극과, 상기 게이트 패드와 접촉하는 섬형상의 투명한 게이트 패드 전극과, 상기 데이터 패드와 접촉하는 섬형상의 투명한 데이터 패드 전극과, 상기 제 1 데이터 단락 배선과 짝수 번째(또는 홀수 번째 데이터 배선)데이터 배선을 연결하는 연결수단을 형성하는 제 4 마스크 공정단계를 포함한다.

상기 게이트 단락 배선은 다수의 게이트 배선의 일 끝단에서 홀수 번째(또는 짝수번째)게이트 배선을 하나로 연결하는 제 1 게이트 단락 배선과, 상기 게이트 배선의 타 끝단에서 짝수 번째(또는 홀수번째) 게이트 배선을 하나로 연결하는 제 2 게이트 단락 배선으로 구성되며, 상기 그물코 형상의 연결부는, 연결부에 다수의 식각홀 이격하여 형성한 것이며, 이러한 이격 거리에 대응하는 폭은 4㎛ 이하인 것을 특징으로 한다.

또한, 상기 식각홀의 폭은 수 ㎛ 단위로 형성되는 것을 특징으로한다.

상기 소스 및 드레인 전극과 데이터 배선은 몰리브덴(Mo)으로 형성되며, 상기 보호막은 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성된다.

상기 제 4 마스크 공정 이후, 상기 식각홀 내부에 남아 있을 반도체층을 완전히 제거하는 건식식각 공정단계를 더욱 포함한다.

전술한 공정에서, 상기 제 2 마스크 공정 단계는, 상기 게이트 배선과 게이트 단락배선과 게이트 전극과 제 1 데이터 단락배선이 형성된 기판의 전면에 무기 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 도전성 금속층을 적층하는 단계와; 상기 도전성 금속층이 형성된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하고, 감광층의 상부로 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키는 단계와; 상기 감광층을 노광하고 현상하여, 상기 게이트 전극에 대응하여 서로 다른 높이고 구성된 제 1 감광패턴과, 상기 제 1 감광패턴에서 상기 게이트 배선과 수직한 방향으로 연장된 제 1 연장부와, 상기 제 2 연장부와 수직한 방향으로 구성된 제 2 연장부를 포함하는 제 2 감광패턴을 형성하는 단계에 있어서,

상기 제 1 연장부와 제 2 연장부의 연결부 중 짝수번째(홀수번째) 대응하는 부분은 매쉬형태로 구성되는 제 2 감광패턴 형성단계와; 상기 제 1 및 제 2 감광패턴 사이로 노출된 금속층과 그 하부의 순수 비정질 실리콘층을 제거하여, 상기 제 1 감광패턴 하부의 제 1 금속패턴과, 제 1 금속패턴 하부의 반도체층과, 상기 제 2 감광패턴 하부의 제 2 금속패턴과, 제 2 금속패턴 하부의 반도체층 연장부를 형성하는 단계와; 상기 제 1 및 제 2 감광패턴을 애싱하여, 제 1 감광패턴 중 높이가 낮은 부분은 제거하여 하부의 제 1 금속패턴을 노출하는 단계와; 상기 노출된 제 1 금속패턴과 그 하부의 반도체층 및 연장부중 불순물 비정질 실리콘을 제거하고, 상기 제 1 및 제 2 감광패턴을 제거하여, 데이터 배선과, 상기 데이터 배선을 하나로 연결하는 제 2 데이터 단락배선과, 소스 및 드레인 전극을 형성하는 단계에 있어서,

상기 데이터 배선과 제 2 단락배선의 연결부는 데이터 배선과 제 2 데이터 단락 배선과 동일한 폭으로 형성되며 이중 짝수번째(또는 홀수번째)에 해당하는 연결부는 그물코(mesh)형상으로 형성하는 단계를 포함한다.

상기 게이트 단락 배선과, 제 1 및 제 2 데이터 단락 배선을 기판으로부터 제거하는 단계를 더욱 포함한다.

본 발명의 다른 특징에 따른 액정표시장치용 어레이기판의 제조방법은 기판 상에 다수의 게이트 배선과, 다수의 게이트 배선을 하나로 연결하는 게이트 단락 배선을 형성하는 단계와; 상기 게이트 배선과 수직하게 교차하는 다수의 데이터 배선과, 다수의 데이터 배선을 하나로 연결하는 제 1 데이터 단락 배선과, 이와 평행한 제 2 데이터 단락 배선을 형성하는 단계에 있어서, 상기 제 1 데이터 단락 배선과 연결된 짝수 번째(또는 홀수 번째) 데이터 배선을 연결하는 연결부는 제 1 및 제 2 데이터 단락배선과 동일한 너비를 가지며, 그 물코 형상으로 형성된 연결부를 형성하는 단계와; 상기 데이터 배선과 제 1 및 제 2 데이터 단락 배선이 형성된 기판의 전면에 보호막을 형성하는 단계와; 상기 보호막을 패턴하여, 상기 그물코 형상의 연결부를 노출하는 단계와;상기 노출된 그물코 형상의 연결부를 식각하는 단계와; 상기 짝수 번째(또는 홀수 번째)데이터 배선과 제 2 데이터 단락배선을 연결하는 단계를 포함한다.

상기 게이트 단락 배선은 다수의 게이트 배선의 일 끝단에서 홀수 번째(또는 짝수번째)게이트 배선을 하나로 연결하는 제 1 게이트 단락 배선과, 상기 게이트 배선의 타 끝단에서 짝수 번째(또는 홀수번째) 게이트 배선을 하나로 연결하는 제 2 게이트 단락 배선으로 구성되며, 상기 게이트 단락 배선과 제 1 및 제 2 데이터 단락 배선을 기판으로부터 제거하는 단계를 더욱 포함한다.

이하, 첨부한 도면을 참조하여, 본 발명에 따른 바람직한 실시예를 설명한다.

-- 제 1 실시예 --

본 발명의 제 1 실시예의 특징은 단락 배선과 데이터 배선을 연결하는 다수의 연결부 중 마지막 공정에서 절단되는 연결부를 매쉬 형태로 구성하는 것을 특징으로 하며, 이러한 구성을 포함하는 어레이기판을 4 마스크 공정 제작한다.

이하,도 4a와 도 4b를 참조하여 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 구성을 설명한다.

도 4a는 본 발명에 따른 액정표시장치용 어레이기판의 일부를 확대한 확대 평면도이고, 도 4b는 도 4a의 F를 확대한 확대 평면도이다.

도시한 바와 같이, 기판(투명한 절연기판, 100)상에 제 1 방향으로 연장되는 게이트 배선(102)과, 게이트 배선(102)과는 수직한 방향으로 교차하여 화소 영역(P)을 정의하는 데이터 배선(122)이 구성된다.

상기 두 배선(102,122)의 교차지점에는 게이트 전극(102)과, 게이트 전극(102) 상부에 위치하는 반도체층(114)과, 반도체층(114)상의 일 측에 구성되고 상기 데이터 배선(122)에서 연장된 소스 전극(118)과, 이와는 소정간격 이격된 드레인 전극(120)을 포함하는 박막트랜지스터(T)가 구성된다.

상기 게이트 배선(102)의 일 끝단과 상기 데이터 배선(122)의 일 끝단에는 각각 외부로부터 신호가 입력되는 게이트 패드(104)와 데이터 패드(124)가 구성되고, 상기 게이트 패드(104)의 상부에는 이와 접촉하는 섬형상의 투명한 게이트 패드 전극(136)이 구성되고, 상기 데이터 패드(124)에는 이와 접촉하는 데이터 패드 전극(138)이 구성된다.

전술한 구성에서, 상기 데이터 배선(122)과 게이트 배선(102)은 공정 중 발생할 수 있는 정전기의 영향을 받지 않기 위해 등전위 상태로 만들 필요가 있으며 이를 위해, 상기 데이터 배선(122)과 게이트 배선(102)의 일 끝단에는 다수의 데이터 배선(122)과 게이트 배선(102)을 각각 하나로 묶는 단락배선(108,110,126)을 형성한다.

이때, 상기 박막트랜지스터(T)의 반도체층(114)에서 연장된 연장부(116)는 상기 데이터 배선(122)과 데이터 패드(124)와, 데이터 배선(122)을 하나로 묶는 단락배선(126)의 하부에 구성된다.

전술한 구성에서, 상기 단락 배선(110)과 데이터 배선(122)을 연결하는 다수의 연결부 중 마지막 공정에서 절단되는 연결부(A1)는 단락배선의 폭과 동일하게 구성하는 동시에, 절단위치에 대응한 부분을 매쉬형태로 구성한다.

즉, 도 4b에 도시한 바와 같이, 연결부를 형성할 때 연결부의 폭 방향으로 사각형상의 식각홀을 다수개 구성한 그물코 형상으로 구성하는 것이다.

이와 같이 하면, 절단 부위(K)는 실제 제거되기 위한 연결부(A1)의 선폭이 매우 작아져 식각특성이 우수해 지는 반면, 연결부(A1)의 저항값을 종래에 비해 낮출 수 있는 효과가 있다.

이때, 바람직하게는 식각홀(EH)의 폭(b)를 6㎛상으로 구성하고, 상기 식각홀 (EH)사이의 연결부의 폭(a)은 4㎛로 구성하는 것이 좋다.

이하, 도 5와 도 6을 참조하여, 전술한 도 4의 평면 구성을 가지는 단면 구성을 설명한다.

도 5와 도 6은 도 4의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단한 단면도이다.

(도면은 종래와의 비교를 위해 보호막을 패턴한 공정까지만 나타내었다.)

도시한 바와 같이, 기판(100)상에 게이트 전극(106)과, 게이트 절연막(112)과, 반도체층(114)과, 소스 및 드레인 전극(118,120)이 순차 적층된 박막트랜지스터(T)가 구성되고, 박막트랜지스터(T)를 사이에 두고 교차하여 화소 영역(P)을 정의하는 게이트 배선(102)과 데이터 배선(122)이 구성된다.

상기 게이트 배선(102)은 게이트 전극(106)과 연결되며 이와는 동일층에 구성되고, 상기 데이터 배선(122)은 상기 소스 전극(118)과 연결되며 이와는 동일층에 구성된다.

상기 데이터 배선(122)의 일 측에는 상기 게이트 배선(102)과 동일층에 형성되고 소정의 수단에 의해 상기 데이터 배선(122)중 짝수 번째 그룹에 속해 있는 데이터 배선(122)과는 보호막(132)을 사이에 둔 소정의 연결수단을 통해 연결된 제 1 단락배선(110)이 구성되고, 상기 제 1 단락배선(110)과 게이트 절연막(112)을 사이에 두고 평면적으로 평행하게 이격하여 위치하고 상기 홀수번째 그룹에 속해 있는 데이터 배선(122)과 연결된 제 2 단락 배선(126)이 구성된다.

상기 게이트 배선(102)의 양측에는 다수의 게이트 배선(102)을 하나로 묶는 제 3 단락배선(도 4a의 108)과 제 4 단락배선(미도시)이 구성된다.

전술한 구성에서 특징 적인 것은, 상기 제 1 단락배선(110)과 소정의 수단을 통해 연결되어 구성된 짝수 번째 데이터 배선(122)은 최초에 상기 제 2 단락배선(126)과 연결되며 상기 제 2 단락배선(126)과 짝수번째 데이터 배선(122)을 연결하는 연결부(A2)는 도시한 바와 같이 공정의 후 단계인 보호막(132)을 패턴하는 공정 중 제거된다.(도면은 아직 제거하지 않은 상태를 나타냄)

도시하지는 않았지만, 보호막(132)을 패턴하는 공정 후에, 상기 제 1 단락배선(110)과 짝수번째 데이터 배선(122)을 연결하는 연결부(도 4a의 140)와, 상기 화소 전극(도 4a의 134)과, 상기 게이트 패드(도 4a의 104)와 접촉하는 게이트 패드 전극(도 4a의 136)과, 상기 데이터 패드(도 4a의 124)와 접촉하는 데이터 패드 전극(도 4a의 126)을 구성하게 된다.

전술한 구성에서, 특징 적인 것은 앞서 설명한 바와 같이, 상기 제 1 단락 배선과 짝수번째 데이터 배선(또는 홀수번째 데이터 배선)을 연결하는 연결부(A1)는 단락배선(126)의 폭과 동일한 폭으로 구성하되 매쉬 형태로 구성하는 것이다.

이와 같이 하면, 단락 배선과 동일한 저항값을 가지게 되어 기판의 전체에 대해 등전위를 형성할 수 있으며 동시에 식각 용액에 의해 완전히 제거되어 배선간 쇼트를 방지할 수 있는 장점이 있다.

이하, 도 7a 내지 도 7d와 도 8a 내지 도 8d를 참조하여, 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판의 제조공정을 설명한다.

도 7a 내지 7d와 도 8a 내지 도 8d는 도 4a의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여 본 발명의 제 1 실시예에 따른 공정 순서로 도시한 공정 단면도이다.

도 7a와 도 8a는 제 1 마스크 공정을 도시한 도면이다.

도 7a와 도 8a에 도시한 바와 같이, 기판(100)상에 알루미늄(Al)과 알루미늄을 포함한 알루미늄합금(Al-alloy), 크롬(Cr), 텅스텐(W)등을 포함하는 도전성 금속 그룹 중 선택된 하나 또는 그 이상을 증착하고 제 1 마스크 공정으로 패턴하여, 일 끝단에 게이트 패드(104)를 포함하는 다수의 게이트 배선(102)과, 다수의 게이트 배선(102)을 하나로 연결하는 제 3 단락 배선(도 4a의 108)과 제 4 단락 배선(미도시)을 형성한다.

이와 동시에, 상기 제 3 및 제 4 단락 배선(도 4a의 108, 미도시)과 평행하지 않은 기판(100)의 일 측에는 제 1 단락배선(110)을 형성한다.

다음으로, 상기 게이트 배선 및 게이트 패드(102,104)와 제 1, 제 3, 제 4 단락배선(110,도 4a의 108)이 형성된 기판(100)의 전면에 질화 실리콘(SiN_x)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하 게이트 절연막(112)을 형성한다.

연속하여, 상기 게이트 절연막(112)의 상부에 순수한 비정질 실리콘(a-Si:H)을 증착한 순수 비정질 실리콘층(AL1)과, 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착한 불순물 비정질 실리콘층(AL2)을 적층하여 형성한다.

다음으로, 상기 비정질 실리콘층(AL2)의 상부에 몰리브덴(Mo)을 증착하여 도전성 금속층(M)을 형성한다.

이하, 도 7b1 내지 도 7b5와 도 8b1 내지 도 8b5는 제 2 마스크 공정을 도시한 공정 단면도이다.

도 7b1과 도 8b1에 도시한 바와 같이, 상기 도전성 금속층이 기판(100)의 전면에 포토레지스트(photo-resist)를 도포하여 감광층(PR)을 형성한다.(이때, 포토 레지스트는 포지티브 특성을 가진다고 가정한다.)

다음으로, 상기 감광층(PR)이 형성된 기판(100)의 이격된 상부에 투과부(D1)와 차단부(D2)와 반투과부(D3)로 구성된 마스크(m)를 위치시킨다.

상기 마스크(m)의 상부로 빛(미도시)을 조사하여 하부의 감광층(PR)을 노광하고 현상하는 공정을 진행한다.

도 7b2와 도 8b2에 도시한 바와 같이, 전술한 바와 같이 노광 및 현상 공정을 통해 제 1 감광 패턴(PR1)과 제 2 감광 패턴(PR2-1,PR2-2)이 남게 된다.

이때, 상기 제 1 감광 패턴(PR1)은 마스크(M)의 반투과부(D3)와 차단부(D2)에 대응되는 부분으로, 반투과부(D3)에 대응하는 부분은 일부가 노광 및 현상되는 과정을 겪게 되어 제 1 감광패턴(PR1)은 높이가 서로 다르게 형성된다.

상기 제 2 감광 패턴(PR2-1,PR2-2)은 상기 제 1 감광패턴(PR1)에서 수직한 방향으로 연장된 제 1 연장부(PR2-1)와 제 1 연장부(PR2-1)에서 수직한 방향으로 연장된 제 2 연장부(PR2-2)로 구성된다.

이때, 상기 제 2 연장부(PR2-2)에 다수의 제 1 연장부(PR2-1)가 하나로 연결된 형태로 제 2 감광패턴이 구성되며, 상기 제 2 연장부(PR2-2)와 제 1 연장부(PR2-1)가 연결된 부분을 연결부(G)라 칭한다면, 상기 다수의 제 1 연장부(PR2-1) 중 짝수번째(또는 홀수 번째)에 대응하는 감광 패턴의 연결부(G)는 매쉬(mesh)형태로 형성된다.

도 7b3과 도 8b3에 도시한 바와 같이, 상기 제 1 감광 패턴(PR1)과 제 2 감광 패턴(PR2-1.PR2-2)사이로 노출된 금속패턴(M)을 제거하여, 상기 각 감광패턴(PR1,PR2)의 하부에 제 1 금속 패턴(MP1)과 제 2 금속 패턴(MP2)이 형성된다.

다음으로, 도 7b4와 도 8b4에 도시한 바와 같이, 상기 제 1 및 제 2 금속 패턴(MP1,MP2)의 하부로 불순물 비정질 실리콘층과 순수 비정질 실리콘층을 식각하는 공정을 진행한 후, 상기 제 1 감광 패턴과 제 2 감광 패턴을 애싱(ashig)하는 공정을 진행한다.

도시한 바와 같이, 상기 제 1 금속 패턴(MP1)의 하부에 반도체층(114)이 남게 되고, 제 2 금속패턴(MP2)의 하부에는 상기 반도체층(114)에서 연장된 연장부(116)가 남게 된다.

이때, 상기 반도체층(114)중 하부층은 액티브층(114a)이라 하고 상부 층은 오믹 콘택층(114b)이라 한다.

상기 게이트 전극(102)의 상부에 대응하는 제 1 감광 패턴(PR1)중 낮은 높이로 존재했던 부분은 상기 애싱 공정(ashing process)에 의해 완전히 제거되어 하부의 제 1 금속패턴(MP1)이 노출되고 전체적으로 상기 제 1 감광 패턴(PR1)과 제 2 감광 패턴(PR2-1,PR2-2)이 깍이면서 제 1 및 제 2 감광패턴(PR1,PR2-1,PR2-1)의 둘레로 제 1 및 제 2 금속패턴(MP1,MP2)이 노출된다.

도 7b5와 도 8b5에 도시한 바와 같이, 노출된 제 1 및 제 2 금속패턴을 제거하고, 상부의 제 1 및 제 2 감광패턴을 제거하는 공정을 진행한다.

이와 같이 하면 도시한 바와 같이, 게이트 전극(106) 상부에 이격된 소스 전극과 드레인 전극(118,120)과, 소스 전극(118)과 연결되고 상기 게이트 배선(102)과는 수직하게 교차하여 화소 영역(P)을 정의하며, 일 끝단에는 데이터 패드(124)를 포함하는 다수의 데이터 배선(122)이 형성된다.

동시에, 상기 다수의 데이터 배선(122)의 일 끝단에는 다수의 데이터 배선(122)을 하나로 연결하는 제 2 단락배선(126)이 형성된다.

이때, 상기 데이터 배선(122)은 제 2 단락 배선(126)과 다수의 연결부(A1)로 형성되며, 다수의 연결부중 짝수번째(또는 홀수 번째)의 연결부는 매쉬형태로 구성되어 연결부 내에 다수의 식각홀(EH)이 형성된다.

상기 연결부(A1)는 짝수번째 데이터 패드의 일 측변에서 연장되어 "」"형상으로 꺽여 구성되기도 한다.

또한, 짝수번째 데이터 패드(124)의 끝단에는 이보다 작은 면적으로 연장된 돌출부(K)를 형성한다.

연속하여, 상기 소스 및 드레인 전극(118,120)의 사이로 노출된 오믹 콘택층(114b)(불순물 비정질 실리콘)을 제거하는 공정을 진행하여 하부의 액티브층(114a)을 노출하는 공정을 진행한다.

도 7c와도 8c는 제 3 마스크 공정을 도시한 도면이다.

도시한 바와 같이, 소스 및 드레인 전극(118,120)과, 데이터 배선(122)과 제 2 단락 배선(126)이 형성된 기판(100)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 보호막(128)을 형성한다.

연속하여, 상기 보호막(128)의 상부에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질을 도포하여 오버코팅막(over coating layer)(132)을 형성한다.

다음으로, 상기 보호막(128)과 오버코팅막(132)을 제 3 마스크 공정으로 식각하여, 상기 드레인 전극(120)을 노출하는 제 1 콘택홀(CH1)과, 게이트 패드(미도시)를 노출하는 제 2 콘택홀(미도시)과, 데이터 패드(124)를 노출하는 제 3 콘택홀(CH3)을 형성한다.

동시에, 상기 제 3 단락 배선(도 4a의 108)에 연결된 게이트 배선(102)중 짝수번째(또는 홀수번째)의 게이트 배선과 제 3 단락 배선(도 4a의 108)과의 연결부(도 4의 A2)에 대응하여 상기 연결부를 노출하는 제 1 식각홀(미도시)과, 상기 짝수번째 데이터 배선(122)과 동일한 연장선상에 대응하는 제 1 단락배선(110)의 일부를 노출하는 제 4 콘택홀(CH4)과, 상기 짝수번째 데이터 패드(124)에 구성된 돌출부(K)를 노출하는 제 5 콘택홀(CH5)을 형성한다.

동시에, 상기 짝수번째 데이터 배선(122)과 제 2 단락배선(126)을 연결하는 연결부(A1) 중 매쉬형태로 구성된 부분에 대응하여 제 2 식각홀(PEH)을 형성한다.

이때, 상기 제 1 식각홀(미도시)과 제 2 실각홀(PEH)에 노출된 게이트 배선102)의 연결부와 데이터 배선의 연결부는 알루미늄과 몰리브덴(Mo)으로 구성되기 때문에 보호막을 식각하는 건식식각 공정을 통해 대부분 제거된다.

도 7d와 도 8d는 제 4 마스크 공정을 도시한 단면도이다.

도시한 바와 같이, 다수의 콘택홀 및 식각홀이 형성된 기판(100)의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명 도전성 금속물질 그룹 중 선택된 하나를 증착하고 제 4 마스크 공정으로 패턴하여, 상기 드레인 전극(122)과 접촉하는 화소 전극(134)과, 상기 게이트 패드(도 4a의 104)와 접촉하는 게이트 패드 전극(도 4a의 136)과, 상기 데이터 패드(124)와 접촉하는 데이터 패드 전극(138)과, 상기 제 1 단락 배선(110)과 짝수번째 데이터 배선(124)을 연결하는 연결수단(140)을 형성한다.(자세히는 데이터 패드의 노출된 돌출부와 상기 제 1 단락배선을 연결하는 연결수단을 말함.)

다음으로, 상기 제 2 식각홀(EPH)의 내부에 남아 있는 반도체층의 잔사를 완전히 제거하는 공정을 진행한다.

이로써, 상기 짝수번째 데이터 배선(124)은 제 2 단락 배선(126)으로부터 절단되어 제 1 단락 배선(110)에 연결수단을 통해 전기적으로 연결된 형상이 된다.

전술한 바와 같은 공정을 통해 본 발명의 제 1 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.

전술한 바와 같이 형성된 어레이기판의 구성은 5 마스크 공정으로 제작 가능하다. 이하, 제 2 실시예를 통해 설명한다.

- 제 2 실시예 --

이하, 도 9a 내지 도 9e와 도 10a 내지 도 10e를 참조하여, 5 마스크 공정으로 본 발명에 따른 액정표시장치용 어레이기판의 제조방법을 설명한다.

도 9a와 도 10a는 제 1 마스크 공정을 도시한 도면이다.

도시한 바와 같이, 기판(200)상에 알루미늄(Al)과 알루미늄을 포함한 알루미늄합금(Al-alloy), 크롬(Cr), 텅스텐(W)등을 포함하는 도전성 금속 그룹 중 선택된 하나를 증착하고 패턴하여 게이트 전극(206)과, 게이트 전극(206)과 연결되고 일 끝단에 게이트 패드(204)를 포함하는 게이트 배선(202)을 형성한다.

동시에, 상기 게이트 배선(202)의 양측에는 상기 게이트 배선(202)을 동시에 하나로 묶는 제 3 단락배선(208)과 제 4 단락 배선(210)을 형성하고, 제 3 및 제 4 단락배선(108, 미도시)과 평행하지 않은 기판(200)의 일측에는 제 1 단락배선(210)을 형성한다.

상기 게이트 패드(204)를 포함하는 게이트 배선(202)과, 제 1 , 제 3 , 제 4 단락배선(210,208,,미도시)이 형성된 기판(200)의 전면에 질화 실리콘(SiN_x)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나를 증착하여 게이트 절연막(210)을 형성한다.

도 9b와 도 10b는 제 2 마스크 공정을 도시한 도면이다.

도시한 바와 같이, 상기 게이트 전극(206)에 대응하는 게이트 절연막(212)상에 순수한 비정질 실리콘(a-Si:H)을 증착하고 연속하여 불순물이 포함된 비정질 실리콘(n+a-Si:H)을 증착하고 패턴하여, 적층된 액티브층(active layer, 214a)과 오믹 콘택층(ohmic contact layer, 214b)을 포함하는 반도체층(214)을 형성한다.

동시에, 상기 반도체층(214)에서 상기 게이트 배선(202)과는 수직한 방향으로 연장된 연장부(216)를 형성한다.

도 9c와 도 10c는 제 3 마스크 공정을 도시한 도면이다.

도시한 바와 같이, 상기 액티브층(214a)과 오믹 콘택층(214b)이 형성된 기판(200)의 전면에 몰리브덴(Mo)을 증착하고 패턴하여, 상기 오믹 콘택층(214b)과 접촉하는 소스 전극(216)과, 이와는 이격된 드레인 전극(218)과, 상기 소스 전극(220)과 연결되고 상기 게이트 배선(204)과는 수직한 방향으로 연장되어 화소 영역(P)을 정의하고 일 끝단에 데이터 패드(224)를 포함하는 데이터 배선(222)을 형성한다.

동시에, 상기 데이터 배선(222)을 하나로 연결하는 다수의 제 2 단락배선(226)을 형성하는데 이때, 상기 데이터 배선(2224)중 짝수 번째(또는 홀수 번째) 데이터 배선과 제 2 단락배선(226)을 연결하는 연결부(A1)는 데이터배선 및 제 2 단락배선(222,226)과 동일한 폭으로 형성하되, 연결부의 일부는 다수의 식각홀(EH)이 형성된 매쉬형상으로 구성한다. 이때, 식각홀 사이의 연결부(A1)의 폭은 약 4㎛이하의 폭을 가지도록 한다.

도 9d와 도 10d는 제 4 마스크 공정을 도시한 도면이다.

도시한 바와 같이, 소스 및 드레인 전극(218,220)과 데이터 배선(222)이 형성된 기판(200)의 전면에 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기 절연물질 그룹 중 선택된 하나를 증착하여 보호막(228)을 형성한다.

연속하여, 상기 보호막(228)의 상부에 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 도포하여 오버 코팅막(over coating layer)(232)을 형성한다.

다음으로 제 4 마스크 공정을 통해 상기 오버 코팅막(232)과 그 하부의 보호막(228)과 게이트 절연막(212)을 패턴하여, 상기 드레인 전극(220)을 노출하는 제 1 콘택홀(CH1)과, 상기 게이트 패드(미도시)를 노출하는 제 2 콘택홀(미도시)과, 상기 데이터 패드(226)를 노출하는 제 3 콘택홀(CH3)과, 제 1 단락배선(210)중 짝수번째 데이터 배선(222)의 연장선상에 대응하는 부분을 노출하는 제 4 콘택홀(CH4)과, 상기 짝수번째(또는 홀수번째) 데이터 배선(222)의 일 끝단(제 1 실시예의 데이터 패드의 돌출부)을 노출하는 제 5 콘택홀(CH5)을 형성한다.

동시에, 상기 제 3 단락배선(미도시)에 연결된 게이트 배선 중 짝수 번째(또는 홀수번째)게이트 배선과 제 3 단락배선(미도시)의 연결부를 노출하는 제 1 식각홀(식각홀)과, 상기 짝수번째 데이터 배선(222)과 상기 제 2 단락배선(226)을 연결하는 매쉬 형상의 연결부를 노출하는 제 2 식각홀(PEH)을 형성한다.

상기 제 1 및제 2 식각홀(미도시, PEH)을 형성하는 공정은 건식식각 공정을 통해 이루어지며 이때, 상기 제 1 및 제 2 식각홀(미도시,PEH)을 통해 노출된 연결부(미도시, A1)가 완전히 제거된다.

이때, 상기 데이터 배선의 연결부는 앞서 언급한 바와 같이 매쉬형태이기 때문에 제거가 용이하다.

도 9e와 도 10e는 제 5 마스크 공정을 도시한 도면이다.

도시한 바와 같이, 상기 다수의 콘택홀과 식각홀을 형성한 기판의 전면에 인듐-틴-옥사이드(ITO)와 인듐-징크-옥사이드(IZO)를 포함하는 투명한 도전성 금속 물질 그룹 중 선택된 하나를 증착하고 패턴하여, 상기 노출된 드레인 전극(220)과 접촉하는 화소 전극(234)과, 상기 게이트 패드(미도시)와 접촉하는 섬형상의 게이트 패드전극(미도시)과, 상기 데이터 패드(224)와 접촉하는 섬형상의 데이터 패드 전극(238)과, 상기 제 1 단락배선(320)과 상기 짝수번째 데이터 배선(222)에 동시에 접촉되어 이들을 전기적으로 연결하는 연결수단(CL)을 형성한다.

전술한 바와 같은 공정을 통해 본 발명의 제 2 실시예에 따른 액정표시장치용 어레이기판을 제작할 수 있다.

전술한 제 1 실시예 및 제 2 실시예를 통해 제작된 액정표시장치용 어레이기판의 구성에서, 상기 데이터 배선을 짝수 번째와 홀수 번째 그룹으로 나누기 위해 절단되는 절단부위를 단락 배선과 동일폭으로 구성하는 대신 매쉬형상으로 구성함으로써, 절단부위에서 저항을 낮추는 효과로 전체적으로 등전위를 형성함과 동시에, 상기 절단부위 제거시 쉽게 제거되어 배선간 쇼트를 방지할 수 있는 장점이 있다.

본 발명에 따라 액정표시장치용 어레이기판을 제작하게되면,

첫째, 절단될 부위의 배선폭을 단락배선의 폭과 동일하게 구성함으로써, 절단될 부위의 저항을 낮추어 전체적으로 등전위를 유지할 수 있기 때문에, 4마스크 공정중 등전위 불균일로 인해 하전된 전하에 의해 반도체층의 식각 불량이 발생하지 않아, 박막트랜지스터의 동작 불량을 방지할 수 있어 공정 수율을 개선하는 동시에, 고화질의 액정표시장치를 제작할 수 있는 장점이 있다.

둘째, 공정 중 배선의 등전위 상태를 유지할 수 있어, 기판의 내부 또는 외부에서 발생하는 정전기로부터 배선을 보호할 수 있어 배선불량을 방지할 수 있는 효과가 있다.

도 1은 종래에 따른 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,

도 2와 도 3은 도 1의 Ⅱ-Ⅱ,Ⅲ-Ⅲ를 절단하여 도시한 확대 단면도이고,

도 4a는 본 발며에 따른 액정표시장치용 어레이기판의 일부를 도시한 확대 평면도이고,

도 4b는 도 4a의 F를 확대한 도면이고,

도 5와 도 6은 도 4a의 Ⅴ-Ⅴ,Ⅵ-Ⅵ을 따라 절단하여 도시한 확대 단면도이고,

도 7a 내지 도 7d와 도 8a 내지 도 8d는 도 4a의 Ⅴ-Ⅴ,Ⅵ-Ⅵ를 따라 절단하여, 본 발명의제 1 실시예에 따른 공정순서로 도시한 공정 단면도이고,

도 9a 내지 도 9e와 10a 내지 도 10e는 본 발명의 제 2 실시예에 따른 공정순서로 도시한 공정 단면도이다.

<도면의 주요부분에 대한 부호의 설명>

100 : 기판 102 : 게이트 배선

104 : 게이트 패드 106 : 게이트 전극

108 : 제 3 단락배선 110 : 제 1 단락배선

114 : 반도체층 116 : 반도체층의 연장부

118 : 소스 전극 120 : 드레인 전극

122 : 데이터 배선 124 : 게이트 패드

126 : 제 2 단락배선 134 : 화소 전극

136 : 게이트 패드 전극 138 : 데이터 패드 전극

140 : 연결수단 A1 : 제 1 단락배선과 데이터 배선의 연결부.

Claims (14)

1. 기판 상에 일 방향으로 연장되고 일 끝단에 게이트 패드를 포함하는 게이트 배선과, 게이트 배선에 연결된 게이트 전극과, 게이트 배선을 하나로 연결하는 게이트 단락 배선과, 상기 게이트 배선과 평행하지 않은 기판의 일 측에 구성된 제 1 데이터 단락 배선을 형성하는 제 1 마스크 공정 단계와;

   상기 게이트 배선과 교차하여 화소 영역을 정의하고 일 끝단에 데이터 패드를 포함하는 데이터 배선과, 상기 데이터 배선을 하나로 연결하는 제 2 데이터 단락배선과, 소스 및 드레인 전극과, 상기 데이터 배선과 제 2 데이터 단락배선과 소스 및 드레인 전극의 하부에 반도체층을 형성하는 제 2 마스크 공정 단계에 있어서,

   상기 데이터 배선과 제 2 단락배선의 연결부는 데이터 배선과 제 2 데이터 단락 배선과 동일한 폭으로 형성되며 이중 짝수번째(또는 홀수번째)에 해당하는 연결부는 그물코(mesh)형상으로 형성하는 제 2 마스크 공정 단계와;

   상기 소스 및 드레인 전극과 데이터 배선이 형성된 기판의 전면에 보호막과 오버 코팅막을 형성하고 패턴하여, 상기 드레인 전극을 노출하는 제 1 콘택홀과, 상기 게이트 패드를 노출하는 제 3 콘택홀과, 상기 데이터 패드를 노출하는 제 4 콘택홀과, 상기 짝수 번째(또는 홀수번째) 데이터 배선에 대응하는 상기 제 1 데이터 단락배선의 일부를 노출하는 제 4 콘택홀과, 짝수번째(또는 홀수번째) 데이터 배선의 끝단을 노출하는 제 5 콘택홀과, 상기 짝수번째(또는 홀수 번째) 데이터 배선과 제 2 데이터 단락배선을 연결하는 그물코 형상의 연결부에 대응하여 식각홀을 형성하는 제 3 마스크 공정 단계에 있어서,

   상기 식각홀에 대응하는 연결부는 식각홀을 형성하는 공정 중 제거되는 제 4 마스크 공정 단계와;

   상기 드레인 전극과 접촉하는 투명한 화소 전극과, 상기 게이트 패드와 접촉하는 섬형상의 투명한 게이트 패드 전극과, 상기 데이터 패드와 접촉하는 섬형상의 투명한 데이터 패드 전극과, 상기 제 1 데이터 단락 배선과 짝수 번째(또는 홀수 번째 데이터 배선)데이터 배선을 연결하는 연결수단을 형성하는 제 4 마스크 공정단계

   를 포함하는 액정표시장치용 어레이 기판 제조방법.
2. 제 1 항에 있어서,

   상기 게이트 단락 배선은 다수의 게이트 배선의 일 끝단에서 홀수 번째(또는 짝수번째)게이트 배선을 하나로 연결하는 제 1 게이트 단락 배선과, 상기 게이트 배선의 타 끝단에서 짝수 번째(또는 홀수번째) 게이트 배선을 하나로 연결하는 제 2 게이트 단락 배선으로 구성된 액정표시장치용 어레이기판 제조방법.
3. 제 1 항에 있어서,

   상기 그물코 형상의 연결부는, 연결부에 다수의 식각홀 이격하여 형성한 것이며, 이러한 이격 거리에 대응하는 폭은 4㎛ 이하인 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
4. 제 7 항에 있어서,

   상기 식각홀의 폭은 수 ㎛ 단위로 형성된 액정표시장치용 어레이 기판 제조방법.
5. 제 1 항에 있어서,

   상기 소스 및 드레인 전극과 데이터 배선은 몰리브덴(Mo)으로 형성된 액정표시장치용 어레이기판 제조방법.
6. 제 1 항에 있어서,

   상기 보호막은 질화 실리콘(SiN_X)과 산화 실리콘(SiO₂)을 포함하는 무기절연물질 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
7. 제 1 항에 있어서,

   상기 오버 코팅막은 벤조사이클로부텐(BCB)과 아크릴(acryl)계 수지(resin)를 포함하는 투명한 유기절연물질 그룹 중 선택된 하나로 형성된 액정표시장치용 어레이기판 제조방법.
8. 제 1 항에 있어서,

   상기 제 4 마스크 공정 이후, 상기 식각홀 내부에 남아 있을 반도체층을 완전히 제거하는 건식식각 공정단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
9. 제 1 항에 있어서,

   상기 제 2 마스크 공정 단계는

   상기 게이트 배선과 게이트 단락배선과 게이트 전극과 제 1 데이터 단락배선이 형성된 기판의 전면에 무기 절연막과, 순수 비정질 실리콘층과, 불순물 비정질 실리콘층과, 도전성 금속층을 적층하는 단계와;

   상기 도전성 금속층이 형성된 기판의 전면에 포토레지스트를 도포하여 감광층을 형성하고, 감광층의 상부로 투과부와 반투과부와 차단부로 구성된 마스크를 위치시키는 단계와;

   상기 감광층을 노광하고 현상하여, 상기 게이트 전극에 대응하여 서로 다른 높이고 구성된 제 1 감광패턴과, 상기 제 1 감광패턴에서 상기 게이트 배선과 수직한 방향으로 연장된 제 1 연장부와, 상기 제 2 연장부와 수직한 방향으로 구성된 제 2 연장부를 포함하는 제 2 감광패턴을 형성하는 단계에 있어서,

   상기 제 1 연장부와 제 2 연장부의 연결부 중 짝수번째(홀수번째) 대응하는 부분은 매쉬형태로 구성되는 제 2 감광패턴 형성단계와;

   상기 제 1 및 제 2 감광패턴 사이로 노출된 금속층과 그 하부의 순수 비정질 실리콘층을 제거하여, 상기 제 1 감광패턴 하부의 제 1 금속패턴과, 제 1 금속패턴 하부의 반도체층과, 상기 제 2 감광패턴 하부의 제 2 금속패턴과, 제 2 금속패턴 하부의 반도체층 연장부를 형성하는 단계와;

   상기 제 1 및 제 2 감광패턴을 애싱하여, 제 1 감광패턴 중 높이가 낮은 부분은 제거하여 하부의 제 1 금속패턴을 노출하는 단계와;

   상기 노출된 제 1 금속패턴과 그 하부의 반도체층 및 연장부중 불순물 비정질 실리콘을 제거하고, 상기 제 1 및 제 2 감광패턴을 제거하여,

   데이터 배선과, 상기 데이터 배선을 하나로 연결하는 제 2 데이터 단락배선과, 소스 및 드레인 전극을 형성하는 단계에 있어서,

   상기 데이터 배선과 제 2 단락배선의 연결부는 데이터 배선과 제 2 데이터 단락 배선과 동일한 폭으로 형성되며 이중 짝수번째(또는 홀수번째)에 해당하는 연결부는 그물코(mesh)형상으로 형성하는 단계를

   포함하는 액정표시장치용 어레이기판 제조방법.
10. 제 1 항에 있어서,

    상기 게이트 단락 배선과, 제 1 및 제 2 데이터 단락 배선을 기판으로부터 제거하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.
11. 기판 상에 다수의 게이트 배선과, 다수의 게이트 배선을 하나로 연결하는 게이트 단락 배선을 형성하는 단계와;

    상기 게이트 배선과 수직하게 교차하는 다수의 데이터 배선과, 다수의 데이터 배선을 하나로 연결하는 제 1 데이터 단락 배선과, 이와 평행한 제 2 데이터 단락 배선을 형성하는 단계에 있어서,

    상기 제 1 데이터 단락 배선과 연결된 짝수 번째(또는 홀수 번째) 데이터 배선을 연결하는 연결부는 제 1 및 제 2 데이터 단락배선과 동일한 너비를 가지며, 그 물코 형상으로 형성된 연결부를 형성하는 단계와;

    상기 데이터 배선과 제 1 및 제 2 데이터 단락 배선이 형성된 기판의 전면에 보호막을 형성하는 단계와;

    상기 보호막을 패턴하여, 상기 그물코 형상의 연결부를 노출하는 단계와;

    상기 노출된 그물코 형상의 연결부를 식각하는 단계와;

    상기 짝수 번째(또는 홀수 번째)데이터 배선과 제 2 데이터 단락배선을 연결하는 단계를

    포함하는 액정표시장치용 어레이기판 제조 방법.
12. 제 11 항에 있어서,

    상기 게이트 단락 배선은 다수의 게이트 배선의 일 끝단에서 홀수 번째(또는 짝수번째)게이트 배선을 하나로 연결하는 제 1 게이트 단락 배선과, 상기 게이트 배선의 타 끝단에서 짝수 번째(또는 홀수번째) 게이트 배선을 하나로 연결하는 제 2 게이트 단락 배선으로 구성된 액정표시장치용 어레이기판 제조방법.
13. 제 11 항에 있어서,

    상기 그물코 형상의 연결부는, 연결부에 다수의 식각홀 이격하여 형성한 것이며, 이러한 이격 거리에 대응하는 폭은 4㎛ 이하인 것을 특징으로 하는 액정표시장치용 어레이기판 제조방법.
14. 제 11 항에 있어서,

    상기 게이트 단락 배선과 제 1 및 제 2 데이터 단락 배선을 기판으로부터 제거하는 단계를 더욱 포함하는 액정표시장치용 어레이기판 제조방법.