KR20050037967A

KR20050037967A - 액정 표시 장치

Info

Publication number: KR20050037967A
Application number: KR1020040083522A
Authority: KR
Inventors: 가따가와고이찌; 후루꼬시야스따께; 히라끼가쯔요시
Original assignee: 후지쯔 디스플레이 테크놀로지스 코포레이션; 우 옵트로닉스 코포레이션
Priority date: 2003-10-20
Filing date: 2004-10-19
Publication date: 2005-04-25
Also published as: KR100657448B1; US20050083290A1; TW200518028A; JP2005122062A; US7595780B2; JP4754166B2; TWI277052B

Abstract

본 발명은 액정 표시 장치에 공급되는 동기 신호의 주파수에 의존하지 않고, 액정 셀로의 기입 시간을 일정하게 하여, 표시 품위의 저하를 방지하는 것을 목적으로 한다. 이를 위해, 주사선과 데이터선의 교차부에 액정 셀을 배치한 액정 패널을 갖고 있다. 영상 신호 및 동기 신호는 외부 단자를 통해 각각 공급된다. 타이밍 컨트롤러는 동기 신호에 응답하여 주사선 및 데이터선의 구동 타이밍을 생성한다. 또한, 타이밍 컨트롤러는 액정 셀에 공급되는 영상 신호의 기입 시간을 일정하게 하기 위해, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를 동기 신호의 주기에 따라 변경한다. 이 때문에, 동기 신호의 주기가 변화된 경우에도 기입 시간을 일정하게 할 수 있어서, 표시 품위의 저하를 방지할 수 있다.

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY DEVICE}

본 발명은 액정 표시 장치의 표시 품위의 저하를 방지하는 기술에 관한 것이다.

액정 표시 장치는 소비 전력이 작고, 설치 스페이스도 작아도 되기 때문에, 노트북형 및 데스크탑형의 퍼스널 컴퓨터의 표시 장치에 널리 사용되고 있다. 최근, 텔레비전용 액정 표시 장치나, 휴대 전화 등의 휴대 단말기용 액정 표시 장치가 개발되고 있다. 또한, 텔레비전 방송을 시청할 수 있는 퍼스널 컴퓨터가 개발되고 있다.

액정 표시 장치를 사용하는 제품이 다양화되고 있기 때문에, 액정 표시 장치는 여러가지 프레임 주파수나 수평 주파수에 대응되는 것이 요구되고 있다. 여기서, 프레임 주파수는 화면의 표시 속도를 나타내며, 1 화면의 표시 주기에 대응한다. 수평 주파수는 각 주사선을 따른 수평 라인(표시 라인)의 표시 속도를 나타내며, 수평 라인의 표시 주기(수평 동기 신호의 주기)에 대응한다.

한편, 액정 표시 장치에 공급되는 영상 신호와 수평 동기 신호가 어긋났을 때에, 그 어긋남을 보정함으로써, 영상 신호를 올바르게 표시하는 기술이 제안되고 있다(예를 들면, 특허 문헌 1 참조).

[특허 문헌 1]

일본 특개평5-46118호 공보

일반적으로, 액정 패널의 주사선 및 데이터선을 구동하는 구동 신호는, 동기 신호(수평 동기 신호)에 동기하여 생성된다. 이 때문에, 수평 동기 신호의 주기가 변화되는 경우, 액정 패널의 구동 신호의 타이밍은 변화되어, 영상 신호의 기입 시간이 변화된다. 특히, 동기 신호의 주기가 짧아지는 경우, 기입 시간이 부족하여, 표시 품위가 저하된다. 구체적으로는, 동기 신호의 주기가 짧아지면, 주사선을 구동하는 게이트 클럭 신호나 데이터선을 구동하는 래치 펄스 신호의 영상 신호에 대한 타이밍 마진이 부족하여, 액정 패널의 표시 영역의 일부가 어두워지는 등의 문제점이 발생한다. 프레임 주기의 단축과 함께 수평 동기 신호의 주기가 짧아지는 경우에도, 동일한 문제점이 발생한다.

본 발명의 목적은, 액정 표시 장치에 공급되는 동기 신호의 주파수에 의존하지 않고, 액정 셀로의 기입 시간을 일정하게 하여, 표시 품위의 저하를 방지하는 것에 있다.

본 발명의 제1 양태에 따른 액정 표시 장치는, 주사선과 데이터선의 교차부에 액정 셀을 배치한 액정 패널을 갖고 있다. 영상 신호 및 동기 신호는 외부 단자를 통해 각각 공급된다. 타이밍 컨트롤러는 동기 신호에 응답하여 주사선 및 데이터선의 구동 타이밍을 생성한다. 또한, 타이밍 컨트롤러는 액정 셀에 공급되는 영상 신호의 기입 시간을 일정하게 하기 위해, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를 동기 신호의 주기에 따라 변경한다.

본 발명의 제2 양태에 따른 액정 표시 장치는, 내부 클럭 신호를 생성하는 발진 회로를 갖고 있다. 타이밍 컨트롤러는 카운터 및 타이밍 설정 회로를 갖고 있다. 카운터는, 동기 신호의 주기를 내부 클럭 신호의 클럭 수로서 카운트한다. 타이밍 설정 회로는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를 카운터의 카운터값에 따라 설정한다.

본 발명의 제3 양태에 따른 액정 표시 장치는, 외부 클럭 신호를 받는 외부 단자를 갖고 있다. 타이밍 설정 회로는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를, 카운터의 카운터값에 따른 시리얼 번호에 따라 설정한다. 시리얼 번호는 외부 클럭 신호의 클럭 수를 나타낸다. 또한, 타이밍 설정 회로는 동기 신호의 주기가 소정값을 초과할 때, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍을 소정의 시리얼 번호로 각각 고정한다.

본 발명의 제4 양태에 따른 액정 표시 장치는, 내부 클럭 신호를 생성하는 발진 회로를 갖고 있다. 타이밍 컨트롤러는 프레임 주기 검출 회로, 카운터 및 타이밍 설정 회로를 갖고 있다. 프레임 주기 검출 회로는, 동기 신호에 기초하여 1 화면을 표시하기 위한 1 프레임의 주기를 검출함으로써 동기 신호의 주기를 구한다. 카운터는, 프레임 주기 검출 회로에 의해 검출한 프레임 주기를 내부 클럭 신호의 클럭 수로서 카운트한다. 타이밍 설정 회로는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를 카운터의 카운터값에 따라 설정한다.

본 발명의 제5 양태에 따른 액정 표시 장치는, 외부 클럭 신호를 받는 외부 단자를 갖고 있다. 타이밍 설정 회로는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를, 카운터의 카운터값에 따른 시리얼 번호에 따라 설정한다. 시리얼 번호는 외부 클럭 신호의 클럭 수를 나타낸다.

본 발명의 제6 양태에 따른 액정 표시 장치에서, 타이밍 설정 회로는 연속하는 복수의 카운터값을 각각 나타내는 복수의 카운터 그룹마다 시리얼 번호를 할당한다. 또한, 타이밍 설정 회로는, 구동 타이밍을, 카운터의 카운터값을 포함하는 카운터 그룹에 대응하는 시리얼 번호에 따라 설정한다. 예를 들면, 타이밍 설정 회로는 카운터 그룹과, 카운터 그룹마다 할당된 시리얼 번호로 구성되는 테이블을 갖고 있다.

본 발명의 제7 양태에 따른 액정 표시 장치에서, 타이밍 컨트롤러의 차분 검출 회로는, 미리 설정된 표준 카운터값과 카운터로부터 출력되는 카운터값 간의 차를 동기 신호의 주기의 변화로서 검출한다. 타이밍 설정 회로는, 차를 연산함으로써, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍을 나타내는 시리얼 번호 중 적어도 어느 하나를 구한다.

본 발명의 제8 양태에 따른 액정 표시 장치에서, 타이밍 설정 회로는 주사선의 구동 타이밍을 나타내는 시리얼 번호의 시프트 수를, 내부 클럭 신호의 주기 P1과 미리 설정된 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 차를 곱한 값(정수)으로 설정한다.

본 발명의 제9 양태에 따른 액정 표시 장치에서, 타이밍 설정 회로는 데이터선의 구동 타이밍을 나타내는 시리얼 번호의 시프트 수를, 내부 클럭 신호의 주기 P1과 미리 설정된 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 차를 곱한 값(정수)으로 설정한다.

본 발명의 제10 양태에 따른 액정 표시 장치에서, 타이밍 설정 회로는 데이터선의 구동 타이밍을 나타내는 시리얼 번호의 시프트 수와, 데이터선의 구동 타이밍을 나타내는 시리얼 번호의 시프트값의 합계를, 내부 클럭 신호의 주기 P1과 미리 설정된 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 차를 곱한 값(정수)으로 설정한다.

〈실시예〉

이하, 본 발명의 실시예를 도면을 이용하여 설명한다. 도면 중의 ◎는 외부 단자를 나타내고 있다. 도면 중, 굵은 선으로 나타낸 신호선은 복수개로 구성되어 있다. 또한, 굵은 선이 접속되어 있는 블록의 일부는 복수의 회로로 구성되어 있다. 외부 단자를 통해 공급되는 신호에는 단자명과 동일한 부호를 사용한다. 또한, 신호가 전달되는 신호선에는 신호명과 동일한 부호를 사용한다.

도 1은 본 발명의 제1 실시예를 나타내고 있다. 액정 표시 장치는, 커넥터 CN을 통해, 예를 들면, 퍼스널 컴퓨터(도시 생략)에 접속된다. 퍼스널 컴퓨터는, 영상 소스(비디오, DVD, 텔레비전 신호 등)를 여러가지 해상도 및 주파수의 신호로 변환하는 제어부를 갖고 있다. 제어부는 도시하지 않은 라인 메모리나 프레임 메모리에 영상 신호를 일시적으로 보유함으로써, 영상 신호 및 제어 신호의 출력 타이밍을 자유롭게 설정할 수 있다. 액정 표시 장치는, 타이밍 컨트롤러(10), 발진 회로(12), 게이트 드라이버(14), 소스 드라이버(16) 및 액정 패널(18)을 갖고 있다.

타이밍 컨트롤러(10)는, 커넥터 CN의 외부 단자를 통해 공급되는 클럭 신호 CLK(외부 클럭 신호, 도트 클럭 신호), 데이터 신호(영상 신호) DATA0 및 인에이블 신호 ENAB(동기 신호)와, 발진 회로(12)로부터의 내부 클럭 신호 ICLK를 받아, 게이트 드라이버(14)로 게이트 클럭 신호 GCLK를 출력하여, 소스 드라이버(16)로 래치 펄스 신호 LP, 데이터 신호(영상 신호) DATA를 출력한다. 클럭 신호 CLK는 타이밍 컨트롤러(10)를 동작시키기 위한 기본 클럭 신호이다. 인에이블 신호 ENAB는, 후술하는 바와 같이 데이터 신호 DATA0을 수평 라인마다 분할하기 위한 수평 동기 신호이며, 각 수평 라인의 데이터 신호 DATA0의 전송 개시에 동기하여 상승하는 포지티브 펄스 신호이다. 게이트 클럭 신호 GCLK 및 래치 펄스 신호 LP는 인에이블 신호 ENAB에 동기하여 생성된다. 데이터 신호 DATA는 데이터 신호 DATA0과 동일한 정보를 갖는다. 타이밍 컨트롤러(10)의 상세는 도 2에서 설명한다.

발진 회로(12)는, 예를 들면 수정 발진자 및 그 제어 회로 등으로 구성되며, 클럭 신호 CLK보다 주파수가 높은 내부 클럭 신호 ICLK를 생성한다. 게이트 드라이버(14)는 게이트 클럭 신호 GCLK에 동기하여 주사선 G1-Gn에 게이트 펄스를 순차적으로 출력한다. 소스 드라이버(16)는, 래치 펄스 신호 LP에 동기하여 데이터 신호 DATA를 수평 라인마다 순차적으로 입력받아, 입력받은 신호를 데이터선 D1-Dm으로 출력한다.

액정 패널(18)은, 주사선 G1-Gn과 데이터선 D1-Dm의 교차 부분에 각각 형성된 액정 셀 C를 갖고 있다. 액정 셀 C는 박막 트랜지스터 TFT 및 화소 전극 PE와, 도시하지 않은 액정 및 대향 전극으로 구성되어 있다. 각 박막 트랜지스터 TFT에서, 게이트는 주사선 G1-Gn 중 어느 하나에 접속되며, 드레인은 데이터선 D1-Dm 중 어느 하나에 접속되고, 소스는 화소 전극 PE에 접속되어 있다. 대향 전극은 화소 전극 PE에 대향하여 배치되어 있다. 또한, 액정이 화소 전극 PE와 대향 전극에 의해 협지되어, 액정 셀 C가 구성되어 있다. 그리고, 액정 셀 C의 투과 광이 액정 셀 C에 대향하는 3원색 필터를 통과함으로써, 컬러 화상이 형성된다. 이 실시예에서, 주사선의 수는 768개이다(n=768). 데이터선의 수는 3원색 필터의 R(적), G(녹), B(청)마다 1024개이다(m=1024). 각 주사선 G1-Gn을 따라 배치되는 액정 셀 C에 의해 768개의 수평 라인이 형성되어 있다. 이 때문에, 래치 펄스 신호 LP는 1 프레임 주기로 768회 생성된다.

도 2는, 도 1에 도시한 타이밍 컨트롤러(10)의 상세를 나타내고 있다. 타이밍 컨트롤러(10)는 엣지 생성 회로(20), 카운터(22), 클럭 셀렉터(24) 및 동기 신호 생성 회로(26)를 갖고 있다. 엣지 생성 회로(20)는, 인에이블 신호 ENAB의 상승 엣지에 동기하여 인에이블 펄스 신호 ENABP를 생성한다. 즉, 인에이블 펄스 신호 ENABP는 각 수평 라인의 데이터 신호 DATA0의 전송 개시에 동기하여 생성된다. 카운터(22)는, 엣지 생성 회로(20)로부터 출력되는 인에이블 펄스 신호 ENABP의 펄스 생성 주기를 내부 클럭 신호 ICLK의 클럭 수로서 카운트하여, 그 카운터값을 카운터 신호 CNT로서 출력한다.

클럭 셀렉터(24)는, 인에이블 펄스 신호 ENABP의 하강 엣지로부터 게이트 클럭 신호 GCLK 및 래치 펄스 신호 LP의 엣지 타이밍까지를 각각 나타내는 4개의 클럭 수가 복수조 설정된 테이블 TBL을 갖고 있다. 클럭 수는, 인에이블 펄스 신호 ENABP의 하강 엣지를 기준으로 하는 클럭 신호 CLK의 펄스 수(시리얼 번호)를 나타낸다. 클럭 셀렉터(24)는, 카운터값 CNT에 따라 4개의 클럭 수를 선택하고, 인에이블 펄스 신호 ENABP의 하강 엣지를 기준으로 하여, 선택한 클럭 수에 각각 대응하는 클럭 신호 CLK의 상승 엣지에 동기하여 게이트 클럭 신호 GCLK의 엣지 타이밍 및 래치 펄스 신호 LP의 엣지 타이밍을 생성한다. 게이트 클럭 신호 GCLK의 상승 엣지 타이밍 및 하강 엣지 타이밍과, 래치 펄스 신호 LP의 상승 엣지 타이밍 및 하강 엣지 타이밍은, 각각 게이트 상승 신호 GCLKR, 게이트 하강 신호 GCLKF, 래치 상승 신호 LPR 및 래치 하강 신호 LPF의 상승 엣지로서 나타난다. 클럭 셀렉터(24)는, 클럭 신호 CLK의 소정의 클럭 수에 따라, 게이트 상승 신호 GCLKR, 게이트 하강 신호 GCLKF, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성하기 위해 클럭 카운터(도시 생략)를 갖고 있다. 이와 같이, 클럭 셀렉터(24)는, 주사선 G1-Gn 및 데이터선 D1-Dm의 구동 타이밍을 설정하는 타이밍 설정 회로로서 동작한다.

동기 신호 생성 회로(26)는, 게이트 하강 신호 GCLKF 및 게이트 상승 신호 GCLKR의 상승 엣지에 각각 동기하는 하강 엣지 및 상승 엣지를 갖는 게이트 클럭 신호 GCLK를 생성한다. 또한, 동기 신호 생성 회로(26)는, 래치 상승 신호 LPR 및 래치 하강 신호 LPF의 상승 엣지에 동기하는 하강 엣지 및 상승 엣지를 갖는 래치 펄스 신호 LP를 생성한다.

도 3은, 도 2에 도시한 클럭 셀렉터(24)의 상세를 나타내고 있다. 클럭 셀렉터(24)의 테이블 TBL은 내부 클럭 신호 ICLK의 카운터값 CNT의 소정 범위마다, 게이트 클럭 신호 GCLK의 하강 엣지 타이밍 및 상승 엣지 타이밍에 대응하는 클럭 수를 나타내는 시리얼 번호 GCF(GCF0-GCF4) 및 GCR(GCR0-GCR4)과, 래치 펄스 신호 LP의 상승 엣지 타이밍 및 하강 엣지 타이밍에 대응하는 클럭 수를 나타내는 시리얼 번호 LCR(LCR0-LCR4) 및 LCF(LCF0-LCF4)를 기억하고 있다. 즉, 테이블 TBL은, 연속하는 복수의 카운터값 CNT를 각각 나타내는 복수의 카운터 그룹 "1000-1199", "1200-1399', "1400-1599", "1600-1799", "1800 이상"을 포함하며, 각 카운터 그룹마다 시리얼 번호가 할당되는 구성으로 이루어져 있다.

후술하는 바와 같이, 인에이블 신호 ENAB의 주기가 길 때(카운터값 CNT가 많을 때), 설정되는 클럭 수는 적어져서(시리얼 번호가 작아짐), 인에이블 신호 ENAB의 주기가 짧을 때(카운터값 CNT가 적을 때), 설정되는 클럭 수는 많아진다(시리얼 번호가 작아짐). 카운터값이 1800 이상일 때, 클럭 수(시리얼 번호)는 초기값 GCF0, GCR0, LCR0, LCF0로 고정된다. 즉, 인에이블 신호 ENAB의 주기가 소정값을 초과할 때, 주사선 G1-Gn 및 데이터선 D1-Dm의 구동 타이밍은, 소정의 시리얼 번호로 각각 고정된다. 이 때문에, 이것보다 긴 주기에서는 후술하는 기입 시간 WT는 인에이블 신호 ENAB의 주기에 의존하여 길어진다. 그러나, 기입 시간 WT가 길어짐으로써, 액정 표시 장치의 표시 품위가 저하되지는 않는다. 따라서, 카운터 그룹의 수를 적게 할 수 있어서, 타이밍 설정 회로의 회로 규모를 작게 할 수 있다.

여기서, 이 실시예에서는 200 카운터값마다 5 종류의 클럭 수를 기억하고 있다. 그러나, 본 발명은 이것에 한정되지는 않는다. 카운터값의 범위 및 클럭 수의 종류는 내부 클럭 신호 ICLK의 주파수 등의 액정 표시 장치의 설계 사양에 따라 정해진다.

예를 들면, 카운터(22)의 카운터값이 1500일 때, 게이트 하강 신호 GCLKF 및 게이트 상승 신호 GCLKR의 상승 엣지는, 이 카운터값을 포함하는 카운터 그룹 "1400-1599"에 대응하는 클럭 수 GCF2, GCR2로 설정된다. 마찬가지로, 래치 상승 신호 LPR 및 래치 하강 신호 LPF의 상승 엣지는 클럭 수 LCR2, LCF2로 설정된다.

도 4는 제1 실시예의 액정 표시 장치의 동작의 일례를 나타내고 있다. 이 예에서는, 본 발명의 액정 표시 장치에 접속되는 퍼스널 컴퓨터로부터 출력되는 클럭 신호 CLK 및 인에이블 신호 ENAB의 주파수는 표준값이다. 도 2에 도시한 클럭 셀렉터(24)는, 카운터(22)로부터의 카운터값 CNT에 따라 테이블 TBL 중의 4개의 시리얼 번호를 선택한다. 클럭 셀렉터(24)는, 선택한 시리얼 번호 GCF, GCR, LCR, LCF(인에이블 신호 ENAB의 출력으로부터의 클럭 수)에 대응하는 상승 엣지를 갖는 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성한다(도 4의 (a), (b), (c) 및 (d)).

여기서, 이 예에서는 설명을 간단히 하기 위해, 클럭 신호 CLK의 1 수평 라인 기간의 클럭 수를 45로 하며, 클럭 수 GCF, GCR, LCR, LCF를 각각 9, 18, 30, 36으로 하고 있다. 실제로는, 예를 들면 액정 패널(18)의 수직 라인 수를 1024로 할 때에, 도트 클럭인 클럭 신호 CLK의 1 수평 라인 기간의 클럭 수는 1024보다 많아진다. 이 때문에, 클럭 수 GCF, GCR, LCR, LCF는 도 4에 나타낸 값보다 많아진다.

동기 신호 생성 회로(26)는, 게이트 하강 신호 GCLKF 및 게이트 상승 신호 GCLKR에 동기하여 게이트 클럭 신호 GCLK의 천이 엣지를 생성하고(도 4의 (e)), 래치 상승 신호 LPR 및 래치 하강 신호 LPF에 동기하여 래치 펄스 신호 LP의 천이 엣지를 생성한다(도 4의 (f)). 도 1에 도시한 게이트 드라이버(14)는, 게이트 클럭 신호 GCLK의 상승 엣지에 동기하여 주사선 G1-Gn을 순차적으로 하이 레벨로 구동한다(도 4의 (g), (h)). 소스 드라이버(16)는, 래치 펄스 신호 LP의 상승 엣지에 동기하여 데이터 신호 DATA를 수평 라인마다 순차적으로 입력받아, 입력받은 신호를 데이터선 D1-Dm으로 출력한다(도 4의 (i), (j)). 예를 들면, 주사선 G1에 접속되는 액정 셀 C에 기입되는 화상 데이터의 기입 시간 WT는 주사선 G1에 대응하는 수평 라인에 화상 데이터가 공급되고 나서 주사선 G1이 로우 레벨로 변화할 때까지 이다. 기입 시간 WT는 다른 주사선 G2-Gn에 대해서도 동일하다.

도 5는, 제1 실시예의 액정 표시 장치의 동작의 다른 예를 나타내고 있다. 이 예에서는, 퍼스널 컴퓨터는 클럭 신호 CLK 및 인에이블 신호 ENAB의 주파수를 도 4에 나타낸 표준값보다 높게 한다. 내부 클럭 신호 ICLK의 주파수는 클럭 신호 CLK의 주파수에 의존하지 않고 일정하다. 1 수평 기간이 짧아지기 때문에, 카운터(22)가 카운트하는 1 수평 기간에 대응하는 내부 클럭 신호 ICLK의 클럭 수(카운터값 CNT)는 도 4에 비해 적어진다.

클럭 셀렉터(24)는, 카운터값 CNT에 따라, 테이블 TBL로부터 4개의 클럭 수 GCF, GCR, LCR, LCF를 선택하여, 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성한다. 이 예에서, 클럭 신호 CLK의 1 수평 라인 기간의 클럭 수는 도 4와 동일한 45개이며, 클럭 수 GCF, GCR, LCR, LCF는 각각 12, 21, 30, 36으로 하고 있다. 즉, 게이트 클럭 신호 GCLK의 천이 엣지를 나타내는 클럭 수 GCF, GCR이 3 클럭 많이 설정되며, 래치 펄스 신호 LP의 천이 엣지를 나타내는 클럭 수 LCR, LCF는 도 4와 동일하게 설정된다.

게이트 클럭 신호 GCLK의 생성 타이밍은, 클럭 수 GCF, GCR을 늘림으로써 늦어진다. 이 때문에, 클럭 신호 CLK의 주파수가 높아지더라도, 실질적인 기입 시간 WT가 감소되는 것을 방지할 수 있다. 이 때문에, 타이밍 컨트롤러(10)로부터 출력되는 GCLK, LP 등의 제어 신호의 타이밍 마진이 감소되는 것이 방지되어, 액정 패널(18)의 표시 영역의 일부가 어두워지는 등의 문제점이 발생되는 것이 방지된다. 이 결과, 액정 표시 장치의 품위가 저하되지 않는다. 도면 중의 파선으로 나타낸 화살표는 클럭 수 GCF, GCR, LCR, LCF를 도 4와 동일하게 한 경우의 기입 시간을 나타내고 있다.

덧붙여 말하자면, 상술한 예에 한하지 않고, 게이트 클럭 신호 GCLK의 천이 엣지를 나타내는 클럭 수 GCF, GCR을 도 4와 동일한 값으로 설정하고, 래치 펄스 신호 LP의 천이 엣지를 나타내는 클럭 수 LCR, LCF를 각각 3 클럭 줄이더라도, 실질적인 기입 시간을 도 4와 동일하게 할 수 있다. 또한, 클럭 수 GCF, GCR을 2 클럭 늘리고, 클럭 수 LCR, LCF를 1 클럭 줄이더라도, 실질적인 기입 시간을 도 4와 동일하게 할 수 있다. 또한, 클럭 수 GCR, GCR의 차는, 게이트 클럭 신호 GCLK의 로우 레벨 기간을 일정하게 하기 위해, 도 4에 나타낸 차 "8"보다 많이 하여도 된다. 마찬가지로, 클럭 수 LCF, LCR의 차는 래치 펄스 신호 LP의 펄스 폭을 일정하게 하기 위해, 도 4에 나타낸 차 "6"보다 많이 하여도 된다.

도 6은 제1 실시예의 액정 표시 장치의 동작의 다른 예를 나타내고 있다. 이 예에서, 퍼스널 컴퓨터는 클럭 신호 CLK 및 인에이블 신호 ENAB의 주파수를 도 4에 나타낸 표준값보다 낮게 한다. 1 수평 기간이 길어지기 때문에, 카운터(22)가 카운트하는 1 수평 기간에 대응하는 내부 클럭 신호 ICLK의 클럭 수(카운터값 CNT)는 도 4에 비해 많아진다.

클럭 셀렉터(24)는, 카운터값 CNT에 따라, 테이블 TBL로부터 4개의 클럭 수 GCF, GCR, LCR, LCF를 선택하여, 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성한다. 이 예에서도, 클럭 신호 CLK의 1 수평 라인 기간의 클럭 수는 도 4와 동일한 45개이다. 테이블 TBL로부터 선택되는 클럭 수 GCF, GCR, LCR, LCF는 각각 3, 12, 32, 38개이다. 즉, 게이트 클럭 신호 GCLK의 천이 엣지를 나타내는 클럭 수 GCF, GCR은, 도 4에 비해 6 클럭 적으며, 래치 펄스 신호 LP의 천이 엣지를 나타내는 클럭 수 LCR, LCF는 도 4에 비해 2 클럭 많다. 게이트 클럭 신호 GCLK의 생성 타이밍은 클럭 수 GCF, GCR을 줄임으로써 빨라진다. 래치 펄스 신호 LP의 생성 타이밍은 클럭 수 LCR, LCF를 늘림으로써 늦어진다. 이 때문에, 클럭 신호 CLK의 주파수가 낮아지더라도, 실질적인 기입 시간 WT가 증가하는 것을 방지할 수 있다.

덧붙여서, 기입 시간 WT는, 클럭 수 LCR, LCF를 바꾸지 않고 클럭 수 GCF, GCR을 더 줄임으로써 조정해도 되며, 클럭 수 GCF, GCR을 바꾸지 않고 클럭 수 LCR, LCF를 더 늘림으로써 조정해도 된다. 또한, 클럭 수 GCR, GCR의 차는, 게이트 클럭 신호 GCLK의 로우 레벨 기간을 일정하게 하기 위해, 도 4에 나타낸 차 "8'보다 적게 하여도 된다. 마찬가지로, 클럭 수 LCF, LCR의 차는 래치 펄스 신호 LP의 펄스 폭을 일정하게 하기 위해, 도 4에 나타낸 차 "6"보다 적게 하여도 된다.

이상, 본 실시예에서는, 주사선 G1-Gn의 구동 타이밍 및 데이터선 D1-Dm의 구동 타이밍 중 적어도 어느 하나를 인에이블 신호 ENAB의 주기에 따라 변경함으로써, 인에이블 신호 ENAB의 주기가 짧아지는 경우에도 기입 시간 WT를 일정하게 할 수 있다. 이 결과, 액정 표시 장치의 표시 품위의 저하를 방지할 수 있다. 구동 타이밍을 도트 클럭인 클럭 신호 CLK의 시리얼 번호에 따라 설정함으로써, 구동 타이밍을 용이하며 또한 정확하게 생성할 수 있다.

발진 회로(12)가 생성하는 발진 주기가 불변인 내부 클럭 신호 ICLK를 사용함으로써, 인에이블 신호 ENAB의 주기를 올바르게 측정할 수 있다. 이 결과, 주사선 G1-Gn의 구동 타이밍 및 데이터선 D1-Dm의 구동 타이밍 중 적어도 어느 하나를 높은 정밀도로 조정할 수 있다.

인에이블 신호 ENAB의 주기가 길 때에, 주사선 G1-Gn 및 데이터선 D1-Dm의 구동 타이밍을 고정함으로써, 액정 표시 장치의 표시 품위가 저하되지 않고, 클럭 셀렉터(24)의 회로 규모를 작게 할 수 있다. 또한, 클럭 셀렉터(24)에 테이블 TLB를 형성함으로써, 클럭 셀렉터(24)의 회로 설계 및 그 변경이 용이해진다. 클럭 셀렉터(24)의 테이블 TBL을 카운터 그룹마다 시리얼 번호를 할당하여 구성함으로써, 클럭 셀렉터(24)의 회로 규모를 작게 할 수 있다.

도 7은, 본 발명의 제2 실시예를 나타내고 있다. 제1 실시예에서 설명한 요소와 동일한 요소에 대해서는, 동일한 부호를 붙이며, 이에 대해서는 상세한 설명을 생략한다. 이 실시예에서는, 타이밍 컨트롤러가 제1 실시예의 타이밍 컨트롤러(10)와 상이하다. 그 밖의 구성은, 제1 실시예와 동일하다. 이 때문에, 도 7에서는 타이밍 컨트롤러만을 도시한다.

이 실시예의 타이밍 컨트롤러는, 1 프레임 주기에 대응하는 내부 클럭 신호 ICLK의 클럭 수에 따라, 게이트 클럭 신호 GCLK 및 래치 펄스 신호 LP의 생성 타이밍을 조정한다. 이 때문에, 타이밍 컨트롤러는 제1 실시예의 타이밍 컨트롤러(10)(도 2)의 카운터(22) 및 클럭 셀렉터(24) 대신에 카운터(22A) 및 클럭 셀렉터(24A)를 갖고 있다. 또한, 타이밍 컨트롤러는 프레임 블랭크 검출부(28A)를 갖고 있다. 그 밖의 구성은 제1 실시예의 타이밍 컨트롤러(10)와 거의 동일하다.

프레임 블랭크 검출부(28A)는, 인에이블 신호 ENAB를 수신받아, 1 프레임 기간 동안 존재하는 프레임 블랭크 기간을 검출하고, 프레임 블랭크 기간의 검출 타이밍에 동기하여 프레임 주기 신호 FLP(펄스 신호)를 출력한다. 여기서, 프레임 블랭크 기간은, 1 화면을 액정 패널에 표시하기 위한 1 프레임 기간 중, 데이터 신호 DATA(영상 신호)가 전달되지 않는 기간이며, 액정 표시 장치에 접속되는 퍼스널 컴퓨터가 1 프레임분의 데이터 신호 DATA를 모두 출력하고 나서 다음 프레임의 데이터 신호 DATA의 출력을 개시하기까지의 기간이다. 프레임 블랭크 기간은, 1 프레임 기간당 1회 검출되기 때문에, 프레임 주기 신호 FLP의 펄스 발생 주기는 1 프레임 기간을 나타낸다. 이와 같이, 프레임 블랭크 검출부(28A)는, 인에이블 신호 ENAB에 기초하여 1 프레임 주기를 검출하는 프레임 주기 검출 회로로서 동작한다. 또한, 수직 라인 수(예를 들면, 1024 라인)가 변하지 않는 경우, 1 프레임 기간 동안 발생하는 인에이블 신호 ENAB의 펄스 수는 동일하다. 이 때문에, 프레임 블랭크 기간이 변하지 않는 경우, 1 프레임 주기의 검출에 의해, 인에이블 신호 ENAB의 주기를 간접적으로 검출할 수 있다.

카운터(22A)는, 프레임 블랭크 검출부(28A)로부터 출력되는 프레임 주기 신호 FLP의 펄스 생성 주기를 내부 클럭 신호 ICLK의 클럭 수로서 카운트하여, 그 카운터값 CNT를 카운트 신호 CNT로서 출력한다. 이 때문에, 카운터값 CNT는 1 프레임 기간의 클럭 수를 나타낸다. 클럭 셀렉터(24A)(타이밍 설정 회로)는, 제1 실시예와 동일한 기능을 갖고 있다. 단, 이 실시예에서는, 카운터값 CNT는 1 프레임 기간을 나타내기 때문에, 상술한 도 3에 나타낸 테이블 TBL의 카운터값 CNT의 란에 기억되어 있는 수치가 제1 실시예와 상이하다. 테이블 TBL의 그 밖의 값은 제1 실시예와 동일하다.

이 실시예에서도, 상술한 제1 실시예와 마찬가지의 효과를 얻을 수 있다. 또한, 이 실시예에서는 1 프레임 주기의 측정에 의해, 인에이블 신호 ENAB의 주기의 평균적인 값을 검출할 수 있다. 이 결과, 주사선 G1-Gn 및 데이터선 D1-Dm의 구동 타이밍을, 인에이블 신호 ENAB의 주기의 1회의 측정에 따라 설정하는 경우에 비해, 정확하게 설정할 수 있다.

도 8은, 본 발명의 제3 실시예를 나타내고 있다. 제1 및 제2 실시예에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이며, 이에 대해서는 상세한 설명을 생략한다. 이 실시예에서는, 타이밍 컨트롤러가 제1 실시예의 타이밍 컨트롤러(10)와 상이하다. 그 밖의 구성은, 제1 실시예와 동일하다. 이 때문에, 도 8에서는 타이밍 컨트롤러만을 도시한다.

이 실시예의 타이밍 컨트롤러는, 제1 실시예의 타이밍 컨트롤러(10)(도 2)의 클럭 셀렉터(24) 대신에 차분 검출 회로(30B) 및 클럭 수 연산 회로(32B)(타이밍 설정 회로)를 갖고 있다. 그 밖의 구성은 제1 실시예와 거의 동일하다.

차분 검출 회로(30B)는, 카운터(22)로부터 출력되는 1 수평 기간을 나타내는 카운터값 CNT와, 미리 설정된 표준 1 수평 기간의 카운터값(내부 클럭 신호 ICLK의 1 수평 기간의 클럭 수)을 나타내는 표준값 STDEN 간의 차 DIF를 검출하여, 검출한 값을 차분 신호 DIF로서 출력한다. 차분 검출 회로(30B)는, 차 DIF를 인에이블 신호 ENAB의 주기의 변화로서 검출한다. 클럭 수 연산 회로(32B)는, 차분 신호 DIF가 나타내는 카운터값의 차(DIF)에 따라, 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성한다.

예를 들면, 카운터값 CNT가 표준값 STDEN에 대하여 소정의 범위 내에 존재할 때, 클럭 수 연산 회로(32B)는 상술한 도 4에 나타낸 타이밍에서 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 출력한다. 클럭 수 연산 회로(32B)는, 카운터값 CNT가 표준값 STDEN에 대하여 소정값 이상 적을 때, 클럭 신호 CLK 및 인에이블 신호 ENAB의 주파수가 높아졌다고 판정한다. 그리고, 클럭 수 연산 회로(32B)는, 게이트 클럭 신호 GCLK의 생성 타이밍을, 예를 들면 차 DIF에 소정의 비 20%를 곱한 값(단, 정수)에 상당하는 로크 신호 CLK의 클럭 수(시리얼 번호)만큼 지연시킨다. 즉, 클럭 수 연산 회로(32B)는, 게이트 클럭 신호 GCLK의 생성 타이밍을 클럭 신호 CLK의 주기에 따라 변경하기 위해, 시리얼 번호의 시프트 수를 구한다. 이 결과, 제1 실시예와 마찬가지로, 기입 시간 WT에 대응하는 클럭 신호 CLK의 클럭 수는 증가되어, 기입 시간 WT는 클럭 신호 CLK의 주기가 짧아진 것만큼 증가한다.

클럭 수 연산 회로(32B)는, 카운터값 CNT가 표준값 STDEN에 대하여 소정값 이상으로 많을 때, 클럭 신호 CLK 및 인에이블 신호 ENAB의 주파수가 낮아졌다고 판정한다. 그리고, 클럭 수 연산 회로(32B)는, 게이트 클럭 신호 GCLK의 생성 타이밍을, 예를 들면 차 DIF에 소정의 비 20%를 곱한 값(단, 정수)에 상당하는 클럭 신호 CLK의 클럭 수(시리얼 번호)만큼 빨리 한다. 이 결과, 기입 시간 WT에 대응하는 클럭 신호 CLK의 클럭 수는 감소되어, 기입 시간 WT는 클럭 신호 CLK의 주기가 길어진 것만큼 감소한다.

상술한 "비 20%"는, 내부 클럭 신호 ICLK의 주기 P1과, 미리 설정된 클럭 신호 CLK의 표준 주기 P2의 비 P1/P2이다. 즉, 이 예에서, 내부 클럭 신호 ICLK의 주기 P1은, 클럭 신호 CLK가 표준 주기 P2의 5분의 1로 설정되어 있다. 차 DIF에 비 P1/P2를 곱함으로써, 차 DIF에 대응하는 시간을 클럭 신호 CLK의 클럭 수로서 구할 수 있다. 이 때문에, 클럭 수 연산 회로(32B)는, 구한 클럭 수를 증감시키는 것만으로, 기입 시간 WT를 일정하게 하기 위한 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성할 수 있다.

덧붙여서, 클럭 신호 CLK의 주파수가 높아졌다고 판정하였을 때에, 클럭 수 LCR, LCF를 바꾸지 않고, 래치 펄스 신호 LP의 천이 엣지를 설정하는 클럭 수 LCR, LCF를 차 DIF의 20%에 상당하는 클럭 수만큼 빨리 하여도 된다. 마찬가지로, 클럭 신호 CLK의 주파수가 낮아졌다고 판정하였을 때에, 클럭 수 LCR, LCF를 바꾸지 않고, 래치 펄스 신호 LP의 천이 엣지를 설정하는 클럭 수 LCR, LCF를 차 DIF의 20%에 상당하는 클럭 수만큼 느리게 하여도 된다. 혹은, 클럭 신호 CLK의 주파수가 높아졌다고 판정하였을 때에, 클럭 수 GCF, GCR을 차 DIF의 10%에 상당하는 클럭 수만큼 느리게 하고, 클럭 수 LCR, LCF를 차 DIF의 10%에 상당하는 클럭 수만큼 빨리 하여도 된다. 마찬가지로, 클럭 신호 CLK의 주파수가 낮아졌다고 판정하였을 때에, 클럭 수 GCF, GCR을 차 DIF의 10%에 상당하는 클럭 수만큼 빨리 하고, 클럭 수 LCR, LCF를 차 DIF의 10%에 상당하는 클럭 수만큼 느리게 하여도 된다.

이 실시예에서도, 상술한 제1 실시예와 마찬가지의 효과를 얻을 수 있다. 또한, 이 실시예에서는, 게이트 클럭 신호 GCLK 및 래치 펄스 신호 LP의 생성 타이밍의 변화량을 나타내는 시리얼 번호를 테이블 TBL을 참조하지 않고, 차 DIF에 기초하여 연산에 의해 구할 수 있다. 이 때문에, 클럭 수 연산 회로(32B)의 회로 규모를 작게 할 수 있다. 또한, 시리얼 번호를 연산에 의해 구함으로써, 게이트 클럭 신호 GCLK 및 래치 펄스 신호 LP의 생성 타이밍을 클럭 신호 CLK의 주기의 변화에 추종하여 미세하게 설정할 수 있다. 또한, 클럭 신호 CLK와 내부 클럭 신호 ICLK의 주기가 크게 상이한 경우에도, 차분 검출 회로(30B)가 검출하는 차 DIF에 따라, 클럭 신호 CLK의 시리얼 번호의 시프트 수를 용이하게 구할 수 있다.

도 9는 본 발명의 제4 실시예를 나타내고 있다. 제1∼제3 실시예에서 설명한 요소와 동일한 요소에 대해서는 동일한 부호를 붙이며, 이에 대해서는 상세한 설명을 생략한다. 이 실시예에서는, 타이밍 컨트롤러가 제1 실시예의 타이밍 컨트롤러(10)와 상이하다. 그 밖의 구성은 제1 실시예와 동일하다. 이 때문에, 도 9에서는 타이밍 컨트롤러만을 도시한다.

이 실시예의 타이밍 컨트롤러는, 제3 실시예의 카운터(22), 차분 검출 회로(30B) 및 클럭 수 연산 회로(32B) 대신에, 카운터(22A), 차분 검출 회로(30C) 및 클럭 수 연산 회로(32C)를 갖고 있다. 또한, 제2 실시예의 프레임 블랭크 검출 회로(28A)를 갖고 있다. 그 밖의 구성은 제3 실시예와 거의 동일하다.

카운터(22A), 차분 검출 회로(30C) 및 클럭 수 연산 회로(32C)는, 프레임 주기에 대응하는 내부 클럭 신호 ICLK의 클럭 수를 카운트하기 위해, 각 신호선의 비트 수를 제3 실시예보다 늘려서 구성되어 있다. 이들 회로(22A, 30C, 32C)의 기본적인 기능은, 제3 실시예의 카운터(22), 차분 검출 회로(30B) 및 클럭 수 연산 회로(32B)와 동일하다. 즉, 카운터(22A)는, 1 프레임 주기에 대응하는 내부 클럭 신호 ICLK의 클럭 수를 카운트한다. 차분 검출 회로(30C)는, 카운터(22A)로부터 출력되는 1 프레임 기간을 나타내는 카운터값 CNT와, 미리 설정된 표준 1 프레임 기간의 카운터값(내부 클럭 신호 ICLK의 1 프레임 기간의 클럭 수)을 나타내는 표준값 STDFL 간의 차 DIF를 구하여, 구한 값을 차분 신호 DIF로서 출력한다.

클럭 수 연산 회로(32C)는, 차분 신호 DIF가 나타내는 카운터값의 차 DIF에 따라, 게이트 하강 신호 GCLKF, 게이트 상승 신호 GCLKR, 래치 상승 신호 LPR 및 래치 하강 신호 LPF를 생성한다. 또한, 클럭 수 연산 회로(32C)는, 게이트 클럭 신호 GCLK의 생성 타이밍을, 예를 들면 차 DIF의 20%에 상당하는 클럭 수(클럭 신호 CLK의 클럭 수)만큼 시프트시킨다. 덧붙여서, 제3 실시예와 마찬가지로, 래치 펄스 신호 LP의 천이 엣지를 차 DIF의 20%에 상당하는 클럭 수만큼 시프트해도 되며, 게이트 클럭 신호 GCLK 및 래치 펄스 신호 LP 양쪽의 천이 엣지를 차 DIF의 10%에 상당하는 클럭 수만큼 시프트해도 된다.

이 실시예에서도, 상술한 제1∼제3 실시예와 마찬가지의 효과를 얻을 수 있다.

여기서, 상술한 실시예에서는, 본 발명을 퍼스널 컴퓨터 등의 제어 장치로부터 인에이블 신호 ENAB를 받는 액정 표시 장치에 적용하는 예에 대하여 설명하였다. 본 발명은 이러한 실시예에 한정되는 것은 아니다. 예를 들면, 본 발명을, 제어 장치로부터 수평 동기 신호 HSYNC 및 수직 동기 신호 VSYNC를 받는 액정 표시 장치에 적용해도 된다. 이 경우, 인에이블 신호 ENAB 대신에 수평 동기 신호 HSYNC를 이용하여 본 발명을 실현할 수 있다.

이상의 실시예에서 설명한 발명을 정리하여, 부기로서 개시한다.

(부기 1)

주사선과 데이터선의 교차부에 액정 셀을 배치한 액정 패널과,

영상 신호 및 동기 신호를 각각 받는 외부 단자와,

상기 동기 신호에 응답하여 상기 주사선 및 상기 데이터선의 구동 타이밍을 생성함과 함께, 상기 액정 셀에 공급되는 상기 영상 신호의 기입 시간을 일정하게 하기 위해, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 동기 신호의 주기에 따라 변경하는 타이밍 컨트롤러를 구비하는 것을 특징으로 하는 액정 표시 장치.

(부기 2)

부기 1에 기재된 액정 표시 장치에서,

내부 클럭 신호를 생성하는 발진 회로를 구비하고,

상기 타이밍 컨트롤러는,

상기 동기 신호의 주기를 상기 내부 클럭 신호의 클럭 수로서 카운트하는 카운터와,

상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 설정하는 타이밍 설정 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.

(부기 3)

부기 2에 기재된 액정 표시 장치에서,

외부 클럭 신호를 받는 외부 단자를 구비하며,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 상기 외부 클럭 신호의 클럭 수를 나타내는 시리얼 번호에 따라 설정함과 함께, 상기 동기 신호의 주기가 소정값을 초과할 때, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍을 소정의 상기 시리얼 번호로 각각 고정하는 것을 특징으로 하는 액정 표시 장치.

(부기 4)

부기 1에 기재된 액정 표시 장치에서,

내부 클럭 신호를 생성하는 발진 회로를 구비하며,

상기 타이밍 컨트롤러는,

상기 동기 신호에 기초하여 1 화면을 표시하기 위한 1 프레임의 주기를 검출함으로써 상기 동기 신호의 주기를 구하는 프레임 주기 검출 회로와,

상기 프레임 주기 검출 회로에 의해 검출한 프레임 주기를 상기 내부 클럭 신호의 클럭 수로서 카운트하는 카운터와,

(부기 5)

부기 4에 기재된 액정 표시 장치에서,

외부 클럭 신호를 받는 외부 단자를 구비하며,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 상기 외부 클럭 신호의 클럭 수를 나타내는 시리얼 번호에 따라 설정함과 함께, 상기 프레임 주기가 소정값을 초과할 때, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍을 소정의 상기 시리얼 번호로 각각 고정하는 것을 특징으로 하는 액정 표시 장치.

(부기 6)

부기 2 또는 부기 4에 기재된 액정 표시 장치에서,

외부 클럭 신호를 받는 외부 단자를 구비하며,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 상기 외부 클럭 신호의 클럭 수를 나타내는 시리얼 번호에 따라 설정하는 것을 특징으로 하는 액정 표시 장치.

(부기 7)

부기 6에 기재된 액정 표시 장치에서,

상기 타이밍 설정 회로는, 연속하는 복수의 카운터값을 각각 나타내는 복수의 카운터 그룹마다 상기 시리얼 번호를 할당하고, 상기 구동 타이밍을 상기 카운터의 카운터값을 포함하는 카운터 그룹에 대응하는 시리얼 번호에 따라 설정하는 것을 특징으로 하는 액정 표시 장치.

(부기 8)

부기 7에 기재된 액정 표시 장치에서,

상기 타이밍 설정 회로는, 상기 카운터 그룹과, 상기 카운터 그룹마다 할당된 상기 시리얼 번호를 나타내는 테이블을 구비하는 것을 특징으로 하는 액정 표시 장치.

(부기 9)

부기 6에 기재된 액정 표시 장치에서,

상기 타이밍 컨트롤러는 미리 설정된 표준 카운터값과 상기 카운터로부터 출력되는 상기 카운터값 간의 차를 상기 동기 신호의 주기의 변화로서 검출하는 차분 검출 회로를 구비하며,

상기 타이밍 설정 회로는, 상기 차를 연산함으로써, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호 중 적어도 어느 하나를 구하는 것을 특징으로 하는 액정 표시 장치.

(부기 10)

부기 9에 기재된 액정 표시 장치에서,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍을 나타내는 상기 시리얼 번호의 시프트 수를, 상기 내부 클럭 신호의 주기 P1과 미리 설정된 상기 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 상기 차를 곱한 값(정수)으로 설정하는 것을 특징으로 하는 액정 표시 장치.

(부기 11)

부기 9에 기재된 액정 표시 장치에서,

상기 타이밍 설정 회로는, 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호를 시프트 수를, 상기 내부 클럭 신호의 주기 P1과 미리 설정된 상기 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 상기 차를 곱한 값(정수)으로 설정하는 것을 특징으로 하는 액정 표시 장치.

(부기 12)

부기 9에 기재된 액정 표시 장치에서,

상기 타이밍 설정 회로는, 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호의 시프트 수와, 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호를 시프트값의 합계를, 상기 내부 클럭 신호의 주기 P1과 미리 설정된 상기 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 상기 차를 곱한 값(정수)으로 설정하는 것을 특징으로 하는 액정 표시 장치.

이상, 본 발명에 대하여 상세히 설명하였지만, 상기 실시예 및 그 변형예는 발명의 일례일 뿐, 본 발명은 이것에 한정되는 것은 아니다. 본 발명을 벗어나지 않는 범위 내에서 변형 가능함은 분명하다.

본 발명의 제1 양태에 따른 액정 표시 장치에서는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를 동기 신호의 주기에 따라 변경함으로써, 동기 신호의 주기가 변화된 경우에도 기입 시간을 일정하게 할 수 있다. 이 결과, 표시 품위의 저하를 방지할 수 있다.

본 발명의 제2 양태에 따른 액정 표시 장치에서는, 주기가 항상 일정한 내부 클럭 신호를 사용함으로써, 동기 신호의 주기를 정확하게 측정할 수 있다. 이 결과, 타이밍 설정 회로는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍 중 적어도 어느 하나를 높은 정밀도로 설정할 수 있다.

본 발명의 제3 양태에 따른 액정 표시 장치에서는, 동기 신호의 주기가 소정값을 초과할 때, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍은 소정의 시리얼 번호로 각각 고정된다. 이 때문에, 이것보다 긴 주기에서는, 기입 시간은 동기 신호의 주기에 의존하여 길어진다. 그러나, 기입 시간이 길어짐으로써, 표시 품위가 저하되지는 않는다. 따라서, 타이밍 설정 회로의 회로 규모를 작게 할 수 있다.

본 발명의 제4 양태에 따른 액정 표시 장치는, 주기가 항상 일정한 내부 클럭 신호를 사용함으로써, 1 프레임 주기를 정확하게 측정할 수 있다. 또한, 1 프레임 주기를 측정함으로써, 동기 신호의 주기의 평균적인 값을 검출할 수 있다. 이 결과, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍을, 동기 신호의 주기의 1회의 측정에 따라 설정하는 경우에 비해 정확하게 설정할 수 있다.

본 발명의 제5 양태에 따른 액정 표시 장치에서는, 액정 패널의 구동 타이밍을, 액정 패널을 구동하기 위한 기본 클럭인 외부 클럭 신호의 시리얼 번호에 따라 설정함으로써, 구동 타이밍을 용이하고 정확하게 생성할 수 있다.

본 발명의 제6 양태에 따른 액정 표시 장치에서는, 연속하는 복수의 카운터값을 나타내는 복수의 카운터 그룹마다 시리얼 번호를 할당함으로써, 타이밍 설정 회로의 회로 규모를 작게 할 수 있다. 예를 들면, 카운터 그룹 및 그것에 대응하는 시리얼 번호를 나타내는 테이블을 구성함으로써, 회로 설계 및 그 변경이 용이해진다.

본 발명의 제7 양태에 따른 액정 표시 장치에서는, 주사선의 구동 타이밍 및 데이터선의 구동 타이밍을 변경하기 위한 시리얼 번호를 카운터값에 각각 대응하여 기억하는 경우에 비해, 타이밍 설정 회로의 회로 규모를 작게 할 수 있다.

본 발명의 제8 내지 제10 양태에 따른 액정 표시 장치에서는, 차분 검출 회로가 검출하는 카운터값의 차에 따라, 외부 클럭 신호(시리얼 번호)의 시프트 수를 용이하게 구할 수 있다. 외부 클럭 신호와 내부 클럭 신호의 주기가 크게 상이한 경우에도, 시프트 수를 용이하게 구할 수 있다.

도 1은 본 발명의 제1 실시예를 나타내는 블록도.

도 2는 도 1에 도시한 타이밍 컨트롤러의 상세를 나타내는 블록도.

도 3은 도 2에 도시한 클럭 셀렉터(24)의 상세를 도시하는 설명도.

도 4는 제1 실시예의 액정 표시 장치의 동작의 일례를 나타내는 타이밍도.

도 5는 제1 실시예의 액정 표시 장치의 동작의 다른 예를 나타내는 타이밍도.

도 6은 제1 실시예의 액정 표시 장치의 동작의 다른 예를 나타내는 타이밍도.

도 7은 본 발명의 제2 실시예의 타이밍 컨트롤러의 상세를 나타내는 블록도.

도 8은 본 발명의 제3 실시예의 타이밍 컨트롤러의 상세를 나타내는 블록도.

도 9는 본 발명의 제4 실시예의 타이밍 컨트롤러의 상세를 나타내는 블록도.

〈도면의 주요 부분에 대한 부호의 설명〉

10 : 타이밍 컨트롤러

12 : 발진 회로

14 : 게이트 드라이버

16 : 소스 드라이버

18 : 액정 패널

20 : 엣지 생성 회로

22, 22A : 카운터

24 : 클럭 셀렉터

26 : 동기 신호 생성 회로

28A : 프레임 블랭크 검출 회로

30B, 30C : 차분 검출 회로

32B, 32C : 클럭 수 연산 회로

CLK : 클럭 신호

CN : 커넥터

CNT : 카운터 신호

D1-Dm : 데이터선

DATA, DATA0 : 데이터 신호

ENAB : 인에이블 신호

ENABP : 인에이블 펄스 신호

G1-Gn : 주사선

GCF, GCR : 시리얼 번호

GCLK : 게이트 클럭 신호

GCLKF : 게이트 하강 신호

GCLKR : 게이트 상승 신호

ICLK : 내부 클럭 신호

LCR, LCF : 시리얼 번호

LP : 래치 펄스 신호

LPF : 래치 하강 신호

LPR : 래치 상승 신호

PE : 화소 전극

TBL : 테이블

TFT : 박막 트랜지스터

Claims

주사선과 데이터선의 교차부에 액정 셀을 배치한 액정 패널과,

영상 신호 및 동기 신호를 각각 받는 외부 단자와,

상기 동기 신호에 응답하여 상기 주사선 및 상기 데이터선의 구동 타이밍을 생성함과 함께, 상기 액정 셀에 공급되는 상기 영상 신호의 기입 시간을 일정하게 하기 위해, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를 상기 동기 신호의 주기에 따라 변경하는 타이밍 컨트롤러

를 구비하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

내부 클럭 신호를 생성하는 발진 회로를 구비하며,

상기 타이밍 컨트롤러는,

상기 동기 신호의 주기를 상기 내부 클럭 신호의 클럭 수로서 카운트하는 카운터와,

상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 설정하는 타이밍 설정 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.
제2항에 있어서,

외부 클럭 신호를 받는 외부 단자를 구비하며,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 상기 외부 클럭 신호의 클럭 수를 나타내는 시리얼 번호에 따라 설정함과 함께, 상기 동기 신호의 주기가 소정값을 초과할 때, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍을 소정의 상기 시리얼 번호로 각각 고정하는 것을 특징으로 하는 액정 표시 장치.
제1항에 있어서,

내부 클럭 신호를 생성하는 발진 회로를 구비하며,

상기 타이밍 컨트롤러는,

상기 동기 신호에 기초하여 1 화면을 표시하기 위한 1 프레임의 주기를 검출함으로써 상기 동기 신호의 주기를 구하는 프레임 주기 검출 회로와,

상기 프레임 주기 검출 회로에 의해 검출한 프레임 주기를, 상기 내부 클럭 신호의 클럭 수로서 카운트하는 카운터와,

상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를 상기 카운터의 카운터값에 따라 설정하는 타이밍 설정 회로를 구비하는 것을 특징으로 하는 액정 표시 장치.
제2항 또는 제4항에 있어서,

외부 클럭 신호를 받는 외부 단자를 구비하며,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍 중 적어도 어느 하나를, 상기 카운터의 카운터값에 따라 상기 외부 클럭 신호의 클럭 수를 나타내는 시리얼 번호에 따라 설정하는 것을 특징으로 하는 액정 표시 장치.
제5항에 있어서,

상기 타이밍 설정 회로는, 연속하는 복수의 카운터값을 각각 나타내는 복수의 카운터 그룹마다 상기 시리얼 번호를 할당하고, 상기 구동 타이밍을 상기 카운터의 카운터값을 포함하는 카운터 그룹에 대응하는 시리얼 번호에 따라 설정하는 것을 특징으로 하는 액정 표시 장치.
제5항에 있어서,

상기 타이밍 컨트롤러는, 미리 설정된 표준 카운터값과 상기 카운터로부터 출력되는 상기 카운터값 간의 차를, 상기 동기 신호의 주기의 변화로서 검출하는 차분 검출 회로를 구비하며,

상기 타이밍 설정 회로는, 상기 차를 연산함으로써, 상기 주사선의 구동 타이밍 및 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호 중 적어도 어느 하나를 구하는 것을 특징으로 하는 액정 표시 장치.
제7항에 있어서,

상기 타이밍 설정 회로는, 상기 주사선의 구동 타이밍을 나타내는 상기 시리얼 번호의 시프트 수를, 상기 내부 클럭 신호의 주기 P1과 미리 설정된 상기 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 상기 차를 곱한 값(정수)으로 설정하는 것을 특징으로 하는 액정 표시 장치.
제7항에 있어서,

상기 타이밍 설정 회로는, 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호의 시프트 수를, 상기 내부 클럭 신호의 주기 P1과 미리 설정된 상기 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 상기 차를 곱한 값(정수)으로 설정하는 것을 특징으로 하는 액정 표시 장치.
제7항에 있어서,

상기 타이밍 설정 회로는, 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호의 시프트 수와, 상기 데이터선의 구동 타이밍을 나타내는 상기 시리얼 번호의 시프트값의 합계를, 상기 내부 클럭 신호의 주기 P1과 미리 설정된 상기 외부 클럭 신호의 표준 주기 P2의 비 P1/P2에 상기 차를 곱한 값(정수)으로 설정하는 것을 특징으로 하는 액정 표시 장치.