KR20050034387A - 무전해 도금을 이용한 패턴 내 금속배선 형성방법 - Google Patents

무전해 도금을 이용한 패턴 내 금속배선 형성방법 Download PDF

Info

Publication number
KR20050034387A
KR20050034387A KR1020030070288A KR20030070288A KR20050034387A KR 20050034387 A KR20050034387 A KR 20050034387A KR 1020030070288 A KR1020030070288 A KR 1020030070288A KR 20030070288 A KR20030070288 A KR 20030070288A KR 20050034387 A KR20050034387 A KR 20050034387A
Authority
KR
South Korea
Prior art keywords
electroless plating
metal
pattern
forming
copper
Prior art date
Application number
KR1020030070288A
Other languages
English (en)
Other versions
KR100522824B1 (ko
Inventor
김재정
이창화
이상철
차승환
Original Assignee
주식회사 엘지화학
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 엘지화학 filed Critical 주식회사 엘지화학
Priority to KR10-2003-0070288A priority Critical patent/KR100522824B1/ko
Publication of KR20050034387A publication Critical patent/KR20050034387A/ko
Application granted granted Critical
Publication of KR100522824B1 publication Critical patent/KR100522824B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate

Abstract

본 발명은 무전해 도금을 이용한 패턴 내 금속배선 형성방법에 관한 것으로, 더욱 상세하게는 첨가제로서 디시아옥탄디술폰산 (4,5-dithiaoctane-1,8-disulfonic acid) 또는 멀캡토프로판술포네이트 (3-mercapto-1-propanesulfonate)를 함유하는 금속 무전해 도금용액 내에서 금속 무전해 도금을 실시하여 패턴 내 금속배선을 형성하는 방법에 관한 것이며, 본 발명에 의한 무전해 도금을 이용한 패턴 내 금속배선 형성방법은 패턴 내에 보이드(void)나 씸(seam)같은 결점이 없는 금속배선을 형성할 수 있는 효과가 있다.

Description

무전해 도금을 이용한 패턴 내 금속배선 형성방법{Fabrication Method of Metal Interconnection by Electroless Plating}
본 발명은 무전해 도금을 이용한 패턴 내 금속배선 형성방법에 관한 것이다. 더욱 상세하게, 본 발명은 첨가제로서 디시아옥탄디술폰산 (4,5-dithiaoctane-1,8-disulfonic acid) 또는 멀캡토프로판술포네이트 (3-mercapto-1-propanesulfonate)를 함유하는 금속 무전해 도금용액 내에서 금속 무전해 도금을 실시하여 패턴 내 금속배선을 형성하는 방법에 관한 것이다.
무전해 도금은 용액 내에서 환원제의 산화에 의해 발생한 전자를 이용해 금속 이온을 환원시켜 증착시키는 방법이다. 무전해 도금을 실시하기 위해서는 우선 증착하고자 하는 표면을 활성화시켜 환원제가 산화할 수 있도록 해야 한다. 표면을 활성화시키는 재료로는 팔라듐, 구리, 은, 금 등이 있다. 무전해 도금 용액은 금속 이온, 환원제, 첨가제, pH 조절제로 구성된다. 첨가제는 금속 이온과의 결합을 통해 착화합물을 형성시켜 용액 내에서 금속 이온이 안정하게 한다. 또한, 일부 첨가제는 환원제의 산화에 의해 발생하는 부산물의 제거를 용이하게 하여 증착되는 금속 막질을 개선하는 데 사용된다. 일례로, 구리 무전해 도금에서 포름 알데히드를 환원제로 사용하는 경우 부산물로 수소 기체가 발생하는데 RE-610이라는 첨가제를 사용하여 구리 표면에서 수소 기체가 빨리 제거되도록 한다.
패턴에서 금속 박막을 증착하여 배선으로 사용하기 위해서는 패턴의 옆면이나 윗면보다 패턴 바닥에서의 금속 증착 속도가 더 빨라 패턴 내에 보이드(void)나 씸(seam)과 같은 결점이 없어야 한다. 이에 대한 모식도는 도 1과 같다.
한편, 무전해 도금 방식은 표면 위에서 화학적인 방법에 의해 금속막이 형성되는 것이기 때문에, 표면이 동일하게 활성화된 경우 균일한 금속 박막을 얻을 수 있다. 그러나, 패턴에서 무전해 도금을 실시하는 경우 패턴 내 옆면과 바닥면에서의 증착 속도가 같기 때문에, 도 3과 같이 씸(seam)과 같은 문제점이 발생한다. 따라서, 무전해 도금은 단지 전기 도금을 위한 시드층 형성에 대해 주로 연구되어 왔다.
상기와 같은 문제점을 해결하기 위하여, 본 발명은 첨가제가 함유된 금속 무전해 도금용액 내에서 금속 무전해 도금을 실시하여 패턴 내에 금속배선을 형성하기 위한 방법을 제공하는 것을 목적으로 한다.
본 발명의 상기 목적 및 기타 목적들은 하기 설명되는 본 발명에 의하여 모두 달성될 수 있다.
상기 목적을 달성하기 위하여, 본 발명은 패턴이 형성된 기판을 첨가제가 함유되지 않은 금속 무전해 도금 용액에 잠복기 동안 침지하여 1차 금속 무전해 도금시키는 단계; 및 1차 금속 무전해 도금시킨 기판을 첨가제가 함유된 금속 무전해 도금 용액에 침지하여 금속을 증착시키는 2차 금속 무전해 도금을 실시하여 기판의 패턴 내에 금속배선을 형성하는 단계를 포함하여 이루어지는 무전해 도금을 이용한 패턴 내 금속배선 형성방법을 제공한다.
상기 금속은 구리 또는 은일 수 있다.
상기 첨가제는 디시아옥탄디술폰산 (4,5-dithiaoctane-1,8-disulfonic acid) 또는 멀캡토프로판술포네이트 (3-mercapto-1-propanesulfonate)가 될 수 있다.
상기 잠복기는 30초 내지 120초일 수 있다.
상기 금속 무전해 도금용액은 황산구리 5∼8 g/L, 포름알데히드 2∼3.5 g/L, 에틸렌디아민사아세트산 14∼18 g/L, 및 수산화칼륨 20∼35 g/L를 포함하여 이루어질 수 있다.
상기 금속 무전해 도금용액은 질산은 1∼2 g/L, 황산코발트칠수화물 30∼40 g/L, 황산암모늄 50∼70 g/L, 암모니아수(28%) 500∼600 mL/L, 및 에틸렌디아민 2∼4 mL/L를 포함하여 이루어질 수 있다.
이하, 본 발명에 대하여 상세히 설명하면 다음과 같다.
본 발명에서는 무전해 도금만 이용하여 기판에 형성된 패턴에 금속 배선을 완벽하게 형성하고자 하는 것이다. 이와 같은 목적을 달성하기 위해 무전해 도금 용액 내에 첨가제로 디시아옥탄디술폰산 (4,5-dithiaoctane-1,8-disulfonic acid)(이하 ‘SPS’이라 함)이나 멀캡토프로판술포네이트 (3-mercapto-1-propanesulfonate)(이하 ‘MPSA’이라 함)를 사용한다. 상기 SPS와 MPSA는 전기도금에서 가속제로 널리 사용되고 있다. 전기 도금에서는 이러한 가속제 뿐만 아니라 억제제와 Cl 이온과 같이 사용하여 패턴 내 배선을 형성한다. 그러나, 무전해 도금에서는 첨가제로 SPS나 MPSA와 같은 가속제만 사용해도 패턴 내에 금속 배선이 완벽하게 형성된다.
무전해 도금에서 이러한 첨가제를 효과적으로 사용하기 위해서는 우선 잠복기 동안 첨가제가 포함되지 않은 용액에서 무전해 도금을 하여 활성화된 기판 위에 첨가제가 흡착되지 않도록 해야 한다. 그리고 첨가제가 포함된 용액에서 무전해 도금을 실시하면 패턴 내 배선을 완벽하게 구현할 수 있다.
다시 말해서, 일반적으로 패턴 내에 무전해 도금을 하면 모든 표면에 대해 동일한 두께로 증착이 되기 때문에 패턴 내에서는 씸(seam)과 같은 결점이 생긴다. 그러나, 본 발명과 같이 SPS나 MPSA와 같은 첨가제를 사용하여 증착하면 패턴 바닥면에서의 증착속도가 상대적으로 빨라지기 때문에 이러한 결점 없이 완벽하게 금속 배선을 형성할 수 있다.
이하, 하기의 실시예를 통하여 본 발명을 더욱 상세히 설명하지만, 본 발명의 범위가 실시예에 한정되는 것은 아니다.
[실시예 1]
구리 무전해 도금을 하기 위한 기판으로는 실리콘 위에 티타늄과 질화티타늄이 각각 15 ㎚, 10 ㎚이 증착된 기판을 사용하였다. 기판 표면을 활성화시키기 위해 팔라듐을 증착하였다.
이러한 기판 위에 잠복기 90초 동안 첨가제가 포함되지 않은 구리 무전해 도금 용액을 사용하여 구리를 증착하였다. 이때 구리 무전해 도금액은 0.9 g/L 황산구리, 0.41 g/L 포름알데히드, 2.3 g/L 에틸렌디아민사아세트산 (ethylenediaminetetraacetic acid; EDTA), 3.9 g/L 수산화칼륨 등이 포함된다. 이후 10-2 g/L SPS를 첨가하고 잠복기 이후의 시간 동안 구리 무전해 도금을 실시한 결과 도 2와 같이 패턴 내에 완벽한 구리 도금이 형성되었다.
[실시예 2]
구리 무전해 도금을 하기 위한 기판으로는 실리콘 위에 티타늄과 질화티타늄이 각각 15 ㎚, 10 ㎚이 증착된 기판을 사용하였다. 기판 표면을 활성화시키기 위해 팔라듐을 증착하였다.
이러한 기판 위에 잠복기 90초 동안 첨가제가 포함되지 않은 구리 무전해 도금 용액을 사용하여 구리를 증착하였다. 이때 구리 무전해 도금액은 0.9 g/L 황산구리, 0.41 g/L 포름알데히드, 2.3 g/L 에틸렌디아민사아세트산 (ethylenediaminetetraacetic acid ; EDTA), 3.9 g/L 수산화칼륨 등이 포함된다. 이후 10-2 g/L MPSA를 첨가하고 잠복기 이후의 시간 동안 구리 무전해 도금을 실시한 결과 도 4와 같이 패턴 내에 완벽한 구리 도금이 형성되었다.
[실시예 3]
은 무전해 도금을 하기 위한 기판으로는 실리콘 위에 티타늄과 질화티타늄이 각각 15 ㎚, 10 ㎚이 증착된 기판을 사용하였다. 기판 표면을 활성화시키기 위해 팔라듐을 증착하였다.
이러한 기판 위에 잠복기 90초 동안 첨가제가 포함되지 않은 은 무전해 도금 용액을 사용하여 은을 증착하였다. 이때 은 무전해 도금액은 1.5 g/L 질산은, 33.5 g/L 황산코발트칠수화물, 59 g/L 황산암모늄, 570 mL/L 암모니아수(28%), 2.7 mL/L 에틸렌디아민 등이 포함된다. 이후 10-2 g/L SPS를 첨가하고 잠복기 이후의 시간 동안 은 무전해 도금을 실시 한 결과 패턴 내에 완벽한 은 도금이 형성되었다.
[실시예 4]
은 무전해 도금을 하기 위한 기판으로는 실리콘 위에 티타늄과 질화티타늄이 각각 15 ㎚, 10 ㎚이 증착된 기판을 사용하였다. 기판 표면을 활성화시키기 위해 팔라듐을 증착하였다.
이러한 기판 위에 잠복기 90초 동안 첨가제가 포함되지 않은 은 무전해 도금 용액을 사용하여 구리를 증착하였다. 이때 은 무전해 도금액은 1.5 g/L 질산은, 33.5 g/L 황산코발트칠수화물, 59 g/L 황산암모늄, 570 mL/L 암모니아수(28%), 2.7 mL/L 에틸렌디아민 등이 포함된다. 이후 10-2 g/L MPSA를 첨가하고 잠복기 이후의 시간 동안 은 무전해 도금을 실시한 결과 패턴 내에 완벽한 은 도금이 형성되었다.
[비교예 1]
구리 무전해 도금을 하기 위한 기판으로는 실리콘 위에 티타늄과 질화티타늄이 각각 15 ㎚, 10 ㎚이 증착된 기판을 사용하였다. 기판 표면을 활성화시키기 위해 팔라듐을 증착하였다.
이러한 기판 위에 첨가제가 포함되지 않은 구리 무전해 도금 용액을 사용하여 구리를 증착하였다. 이때 구리 무전해 도금액은 0.9 g/L 황산구리, 0.41 g/L 포름알데히드, 2.3 g/L 에틸렌디아민사아세트산 (ethylenediaminetetraacetic acid; EDTA), 3.9 g/L 수산화칼륨 등이 포함된다. 첨가제를 사용하지 않고 구리 무전해 도금을 실시한 결과 도 3과 같이 패턴 내에 구리가 도금 되었다. 그러나 씸(seam)과 같은 문제점이 발생하였다.
[비교예 2]
은 무전해 도금을 하기 위한 기판으로는 실리콘 위에 티타늄과 질화티타늄이 각각 15 ㎚, 10 ㎚이 증착된 기판을 사용하였다. 기판 표면을 활성화시키기 위해 팔라듐을 증착하였다.
이러한 기판 위에 첨가제가 포함되지 않은 은 무전해 도금 용액을 사용하여 은을 증착하였다. 이때 은 무전해 도금액은 1.5 g/L 질산은, 33.5 g/L 황산코발트칠수화물, 59 g/L 황산암모늄, 570 mL/L 암모니아수(28%), 2.7 mL/L 에틸렌디아민 등이 포함된다. 첨가제를 사용하지 않고 은 무전해 도금을 실시한 결과 패턴 내에 은이 도금되었다. 그러나 씸(seam)과 같은 문제점이 발생하였다.
이상에서 설명한 바와 같이, 본 발명에 의한 무전해 도금을 이용한 패턴 내 금속 배선 형성 방법은 SPS나 MPSA와 같은 첨가제를 사용함으로써 패턴 내에 보이드(void)나 씸(seam)같은 결점이 없는 금속배선을 형성할 수 있는 효과가 있는 유용한 발명인 것이다.
상기에서 본 발명은 기재된 구체예를 중심으로 상세히 설명되었지만, 본 발명의 범주 및 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속하는 것도 당연한 것이다.
도 1은 패턴 내 금속 증착의 이상적인 과정을 나타낸 모식도이다.
도 2는 본 발명에 따라 잠복기 동안 SPS를 첨가하지 않은 구리 무전해 도금 용액에서 처리한 후, 나머지 시간 동안 SPS가 첨가된 구리 무전해 도금 용액에서 무전해 도금을 실시하여 패턴 내 구리 증착 결과를 나타낸 사진이다.
도 3은 본 발명과 달리 첨가제를 사용하지 않고 구리 무전해 도금을 실시한 패턴 내 구리 증착 결과를 나타낸 사진이다.
도 4는 본 발명에 따라 잠복기 동안 MPSA를 첨가하지 않은 구리 무전해 도금 용액에서 처리한 후, 나머지 시간 동안 MPSA가 첨가된 구리 무전해 도금 용액에서 무전해 도금을 실시하여 패턴 내 구리 증착 결과를 나타낸 사진이다.

Claims (6)

  1. 패턴이 형성된 기판을 첨가제가 함유되지 않은 금속 무전해 도금 용액에 잠복기 동안 침지하여 1차 금속 무전해 도금시키는 단계; 및
    1차 금속 무전해 도금시킨 기판을 첨가제가 함유된 금속 무전해 도금 용액에 침지하여 금속을 증착시키는 2차 금속 무전해 도금을 실시하여 기판의 패턴 내에 금속배선을 형성하는 단계;
    를 포함하여 이루어지는 것을 특징으로 하는 무전해 도금을 이용한 패턴 내 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 첨가제는 디시아옥탄디술폰산 (4,5-dithiaoctane-1,8-disulfonic acid) 또는 멀캡토프로판술포네이트 (3-mercapto-1-propanesulfonate) 임을 특징으로 하는 무전해 도금을 이용한 패턴 내 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 잠복기는 30초 내지 120초 임을 특징으로 하는 무전해 도금을 이용한 패턴 내 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 금속 무전해 도금용액은 황산구리 5∼8 g/L, 포름알데히드 2∼3.5 g/L, 에틸렌디아민사아세트산 14∼18 g/L, 및 수산화칼륨 20∼35 g/L를 포함하여 이루어지는 것을 특징으로 하는 무전해 도금을 이용한 패턴 내 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 금속 무전해 도금용액은 질산은 1∼2 g/L, 황산코발트칠수화물 30∼40 g/L, 황산암모늄 50∼70 g/L, 암모니아수(28%) 500∼600 mL/L, 및 에틸렌디아민 2∼4 mL/L를 포함하여 이루어지는 것을 특징으로 하는 무전해 도금을 이용한 패턴 내 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 금속은 구리 또는 은 임을 특징으로 하는 무전해 도금을 이용한 패턴 내 금속배선 형성방법.
KR10-2003-0070288A 2003-10-09 2003-10-09 무전해 도금을 이용한 패턴 내 금속배선 형성방법 KR100522824B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0070288A KR100522824B1 (ko) 2003-10-09 2003-10-09 무전해 도금을 이용한 패턴 내 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0070288A KR100522824B1 (ko) 2003-10-09 2003-10-09 무전해 도금을 이용한 패턴 내 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20050034387A true KR20050034387A (ko) 2005-04-14
KR100522824B1 KR100522824B1 (ko) 2005-10-18

Family

ID=37238272

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0070288A KR100522824B1 (ko) 2003-10-09 2003-10-09 무전해 도금을 이용한 패턴 내 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100522824B1 (ko)

Also Published As

Publication number Publication date
KR100522824B1 (ko) 2005-10-18

Similar Documents

Publication Publication Date Title
KR101089616B1 (ko) 구리-수지 복합 물질의 제조방법
US4169171A (en) Bright electroless plating process and plated articles produced thereby
JP2005336614A (ja) プラスチック表面をめっきするための方法
US6897152B2 (en) Copper bath composition for electroless and/or electrolytic filling of vias and trenches for integrated circuit fabrication
JP3337802B2 (ja) 酸化銅(i)コロイドの金属化によるダイレクトプレーティング方法
US20040132300A1 (en) Procedure for activation of substrates for plastic galvanizing
JP2001519477A (ja) ゴールド層を生じるための方法と溶液
JP2006316350A (ja) 無電解ニッケルめっき用前処理液および無電解ニッケルめっきの前処理方法
US7875110B2 (en) Electroless plating bath composition and method of use
GB2051489A (en) Process for the manufacture of printed circuits
KR100859259B1 (ko) 캡층 형성을 위한 코발트 계열 합금 무전해 도금 용액 및이를 이용하는 무전해 도금 방법
US20160108254A1 (en) Zinc immersion coating solutions, double-zincate method, method of forming a metal plating film, and semiconductor device
JP5371465B2 (ja) 非シアン無電解金めっき液及び導体パターンのめっき方法
KR101873626B1 (ko) 무전해 도금하기 위한 구리 표면을 활성화하는 방법
US7198662B2 (en) Electroless plating pre-treatment solution and electroles plating method
KR100522824B1 (ko) 무전해 도금을 이용한 패턴 내 금속배선 형성방법
JP4842620B2 (ja) 高密度銅パターンを有したプリント配線板の製造方法
JP2000256866A (ja) 無電解ニッケルめっき浴
JP2004190093A (ja) 置換無電解金めっき浴
JP2002226975A (ja) 無電解金めっき液
JP2009209425A (ja) 無電解錫めっき浴及び無電解錫めっき方法
JP3393190B2 (ja) 銅パターンの選択的活性化方法およびこれに用いる活性化剤
KR100535977B1 (ko) 전기 도금용 첨가제를 이용한 무전해 도금 방법
US6046107A (en) Electroless copper employing hypophosphite as a reducing agent
KR101375291B1 (ko) 미량의 디메틸아민 보란이 첨가된 자기 촉매형 무전해니켈-인-코발트 도금액 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111007

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130124

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee