KR20050034259A

KR20050034259A - 돌입 전류 방지 회로

Info

Publication number: KR20050034259A
Application number: KR1020030070129A
Authority: KR
Inventors: 류창복
Original assignee: 엘지전자 주식회사
Priority date: 2003-10-09
Filing date: 2003-10-09
Publication date: 2005-04-14

Abstract

본 발명은 돌입 전류 방지 회로에 관한 것으로, 특히 서킷 보드(Circuit Board)의 탈/실장시 보드 내로 흘러 들어오는 돌입 전류(Inrush Current)를 방지하기 위하여 전원 인입시 순간적으로 들어오는 전원을 지연시키는 돌입 전류 방지 회로에 관한 것이다.

상기와 같은 본 발명을 이루는 구성수단은, 돌입 전류 방지 회로에 있어서, 입력측에 전압을 출력측 BMP(Board Mounted Power Supply)로 스위칭에 의하여 전달해주는 전원 스위치부와; 상기 전원 스위치부가 일정한 시간동안 지연된 후 스위칭 동작을 하도록 조절하는 제어부;를 포함하여 이루어진 것을 특징으로 하고, 상기 제어부는, 입력 전압단(Vc)이 저항(R1)의 일측단과 제 1트랜지스터(TR1)의 에미터단에 연결되고, 상기 저항(R1)의 타측단과 상기 제 1트랜지스터(TR1)의 베이스단 사이에 저항(R2)이 연결되어 있고, 상기 저항(R1)의 타측단과 커패시터(C1)의 일측단이 연결되고 상기 커패시터(C1)의 타측단이 리턴(RTN)단과 연결되며, 상기 제 1트랜지스터(TR1)의 컬렉터와 저항(R3)의 일측단과 연결되고, 이 저항(R3)의 타측단은 리턴(RTN)단과 연결되어 있는 구조를 가지는 것을 특징으로 하고, 상기 전원 스위치부는, 입력 전압단(Vc)에 저항(R4)의 일측단과 제 2트랜지스터(TR2)의 소스단에 연결되고, 상기 저항(R4)의 타측단과 상기 제 2트랜지스터(TR2)의 게이트단이 커패시터(C2)의 일측단과 저항(R3)의 일측단에 연결되고, 상기 저항(R3)의 타측단은 리턴(RTN)단과 연결되며, 상기 커패시터(C2) 타측단과 상기 제 2트랜지스터(TR2)의 드래인단은 저항(R5)에 의하여 서로 연결되어 있는 구조를 가지는 것을 특징으로 한다.

Description

돌입 전류 방지 회로{CIRCUIT FOR PREVENTING INRUSH CURRENT}

돌입전류란 전기제품의 전원을 켤 때나 시스템에 보드를 실장할 때 회로 내에서 일시적으로 발생하는 대용량의 전류 값을 말하고, 이 돌입전류값은 NTC 써미스터를 사용하여 적절히 낮출 수 있다. 이렇게 사용되는 NTC 써미스터를 돌입전류 제한용이라고 한다.

돌입전류 제한용으로 사용되는 제품들은 회로를 구동시킬 때 돌입전류를 제한하기에 적합하도록 여러 가지 적용 가능한 저항 값과 전류값등 기타 전기적 특성을 제공한다.

초기 저항 값으로 인해 회로 내에서 흐르는 전류, 즉 초기 돌입전류를 줄여준 써미스터는 인가된 전류로 인해 열이 발생해 온도가 올라가고 그에 따라 부온도 계수 특성을 가진 NTC써미스터는 자체 저항 값이 낮아져 큰 전력의 손실없이 계속 동작 할 수 있다.

이런 전형적인 과정은 전원 인가시 수 미리초 내에 일어나며, 한번 동작된 써미스터는 다음 번의 전원 인가시 발생하는 돌입전류를 효율적으로 제한 하기 위해서는 초기 저항 값으로 회복하기 위한 충분한 시간이 필요하다.

이하, 첨부된 도면을 참조하여 종래의 돌입 전류 방지 회로의 구성과 동작을 설명한다. 도 1의 (a)와 (b)는 통상적인 종래의 돌입 전류 방지 회로를 보여준다. 즉, 도 1의 (a)는 단순히 인덕터(L)에 의해 전류 위상 변화에 의한 지연 현상을 이용한 회로를 보여주고, 도 1의 (b)는 전원 입력측 양단에 NTC(Negative Temperature Coefficient) 써미스터(Thermistor)에 의한 서지(Serge)전압이 차단되는 구조의 회로를 보여주고 있다.

구체적으로 살펴보면, 도 1의 (a)의 돌입 전류 방지 회로는 전원 입력측에 단순히 인덕터 L을 추가하여 전압과 전류의 위상차를 이용하여 전류를 순간적으로 지연하여 방지한다.

또, 도 1의 (b)의 돌입 전류 방지 회로는 도면에서 보여주는 것처럼 전원 인입부 양단에 부온도 계수 저항 값을 갖는 NTC(Negative Temperature Coefficient) 써미스터를 BMP(Board Mounted Power Supply)와 전원 인입 단자 사이에 삽입하여 초기 입력되는 돌입 전류를 NTC 써미스터의 내부 저항 값에 의해 감소시켜 돌입 전류를 방지한다. 물론 상기 NTC 써미스터는 인가된 전류에 의해 열이 발생하면, 저항 값이 감소하여 회로 내에서 전력 소비 없이 동작을 계속 할 수 있다.

상기와 같은 종래의 돌입 전류 방지 회로는 BMP(Board Mounted Power Supply)가 실장되어 있는 서킷 보드(Circuit Board)의 소비 전력이 적은 경우에는 정상적으로 동작이 되나 큰 소비 전력의 서킷 보드일 때는 돌입 전류에 대한 방지 효과가 적어진다. 또, 소비 전력이 큰 경우 NTC 써미스터가 돌입 전류에 의해 파손이 되는 경우가 발생하는 문제점이 생기고, 이로 인해 종래의 돌입 전류 방지 회로는 다양한 서킷 보드에 적용하기 어려운 문제점이 있다.

본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 창안된 것으로, 소비 전력이 큰 보드에 돌입 전류 방지 회로를 사용하더라도 보드의 부품 파손이나 오동작이 발생하지 않는 돌입 전류 방지 회로를 제공함을 그 목적으로 한다.

상기와 같은 기술적 과제를 해결하기 위해 제안된 본 발명인 돌입 전류 방지 회로를 이루는 구성수단은,

돌입 전류 방지 회로에 있어서,

입력측에 전압을 출력측 BMP(Board Mounted Power Supply)로 스위칭에 의하여 전달해주는 전원 스위치부와; 상기 전원 스위치부가 일정한 시간동안 지연된 후 스위칭 동작을 하도록 조절하는 제어부;를 포함하여 이루어진 것을 특징으로 하고,

상기 제어부는,

입력 전압단(Vc)이 저항(R1)의 일측단과 제 1트랜지스터(TR1)의 에미터단에 연결되고, 상기 저항(R1)의 타측단과 상기 제 1트랜지스터(TR1)의 베이스단 사이에 저항(R2)이 연결되어 있고, 상기 저항(R1)의 타측단과 커패시터(C1)의 일측단이 연결되고 상기 커패시터(C1)의 타측단이 리턴(RTN)단과 연결되며, 상기 제 1트랜지스터(TR1)의 컬렉터와 저항(R3)의 일측단과 연결되고, 이 저항(R3)의 타측단은 리턴(RTN)단과 연결되어 있는 구조를 가지는 것을 특징으로 하며,

상기 전원 스위치부는,

입력 전압단(Vc)에 저항(R4)의 일측단과 제 2트랜지스터(TR2)의 소스단에 연결되고, 상기 저항(R4)의 타측단과 상기 제 2트랜지스터(TR2)의 게이트단이 커패시터(C2)의 일측단과 저항(R3)의 일측단에 연결되고, 상기 저항(R3)의 타측단은 리턴(RTN)단과 연결되며, 상기 커패시터(C2) 타측단과 상기 제 2트랜지스터(TR2)의 드래인단은 저항(R5)에 의하여 서로 연결되어 있는 구조를 가지는 것을 특징으로 한다.

이하, 첨부된 도면을 참조하여 상기와 같은 구성수단을 가지는 본 발명의 작용과 바람직한 실시예를 상세히 설명한다. 도 2는 본 발명인 돌입 전류 방지 회로의 블록도이고, 도 3은 본 발명을 적용한 회로의 실시예에 따른 전압 변화도이다.

도 2에서 보여주는 것처럼, 본 발명인 돌입 전류 방지 회로의 구성은 제어부(10)와 전원 스위치부(20)로 크게 구성되어 있다.

제어부(10)는 돌입 전류 방지 회로가 정상적으로 동작하기 위해 전체적으로 회로를 제어하는 작용을 한다. 즉, 전원 인입부에서 인가된 전원이 BMP로 전달이 되는 시간을 지연시키기 위하여 회로를 제어한다. 구체적으로는 다음에 설명할 전원 스위치부(20)를 제어하여 전원 인입부의 전압이 일정 시간 딜레이 된 후에 BMP로 전달되게 한다.

전원 스위치부(20)는 상기 제어부의 조절에 의해 입력측의 전압을 출력측 BMP로 스위칭을 해주는 역할을 담당하다. 즉, 제어부를 이루는 회로의 동작에 의해 입력측에 전압이 인가된 후 일정 시간이 경과된 후에 스위칭 동작으로 입력측과 출력측 BMP를 연결하여 입력 전압이 BMP에 전달되게 한다.

본 발명인 돌입 전류 방지 회로는 상기와 같은 제어부와 전원 스위치부에 의하여 돌입 전류를 방지할 수 있고, 상기 제어부와 전원 스위치부가 해당 동작을 하기 위한 회로 구성은 설계자의 의도에 따라 다양할 수 있다.

다음은, 본 발명의 구성수단인 제어부와 전원 스위치부의 동작을 위한 바람직한 회로 구성을 살펴보고, 회로를 이루는 구성요소들의 동작과 실시예를 상세히 설명한다.

본 발명에 적용되는 제어부(10)의 바람직한 회로 구성은 도 2에서 보여주는 것처럼 제 1트랜지스터 TR1(14)와 커패시터 C1(12) 그리고 저항 R1(11), R2(13), R3(15)로 구성되어 입력측의 전원을 출력측 BMP로 전달함에 있어 제어 동작을 한다.

한편, 본 발명에 적용되는 전원 입력부(20)의 바람직한 회로 구성은 도 2에서 보여주는 것처럼 제 2트랜지스터 TR2(24)와 커패시터 C2(22)와 저항 R3, R4, R5로 구성되어 상기 제어부의 조절에 따라 스위칭 동작에 의해 입력측과 출력측 BMP측을 연결하는 동작을 수행한다.

본 발명의 회로 동작을 위한 전원의 전압 Vc는 상기 제 1트랜지스터 C1(14)가 PNP 트랜지스터로서 음 전압에 의해 동작을 하게되므로 통상적으로 -48V가 인가된다.

서킷 보드가 실장이 되면, -48V의 전압인 Vc가 돌입 전류 방지 회로에 순간적으로 인가된다. 그러면, 입력 전압단(Vc)에 연결되어 있는 저항 R1(11)의 일측단과 제 1트랜지스터 TR1(14)의 에미터 단자로 전류가 흐르게 되고, 제 1트랜지스터 TR1(14)은 저항 R1(11)에 의한 자기 바이어스가 베이스와 에미터 사이에 걸려 턴(TURN) 온(ON)이 된다.

상기 제 1트랜지스터 TR1(14)이 턴 온 되면, 상기 저항 R1(11)의 타측단과 리턴(RTN)단 사이에 연결되어 있는 커패시터 C1(12)은 충전이 되기 시작하여 일정 시간이 지나면 완충이 된다.

또, 상기 제 1트랜지스터 TR1(14)이 턴 온 됨으로써, 입력 전압단(Vc)단에 연결되어 있는 제 1트랜지스터 TR1(14)을 따라 커패시터 C2(22)까지 전류 패스가 형성이 된다. 즉, 저항 R4(21)는 턴 온이 된 제 1트랜지스터 TR1(14)에 걸리는 저항이 무시될 정도로 큰 값을 가지므로 입력 전압단에서 공급되는 전류는 저항 R4(21)를 따라 흐르지 않고 제 1트랜지스터 TR1(14)을 따라 커패시터 C2(22)로 흐른다.

따라서, 커패시터 C2(22)도 제 1트랜지스터 TR1(14)의 턴 온에 따라 충전하기 시작하여 일정 시간이 지나면 완충 상태가 된다. 이 때, 제 2트랜지스터 TR2(24)는 상기에서 살펴 본 것처럼 저항 R4(21)에 전류가 흐르지 않아 제 2트랜지스터 TR2(24)의 소스와 게이트간에 스레스홀드(Threshold) 전압이 형성되지 않아 오프(OFF) 상태를 유지하고 있다.

상기와 같은 상태에서, 일정 시간이 경과되면, 커패시터 C1(12)이 충전이 되기 시작하여 완충되감에 따라, 제 1트랜지스터 TR1(14)은 저항 R1(11)에 의해 베이스 전위가 내려가면서 턴 오프 상태로 전환한다.

상기와 같이 제 1트랜지스터 TR1(14)이 턴 오프가 되면, 입력 전압단(Vc)과 저항 R4(21)와 커패시터 C2(22)에 전류 패스가 형성이 되고, 완충된 상태에 있는 커패시터 C2(22)는 저항 R5(23)에 의해 서서히 방전을 하기 시작하게 되며, 일정 시간이 지나면 상기 저항 R4(14)에 의해 제 2트랜지스터 TR2(24)의 소스와 게이트간에 스레스홀드(Threshold) 전압이 형성이 되어 제 2트랜지스터 TR2(24)는 턴 온이 되어 스위칭 동작을 하게된다.

이와 같이, 입력 전압단(Vc)에 전원이 인가되면 상기 제어부(10)와 전원 스위치부(20)의 동작에 의해 일정 시간이 경과된 후 출력측 BMP단에 전원이 공급되는 것이다. 즉, 제 2트랜지스터 TR2(24)의 지연 동작으로 인해 서킷 보드에 인입되는 전류를 순간 지연됨으로 인해 돌입 전류는 상기 회로의 지연시간 내에서 차단되어 서킷 보드 내의 회로가 보호된다.

이하에서는 본 회로의 동작에 대해 이해를 돕기 위해 도 2에서 표시된 지점(A~D)에서 전압의 변화를 보여주는 도 3을 참조하여 계속 설명한다.

도 3에서 보여주는 것처럼 가로축은 시간의 흐름을 보여준다. "가" 시점에서 보드가 실장이 되어 돌입 전류 방지 회로에 전원(Vc)이 공급되는데, 전원 공급과 거의 동시에 "A" 지점의 전압은 당연히 Vc가 형성이 되고, 제 1트랜지스터 TR1(14)이 턴 온이 되면서 "C" 지점도 Vc가 그대로 형성이 된다.

"가" 시점에서 시간이 흘러감에 따라 커패시터 C1(12)은 계속 충전이 되어 가고 "B" 지점의 전압도 계속 Vc를 향해 간다. 그러면서, "B" 지점의 전압이 일정 값으로 내려가면 제 1트랜지스터 TR1(14)은 턴 오프가 된다.

상기 제 1트랜지스터 TR1(14)이 턴 오프되는 시점은 도 3에서 "가" 시점과 "나" 시점 사이에 시점일 것이다. 따라서 "C" 지점의 전압 변화도를 보면, "가" 시점과 "나" 시점 사이에서 전압이 하락하고 있다(커패시터 C2(22)가 저항 R5(23)에 의해 방전되므로).

상기 시점에서 시간이 더 흘러 "나" 시점이 되면, 제 2트랜지스터 TR2(24)의 소스와 게이트간에 스레스홀드(Threshold) 전압이 형성이 되어 제 2트랜지스터 TR2(24)는 턴 온이 되어 스위칭 동작을 수행하게 된다. 이때, 도 3에서 보여주는 것처럼 "D" 지점은 입력 전압단과 연결이 되어 짧은 시간 내("다" 시점에서)에 Vc에 도달한다.

이와 같은 전압 변화도에서도 알 수 있듯이, 본 발명인 돌입 전류 방지 회로에 의하면, 전원 인입 시점인 "가" 에서 "D" 지점에 Vc가 걸리는 "다" 시점까지 시간 지연을 일으켜 돌입 전류가 출력단인 BMP에 전달되지 않게 하여 회로를 보호한다.

상기와 같은 구성수단을 가지고 동작 수행을 하는 본 발명인 돌입 전류 방지 회로에 의하면, 보드의 부품 파손 현상이나 오동작을 막을 수 있는 회로로써 소비 전력이 큰 보드에서도 사용할 수 있는 효과가 있다.

또, 시험 및 운용 중에 시스템 장비 내의 서킷 보드를 실장 또는 탈장하는 경우 안전하게 회로를 보호할 수 있어, 안정된 시험 및 운용을 할 수 있는 효과가 있다.

도 1은 종래의 돌입 전류 방지 회로의 예시도이다.

도 2는 본 발명인 돌입 전류 방지 회로의 블록도이다.

도 3은 본 발명을 적용한 회로의 실시예에 따른 전압 변화도이다.

Claims

돌입 전류 방지 회로에 있어서,

입력측에 전압을 출력측 BMP(Board Mounted Power Supply)로 스위칭에 의하여 전달해주는 전원 스위치부와; 상기 전원 스위치부가 일정한 시간동안 지연된 후 스위칭 동작을 하도록 조절하는 제어부;를 포함하여 이루어진 것을 특징으로 하는 돌입 전류 방지 회로.
청구항 1에 있어서, 상기 제어부는,

입력 전압단(Vc)이 저항(R1)의 일측단과 제 1트랜지스터(TR1)의 에미터단에 연결되고, 상기 저항(R1)의 타측단과 상기 제 1트랜지스터(TR1)의 베이스단 사이에 저항(R2)이 연결되어 있고, 상기 저항(R1)의 타측단과 커패시터(C1)의 일측단이 연결되고 상기 커패시터(C1)의 타측단이 리턴(RTN)단과 연결되며, 상기 제 1트랜지스터(TR1)의 컬렉터와 저항(R3)의 일측단과 연결되고, 이 저항(R3)의 타측단은 리턴(RTN)단과 연결되어 있는 구조를 가지는 것을 특징으로 하는 돌입 전류 방지 회로.
청구항 1에 있어서, 상기 전원 스위치부는,

입력 전압단(Vc)에 저항(R4)의 일측단과 제 2트랜지스터(TR2)의 소스단에 연결되고, 상기 저항(R4)의 타측단과 상기 제 2트랜지스터(TR2)의 게이트단이 커패시터(C2)의 일측단과 저항(R3)의 일측단에 연결되고, 상기 저항(R3)의 타측단은 리턴(RTN)단과 연결되며, 상기 커패시터(C2) 타측단과 상기 제 2트랜지스터(TR2)의 드래인단은 저항(R5)에 의하여 서로 연결되어 있는 구조를 가지는 것을 특징으로 하는 돌입 전류 방지 회로.