KR20050027226A - 복조기의 불균형을 보상하기 위한 방법 및 장치 - Google Patents

복조기의 불균형을 보상하기 위한 방법 및 장치 Download PDF

Info

Publication number
KR20050027226A
KR20050027226A KR1020047021288A KR20047021288A KR20050027226A KR 20050027226 A KR20050027226 A KR 20050027226A KR 1020047021288 A KR1020047021288 A KR 1020047021288A KR 20047021288 A KR20047021288 A KR 20047021288A KR 20050027226 A KR20050027226 A KR 20050027226A
Authority
KR
South Korea
Prior art keywords
signal
orthogonal
calibration parameters
phase
phase signal
Prior art date
Application number
KR1020047021288A
Other languages
English (en)
Inventor
나티 디누르
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050027226A publication Critical patent/KR20050027226A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
    • H03D3/009—Compensating quadrature phase or amplitude imbalances
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D1/00—Demodulation of amplitude-modulated oscillations
    • H03D1/02—Details
    • H03D1/06—Modifications of demodulators to reduce distortion, e.g. by negative feedback

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Noise Elimination (AREA)

Abstract

간략히, 칼리브레이션 네트워크에 칼리브레이션 파라미터들을 제공함으로써 복조기의 불균형을 보상하기 위한 방법 및 장치가 제공된다. 이 장치는 동위상 신호 및 직교 신호를 출력할 수 있는 칼리브레이션 네트워크와 칼리브레이션 파라미터들을 생성하는 프로세서를 포함할 수 있다. 이 프로세서는 동위상 신호의 제곱 평균, 상기 직교 신호의 제곱 평균 및 상기 동위상 신호 및 상기 직교 신호 간의 상관관계를 측정함으로써 칼리브레이션 파라미터들을 생성할 수 있다.

Description

복조기의 불균형을 보상하기 위한 방법 및 장치{METHOD AND APPARATUS TO COMPENSATE IMBALANCE OF DEMODULATOR}
복조기는 수신기에서 데이타와 음성을 포함하는 입력 신호를 예컨대, 동위상(in-phase: I) 및 직교(quadrature: Q) 신호와 같은 기저대역 신호로 복조하는데 사용된다. IQ 신호들을 제공하는 복조기의 예로는 직교 복조기를 들 수 있다. 직교 복조기는 변조된 무선 주파수(RF) 신호를 수신하고 I 및 Q 신호를 제공할 수 있다. 그러나, 예를 들어, 필터, 로컬 발진기, 위상 편이기 등과 같은 다양한 복조기의 물리적 구조에 관련된 다양한 인자들로 인해 복조기가 불균형한 I 및 Q 신호를 형성할 수 있다. 아날로그 신호는 I 및 Q 신호들의 조합으로부터 생성될 수 있으며 음성 및/또는 데이타를 포함할 수 있다. I 및 Q 신호들 간의 불균형은 왜곡된 아날로그 신호를 형성할 수 있다.
따라서, 균형있는 I 및 Q 신호를 제공하는 보다 나은 방법이 필요하다.
본 발명에 관한 청구대상은 구체적으로 본 명세서의 결론 부분에서 표시되고 별도로 청구된다. 그러나, 그 대상, 특징 및 효과와 함께, 구조 및 동작 방법 모두에 관한 본 발명은, 첨부 도면과 함께 읽을 때 이하의 상세한 설명을 참고로 가장 잘 이해될 수 있다.
도 1은 본 발명의 일실시예에 따른 송수신기의 블럭도이다.
도 2는 본 발명의 소정의 실시예들을 이해하는데 도움이 되는 칼리브레이션 네트워크(calibration network)의 개략도이다.
도 3은 본 발명에 따른 방법의 흐름도이다.
설명을 단순하고 명확하게 하기 위하여, 이 도면들에 도시된 구성요소들은 반드시 정확한 크기로 도시된 것이 아니라는 것을 알아야 한다. 예를 들어, 명확히 하기 위해 일부 구성요소들의 크기가 다른 구성요소에 비해서 과장될 수 있다. 또한, 적절하다고 생각되면, 대응하거나 유사한 구성요소를 나타내기 위해 도면들 중에서 참조 부호가 반복될 수 있다.
이하의 상세한 설명에서는, 본 발명의 완전한 이해를 제공하기 위해 다양한 구체적인 세부사항들이 제시된다. 그러나, 본 기술분야의 숙련자라면 본 발명이 이러한 구체적인 세부사항들없이도 실행될 수 있다는 것을 이해할 것이다. 다른 예에서는, 본 발명을 모호하게 하지 않도록 공지의 방법, 절차, 콤포넌트 및 회로를 상세히 기술하지 않았다.
이하의 상세한 설명의 일부 부분들은 컴퓨터 메모리 내에서 데이타 비트나 이진 디지탈 신호에 대한 조작을 알고리즘 및 심볼로 표현하는 형태로 기술된다. 이러한 알고리즘적 기술 및 표현은 데이타 프로세싱 기술 분야의 숙련자가 그들의 작업 내용을 그 분야의 다른 숙련자에게 전달하는데 사용하는 기술이 될 수 있다.
구체적으로 달리 기술되지 않으면, 이하의 논의로부터 명백히 알 수 있는 바와 같이, 전 명세서를 통틀어 "프로세싱", "컴퓨팅", "계산(calculating)", "결정(determining)" 등과 같은 용어를 이용하는 논의는 컴퓨터 또는 컴퓨팅 시스템, 혹은 유사한 전자 컴퓨팅 장치의 액션 및/또는 프로세스를 의미하는 것으로, 이러한 장치들은 컴퓨팅 시스템의 레지스터 및/또는 메모리 내의 전자적인 양 등의 물리적 양으로 표현되는 데이타를, 컴퓨팅 시스템의 메모리, 레지스터 또는 기타의 이러한 정보 저장, 전송 또는 표시 장치 내의 물리적 양으로 유사하게 표현되는 다른 데이타로 조작 및/또는 변환한다.
본 발명은 다양한 애플리케이션에서 사용될 수 있다는 것을 이해해야 한다. 본 발명이 이러한 점에 한정되는 것은 아니지만, 본 명세서에 개시된 회로들 및 기술들은 무선 시스템의 수신기와 같은 많은 장치들에 사용될 수 있다. 본 발명의 범위 내에 포함되는 수신기는, 단지 예로서, 무선 LAN(local area network) 수신기, 양방향 무선 수신기, 디지탈 시스템 수신기, 아날로그 시스템 수신기, 셀룰라 무선전화 수신기 등을 포함한다.
본 발명의 범위 내에 포함되는 무선 LAN 수신기의 형태는, 이에 한정되지는 않지만, 예컨대 FHSS(Frequency Hopping Spread Spectrum), DSSS(Direct Sequence Spread Spectrum) 등과 같은 대역 확산(spread spectrum) 신호를 수신하기 위한 수신기를 포함한다.
도 1을 참조하면 본 발명의 일실시예에 따른 송수신기(100)가 도시되어 있다. 송수신기(100)는 안테나(101), 수신기(102) 및 송신기(105)를 포함할 수 있다. 본 발명의 범위가 이 예에 한정되지는 않지만, 수신기(102)는 증폭기(110), 복조기(120), 칼리브레이션 네트워크(130), 메모리(140), 프로세서(150) 및 디지탈 수신기 모듈(160)을 포함할 수 있다. 본 발명의 범위가 이에 한정되지는 않지만, 송수신기(100)는 예를 들어, 안테나(101)를 통해 FHSS 및/또는 DSSS 신호를 수신 및/또는 송신할 수 있는 무선 LAN 송수신기를 포함할 수 있다. 그러나, 예컨대, 아날로그 신호, 진폭 변조 신호, 주파수 변조 신호, TDMA(time division multiple access) 신호 등과 같은 다른 유형의 신호들을 송신할 수 있는 다른 형태의 송수신기들도 본 발명의 일부 실시예들에서 사용될 수 있다.
본 발명의 범위가 이 실시예에 한정되지 않지만, 송수신기(100)는 두 개의 동작 모드를 갖는다. 제1 동작 모드에서, 송수신기(100)는 신호를 송신 및 수신할 수 있다. 예를 들어, 송수신기(100)는 원하면, 무선 LAN 네트워크 상에서 신호를 송신 및 수신할 수 있다. 그러나, 설명을 간단히 하고 명확히 하기 위해서, 수신기(102)의 동작만이 기술될 것이라는 것을 이해해야 한다. 제1 동작 모드에서, 증폭기(110)는 안테나(101)로부터 신호를 수신할 수 있다. 증폭기(110)는 수신된 신호를 증폭하고 그것을 복조기(120)로 출력한다. 복조기(120)는 예를 들어. 직교 복조기, 직접 변환 복조기 등이 될 수 있다. 또한, 복조기(120)는 수신된 신호를 복조하고 I 및 Q 신호를 출력한다.
또한, I 및 Q 신호는 칼리브레이션 네트워크(130)에 의해 칼리브레이션될 수 있다. 칼리브레이션 네트워크(130)는 복조기(120)의 손상을 보상할 수 있다. 본 발명의 범위가 이에 한정되는 것은 아니지만, 복조기 손상에는 I 및 Q 신호 간의 위상의 불균형 및 진폭의 불균형 등이 포함된다. 또한, 칼리브레이션 네트워크(130)는 칼리브레이션 파라미터를 조작함으로써 복조기(120)의 손상을 보상할 수 있다.
또한, 칼리브레이션 네트워크(130)는 보상된 I', Q' 신호를 디지탈 수신기 모듈(160)로 제공할 수 있다. 디지탈 수신기 모듈(160)은 원하면, 보상된 I', Q' 신호로부터, 데이타 및/또는 음성을 디코딩할 수 있다. 칼리브레이션 네트워크(130)의 상세한 설명이 도 2를 참조하여 이하에 주어진다.
본 발명의 범위가 이에 한정되지 않지만, 수신기(102)의 칼리브레이션 모드로서 기술될 수 있는 제2 동작 모드에서, 프로세서(150)는 테스트 신호 s(t)를 생성할 수 있다. 예를 들어, 테스트 신호 s(t)는 잡음이 있는 신호, 자연 잡음 신호 등이 될 수 있다. 또한, 본 발명의 다른 실시예에서, 테스트 신호 s(t)는 원하면, 송신기(105)에 의해 증폭기(110)(점선으로 도시됨)로 제공될 수 있다. 따라서, 증폭된 테스트 신호는 복조기(120)로 입력될 수 있다. 복조기(120)는 테스트 신호 s(t)를 복조하고 I 및 Q 신호를 제공할 수 있다. 본 발명의 범위가 이에 한정되는 것은 아니지만, 칼리브레이션 네트워크(130)는, 예컨대, ars 및 arc와 같은 칼리브레이션 파라미터들을 포함할 수 있는데, 본 발명의 범위가 이에 국한되는 것은 절대 아니지만, 여기서 arc는 위상 불균형을 보상하고 ars는 진폭 불균형을 보상할 수 있다.
또한, 본 발명의 일실시예에서, 칼리브레이션 파라미터 ars 및 arc가 메모리(140)에 의해 칼리브레이션 네트워크(130)로 제공될 수 있다. 본 발명의 범위가 이에 한정되는 것은 아니지만, 메모리(140)는 예를 들어, 시프트 레지스터, 플립 플롭, 플래시 메모리, RAM(random access memory), DRAM(dynamic RAM), SRAM(static RAM) 등을 포함할 수 있다. 또한, 프로세서(150)는 메모리(140)에 칼리브레이션 파라미터 값들을 생성 및/또는 저장할 수 있다.
본 발명의 범위가 이에 한정되는 것은 아니지만, 프로세서(150)는 초기값을 칼리브레이션 파라미터 ars 및 arc에 설정함으로써 칼리브레이션 프로세스를 시작할 수 있다. 예를 들어, 초기값을 ars=1 및 arc=0으로 할 수 있다. 또한, 프로세서(150)는 측정을 하기 전에 I 및 Q 신호의 DC 성분을 제거하거나, DC 성분을 제거하기 위한 기타의 동등한 방법들을 사용할 수 있다. 또한, 프로세서(150)는 I'의 제곱 평균(average power) 및 Q'의 제곱 평균 및 I' 신호 및 Q' 신호 간의 상관관계를 측정함으로써 칼리브레이션 파라미터들을 생성하고 I'의 제곱 평균 및 Q'의 제곱 평균 신호들이 실질적으로 동일한 값으로 수렴할 때까지 칼리브레이션 파라미터 ars 및 arc의 값들을 변화시킬 수 있다. 이 칼리브레이션의 예는 로 기술될 수 있다. 또한, 프로세서(150)는 곱 I'Q'가 실질직으로 0으로 수렴할 때까지 칼리브레이션 파라미터 ars 및 arc의 값을 변화시킬 수 있다. 본 기술분야의 숙련자에게는 본 발명의 일부 실시예들에서, 프로세서(150)가 메모리(140)에 저장된 값들을 선택함으로써 혹은 이하의 방법을 조작함으로써 칼리브레이션 파라미터들의 값들을 변화시킬 수 있을 것이나, 본 발명이 이에 한정되는 것이 아니라는 것을 이해해야 한다.
1. I' 및 Q' 신호로부터 DC 성분을 제거함
2. 예컨대, 로 표현될 수 있는 I'*I'의 합을 계산함으로써 I' 신호의 제곱 평균을 측정
3. 예컨대, 로 표현될 수 있는 Q'*Q'의 합을 계산함으로써 Q' 신호의 제곱 평균을 측정
4. 예컨대, 로 표현될 수 있는 I'*Q'의 합을 계산함으로써 I' 및 Q' 간의 상관관계를 측정
5. 원하면, 이하의 방정식에 따라 ars 및 arc의 칼리브레이션 파라미터 값들을 계산
본 발명의 범위가 이에 한정되는 것은 아니지만, 프로세서(150)는 DSP(digital signal processor), RISC(reduced instruction set computer) 프로세서, 마이크로프로세서, 마이크로콘트롤러, 소정의 알고리즘 및/또는 방법 등을 수행하기 위한 주문형 집적 회로가 될 수 있다. 또한 프로세서(150)는 칼리브레이션 파라미터를 생성하기 위한 방법 및/또는 알고리즘을 사용할 수 있다. 이러한 알고리즘들의 상세한 예들이 도 3을 참고로 제공된다.
이제 도 2를 참조하면, 본 발명의 일부 실시예들에 따른 칼리브레이션 네트워크(130)가 도시된다. 본 발명의 범위가 이에 한정되는 것은 아니지만, 칼리브레이션 네트워크(130)는 동위상(I) 모듈(210) 및 직교(Q) 모듈(250)을 포함할 수 있다. 보다 구체적으로, 이 예에서, I 모듈(210)은 칼리브레이션 파라미터들을 포함하지 않을 수 있고 Q 모듈(250)은 가산기(265) 및 칼리브레이션 파라미터(ars 및 arc)을 포함할 수 있다. 예를 들어, 본 발명의 일실시예에서, 칼리브레이션 파라미터(ars 및 arc)는 원한다면, 복조기(120)로부터 출력되는 I 신호 및 Q 신호 간의 진폭 및 위상의 불균형을 보상할 수 있다.
동작시, I 모듈(210)은 I 신호를 수신하고 I' 신호를 출력할 수 있다. 이 예에서, I 및/또는 I'으로 표시되는 신호는 복조기(120)로부터 출력되는 I 신호를 지칭한다. 또한, Q 모듈(250)은 칼리브레이션 파라미터(ars 및 arc)로 I 및 Q 신호를 조작하여 실질적으로 I 신호와 동일한 Q' 신호를 제공할 수 있다. 예를 들어, I 신호 및 Q' 신호 간의 진폭의 차는 1% 이상이 될 수 있다. 또한, 가산기(265)는 칼리브레이션 파라미터(ars 및 arc)의 조작 결과에 I 및 Q 신호를 각각 더하여, Q' 신호를 제공한다. 그러나, 본 발명의 선택적 실시예에서는 원한다면 다른 칼리브레이션 네트워크가 이용될 수 있다. 예를 들어, 선택적 칼리브레이션 네트워크에서, 칼리브레이션 파라미터(ars 및 arc)가 I 모듈(210) 내에 포함될 수 있다. 그러나, 본 기술분야의 숙련자라면 본 발명의 실시예들이 상기 기술된 칼리브레이션 네트워크들에 절대 국한되지 않으며 다른 칼리브레이션 네트워크가 본 발명의 실시예들에서 사용될 수 있다는 것을 이해해야 한다.
도 3으로 돌아가면, 복조기(120)의 불균형을 보상하는 방법의 흐름도가 도시된다. 본 발명의 범위가 이에 한정되는 것은 아니지만, 이 방법은 예컨대 arc=0, ars=1로 칼리브레이션 파라미터들을 초기화하고(블럭 300) 테스트 신호 s(t)를 제공(블럭 310)함으로써 시작할 수 있다. 상기한 바와 같이, 테스트 신호 s(t)는 본 발명의 일실시예에서, 프로세서(150)에 의해, 다른 실시예에서는 송신기(105)에 의해 제공될 수 있다. 또한, 본 발명의 일부 실시예들에서, 테스트 신호는 수신기(102)의 자연 잡음 신호가 될 수 있다. 또한, 테스트 신호 s(t)는 복조기(120)에 의해 복조될 수 있다. 복조기(120)는 복조된 신호 I 및 Q를 출력할 수 있다(블럭 320). 프로세서(150)는 동위상 신호의 제곱 평균 및 직교 신호의 제곱 평균을 측정할 수 있다(블럭 330). 또한, 프로세서(150)는 I' 신호 및 Q' 간의 상관관계를 측정하고 I' 및 Q' 신호의 평균 값들에 대해 테스트를 수행한다. 제1 테스트는 곱 I'Q'의 평균을 확인하는 것이다(블럭 350). 곱 I'Q'이 0이 아니면, 프로세서(150)는 그 곱의 값이 실질적으로 0으로 수렴할 때까지 ars 및 arc 값들을 변경시킨다(블럭 360). 제2 테스트는 칼리브레이션 네트워크(130)에 의해 제공된 I' 및 Q' 신호의 제곱 평균값들이 실질적으로 동일한지를 확인하는 것이다(블럭 380). 또한, 프로세서(150)는 I'2 및 Q'2의 평균값들이 실질적으로 동일한 값들로 수렴할 때까지 ars 및 arc 값들을 변화시킬 수 있다(블럭 390).
본 발명의 일부 특징들이 본 명세서에 설명되고 기술되었지만, 이제 본 기술분야의 숙련자에게는 많은 수정, 대체, 변경, 및 균등물들이 가능할 것이다. 따라서, 첨부된 청구항들은 본 발명의 진정한 사상에 포함되는 이러한 모든 수정 및 변경을 포함하는 것이라는 것을 이해해야 한다.

Claims (20)

  1. 동위상 신호(in-phase signal) 및 직교 신호(quadrature signal)를 출력하는 칼리브레이션 네트워크(calibration network); 및
    상기 동위상 신호의 제곱 평균(average power), 상기 직교 신호의 제곱 평균 및 상기 동위상 신호 및 상기 직교 신호 간의 상관관계를 측정함으로써 칼리브레이션 파라미터들을 생성하고 상기 동위상 신호 및 상기 직교 신호가 실질적으로 동일한 값으로 수렴할 때까지 상기 칼리브레이션 파라미터들을 변경시키는 프로세서
    를 포함하는 장치.
  2. 제1항에 있어서,
    상기 프로세서는 상기 동위상 신호와 상기 직교 신호의 곱이 실질적으로 0으로 수렴할 때까지 하나 이상의 상기 칼리브레이션 파라미터들을 더 변경시킬 수 있는 장치.
  3. 제1항에 있어서,
    상기 칼리브레이션 네트워크는 상기 칼리브레이션 파라미터들을 조작함으로써 복조기의 손상을 보상할 수 있는 장치.
  4. 제1항에 있어서,
    상기 복조기는 직교 복조기를 포함하는 장치.
  5. 제1항에 있어서,
    상기 복조기에 변조된 테스트 신호를 제공하는 송신기를 더 포함하는 장치.
  6. 동위상 신호의 제곱 평균, 직교 신호의 제곱 평균 및 상기 동위상 신호 및 상기 직교 신호 간의 상관관계를 측정함으로써 칼리브레이션 파라미터들을 생성하는 단계를 포함하는 방법.
  7. 제6항에 있어서,
    상기 동위상 신호 및 상기 직교 신호의 곱이 실질적으로 0으로 수렴할 때까지 하나 이상의 상기 칼리브레이션 파라미터들을 변화시키는 단계를 더 포함하는 방법.
  8. 제6항에 있어서,
    상기 동위상 신호의 제곱 및 상기 직교 신호의 제곱이 실질적으로 동일한 값으로 수렴할 때까지 하나 이상의 상기 칼리브레이션 파라미터들을 변경시키는 단계를 더 포함하는 방법.
  9. 제6항에 있어서,
    변조된 테스트 신호를 복조함으로써 상기 동위상 신호 및 상기 직교 신호를 생성하는 단계를 더 포함하는 방법.
  10. 제6항에 있어서,
    상기 동위상 신호를 평균화하는 단계;
    상기 직교 신호를 평균화하는 단계; 및
    상기 동위상 신호 및 상기 직교 신호 간을 상관시키는 단계
    를 더 포함하는 방법.
  11. 동위상 신호 및 직교 신호를 출력하는 칼리브레이션 네트워크;
    상기 동위상 신호의 제곱 평균, 상기 직교 신호의 제곱 평균 및 상기 동위상 신호 및 상기 직교 신호 간의 상관관계를 측정함으로써 칼리브레이션 파라미터들을 생성하고 상기 동위상 신호 및 상기 직교 신호가 실질적으로 동일한 값으로 수렴할 때까지 상기 칼리브레이션 파라미터들을 변경시키는 프로세서; 및
    테스트 신호를 상기 칼리브레이션 네트워크에 제공하는 직접 시퀀스 확산 스펙트럼 송신기(direct sequence spread spectrum transmitter)
    를 포함하는 장치.
  12. 제11항에 있어서,
    상기 프로세서는 상기 동위상 신호 및 상기 직교 신호의 곱이 실질적으로 0으로 수렴할 때까지 상기 칼리브레이션 파라미터들을 더 변경시킬 수 있는 장치.
  13. 제11항에 있어서,
    상기 칼리브레이션 네트워크는 상기 칼리브레이션 파라미터들을 조작함으로써 복조기의 손상을 보상할 수 있는 장치.
  14. 제11항에 있어서,
    상기 복조기는 직교 복조기를 포함하는 장치.
  15. 제11항에 있어서,
    상기 송신기는 상기 테스트 신호를 상기 복조기에 제공할 수 있는 장치.
  16. 실행되면,
    동위상 신호의 제곱 평균, 직교 신호의 제곱 평균 및 상기 동위상 신호 및 상기 직교 신호 간의 상관관계를 측정함으로써 칼리브레이션 파라미터들을 생성하도록 하는 명령어들을 저장하고 있는 저장 매체를 포함하는 물품.
  17. 제16항에 있어서,
    상기 명령어들은, 실행되면,
    상기 보상된 동위상 신호 및 상기 보상된 직교 신호의 곱이 실질적으로 0으로 수렴할 때까지 하나 이상의 상기 칼리브레이션 파라미터들을 더 변경시키도록 하는 물품.
  18. 제16항에 있어서,
    상기 명령어들은, 실행되면,
    상기 동위상 신호의 곱 및 상기 직교 신호의 곱이 실질적으로 동일한 값으로 수렴할 때까지 하나 이상의 상기 칼리브레이션 파라미터들을 더 변경시키도록 하는 물품.
  19. 제16항에 있어서,
    상기 명령어들은, 실행되면,
    변조된 테스트 신호를 복조함으로써 상기 동위상 신호 및 상기 직교 신호를 더 생성하도록 하는 물품.
  20. 제16항에 있어서,
    상기 측정하는 명령어들은, 실행되면,
    상기 동위상 신호를 평균화하고;
    상기 직교 신호를 평균화하고;
    상기 동위상 신호 및 상기 직교 신호 간을 상관시키도록 하는 물품.
KR1020047021288A 2002-07-16 2003-07-03 복조기의 불균형을 보상하기 위한 방법 및 장치 KR20050027226A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/195,312 US20040013204A1 (en) 2002-07-16 2002-07-16 Method and apparatus to compensate imbalance of demodulator
US10/195,312 2002-07-16

Publications (1)

Publication Number Publication Date
KR20050027226A true KR20050027226A (ko) 2005-03-18

Family

ID=30114960

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020047021288A KR20050027226A (ko) 2002-07-16 2003-07-03 복조기의 불균형을 보상하기 위한 방법 및 장치

Country Status (6)

Country Link
US (1) US20040013204A1 (ko)
JP (1) JP2005533435A (ko)
KR (1) KR20050027226A (ko)
CN (1) CN1613176A (ko)
AU (1) AU2003281016A1 (ko)
WO (1) WO2004008629A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945688B1 (ko) * 2006-11-20 2010-03-08 브로드콤 코포레이션 수신기에서 신호 불균형에 대한 보상을 위한 장치 및 방법

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7248625B2 (en) * 2002-09-05 2007-07-24 Silicon Storage Technology, Inc. Compensation of I-Q imbalance in digital transceivers
US7346100B2 (en) * 2003-04-09 2008-03-18 Texas Instruments Incorporated Estimating gain and phase imbalance in upconverting transmitters
US7636405B2 (en) 2004-01-09 2009-12-22 Realtek Semiconductor Corp. Apparatus and method for calibrating in-phase and quadrature-phase mismatch
GB2415846B (en) * 2004-06-29 2006-08-02 Motorola Inc Receiver for use in wireless communications and method and terminal using it
US8310442B2 (en) 2005-02-23 2012-11-13 Pixtronix, Inc. Circuits for controlling display apparatus
US8519945B2 (en) 2006-01-06 2013-08-27 Pixtronix, Inc. Circuits for controlling display apparatus
US9158106B2 (en) 2005-02-23 2015-10-13 Pixtronix, Inc. Display methods and apparatus
US9261694B2 (en) 2005-02-23 2016-02-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US9229222B2 (en) 2005-02-23 2016-01-05 Pixtronix, Inc. Alignment methods in fluid-filled MEMS displays
US7999994B2 (en) 2005-02-23 2011-08-16 Pixtronix, Inc. Display apparatus and methods for manufacture thereof
US20070205969A1 (en) 2005-02-23 2007-09-06 Pixtronix, Incorporated Direct-view MEMS display devices and methods for generating images thereon
US9082353B2 (en) 2010-01-05 2015-07-14 Pixtronix, Inc. Circuits for controlling display apparatus
US8482496B2 (en) 2006-01-06 2013-07-09 Pixtronix, Inc. Circuits for controlling MEMS display apparatus on a transparent substrate
US8526096B2 (en) 2006-02-23 2013-09-03 Pixtronix, Inc. Mechanical light modulators with stressed beams
US9176318B2 (en) 2007-05-18 2015-11-03 Pixtronix, Inc. Methods for manufacturing fluid-filled MEMS displays
US8169679B2 (en) 2008-10-27 2012-05-01 Pixtronix, Inc. MEMS anchors
CN102118174A (zh) * 2009-12-30 2011-07-06 上海华虹集成电路有限责任公司 Cmmb接收机中i/q不平衡补偿装置及方法
JP2013519121A (ja) 2010-02-02 2013-05-23 ピクストロニックス・インコーポレーテッド 低温封孔流体充填ディスプレイ装置を製造するための方法
BR112012019383A2 (pt) 2010-02-02 2017-09-12 Pixtronix Inc Circuitos para controlar aparelho de exibição
US20150124059A1 (en) * 2012-06-08 2015-05-07 Nokia Corporation Multi-frame image calibrator
US8660170B1 (en) * 2012-12-09 2014-02-25 Phuong Thu-Minh Huynh Apparatus and method for calibrating the I/Q mismatch in a quadrature bandpass sampling receiver
US9134552B2 (en) 2013-03-13 2015-09-15 Pixtronix, Inc. Display apparatus with narrow gap electrostatic actuators

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5263196A (en) * 1990-11-19 1993-11-16 Motorola, Inc. Method and apparatus for compensation of imbalance in zero-if downconverters
GB2326037A (en) * 1997-06-06 1998-12-09 Nokia Mobile Phones Ltd Maintaining signals in phase quadrature
GB2326038A (en) * 1997-06-06 1998-12-09 Nokia Mobile Phones Ltd Signal level balancing in quadrature receiver
US6330290B1 (en) * 1998-09-25 2001-12-11 Lucent Technologies, Inc. Digital I/Q imbalance compensation
US6377620B1 (en) * 1999-01-19 2002-04-23 Interdigital Technology Corporation Balancing amplitude and phase
JP3386114B2 (ja) * 1999-11-05 2003-03-17 日本電気株式会社 復調装置及び方法
US7061994B2 (en) * 2001-06-21 2006-06-13 Flarion Technologies, Inc. Methods and apparatus for I/Q imbalance compensation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945688B1 (ko) * 2006-11-20 2010-03-08 브로드콤 코포레이션 수신기에서 신호 불균형에 대한 보상을 위한 장치 및 방법

Also Published As

Publication number Publication date
CN1613176A (zh) 2005-05-04
JP2005533435A (ja) 2005-11-04
WO2004008629A1 (en) 2004-01-22
US20040013204A1 (en) 2004-01-22
AU2003281016A1 (en) 2004-02-02

Similar Documents

Publication Publication Date Title
KR20050027226A (ko) 복조기의 불균형을 보상하기 위한 방법 및 장치
US9621337B2 (en) Adaptive I/O mismatch calibration
US7092454B2 (en) Method and apparatus of compensating imbalance of a modulator
US9537520B2 (en) Method and apparatus for calibrating distortion of signals
JP2018530218A (ja) 干渉位相推定システム及び方法
JPWO2006072973A1 (ja) Ｄｃオフセット補償方法及びｄｃオフセット補償装置
CN101540640B (zh) 用于发射前端的载波泄漏校正电路和方法
US9503135B2 (en) Sliding intermediate frequency (IF) receiver with adjustable division ratio and sliding IF reception method
US10972140B2 (en) Adjusting parameters of a receiver system
US7856069B2 (en) Distortion compensation apparatus
JP2000049879A (ja) 受信装置と送受信装置及び方法
JP5263081B2 (ja) 送信回路
CN116781470A (zh) 一种宽带信号同相正交不平衡校正方法及系统
JP2005295376A (ja) 直交変調器のエラー補償回路
JP3441311B2 (ja) 受信機
CN115882970A (zh) 一种接收iq不平衡校正方法及系统
US20060083330A1 (en) Distortion compensation table creation method and distortion compensation method
JP6572049B2 (ja) 受信機
JP2015171050A (ja) キャリアリーク補正装置及びキャリアリーク補正方法
JP2816917B2 (ja) 無線受信装置
JPH07307724A (ja) ダイバーシチ装置
JP2012085100A (ja) 無線通信装置およびキャリアリーク低減方法
JP4436217B2 (ja) リップル特性補正回路及びリップル特性補正方法
JP2004007244A (ja) Ｄｃオフセットキャンセラを有する無線機
CN118041464A (zh) 射频信号校正装置、方法及射频发射装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application