KR20050026708A - 반도체 웨이퍼의 열처리 장치 및 열처리 방법 - Google Patents

반도체 웨이퍼의 열처리 장치 및 열처리 방법 Download PDF

Info

Publication number
KR20050026708A
KR20050026708A KR1020057002421A KR20057002421A KR20050026708A KR 20050026708 A KR20050026708 A KR 20050026708A KR 1020057002421 A KR1020057002421 A KR 1020057002421A KR 20057002421 A KR20057002421 A KR 20057002421A KR 20050026708 A KR20050026708 A KR 20050026708A
Authority
KR
South Korea
Prior art keywords
heat treatment
processing chamber
tungsten
cover plate
semiconductor
Prior art date
Application number
KR1020057002421A
Other languages
English (en)
Other versions
KR100769382B1 (ko
Inventor
게오르크 로터스
슈테펜 프리게
징 핀 타이
야오 치 후
레기나 하인
옌스-우베 작세
에르빈 쇼어
빌헬름 케겔
Original Assignee
맷슨 써멀 프로덕츠 게엠베하
인피니언 테크놀로지스 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 맷슨 써멀 프로덕츠 게엠베하, 인피니언 테크놀로지스 아게 filed Critical 맷슨 써멀 프로덕츠 게엠베하
Publication of KR20050026708A publication Critical patent/KR20050026708A/ko
Application granted granted Critical
Publication of KR100769382B1 publication Critical patent/KR100769382B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32105—Oxidation of silicon-containing layers

Abstract

본 발명은 산화될 적어도 하나의 실리콘 층 및 산화되지 않을 바람직하게는 텅스텐 층인 금속층을 갖는 반도체 웨이퍼를 열처리하는 장치에 관한 것이다. 본 발명의 장치는 적어도 하나의 복사 소스; 적어도 하나의 벽 부분이 상기 복사 소스에 인접하여 위치하고 상기 복사 소스의 복사에 거의 투과성인 기판을 수용하는 처리 챔버; 상기 복사 소스에 인접하여 위치한 처리 챔버의 벽 부분과 기판 사이에 위치하고 상기 덮개판의 크기가 텅스텐, 텅스텐 옥사이드 또는 텅스텐 하이드록사이드와 같은 금속, 금속 옥사이드 또는 금속 하이드록사이드를 포함하는 물질이 상기 기판으로부터 처리 챔버의 투과성 벽 부분 위로 증착 또는 증발되는 것을 방지하기 위해 상기 기판과 관련하여 처리 챔버의 투과성 벽 부분을 와전히 덮도록 선택되는 적어도 하나의 덮개판을 포함한다.

Description

반도체 웨이퍼의 열처리 장치 및 열처리 방법{DEVICE AND METHOD FOR THERMALLY TREATING SEMICONDUCTOR WAFERS}
본 발명은 산화될 적어도 하나의 실리콘 층, 및 산화되지 않을 텅스텐 층과 같은 금속층을 갖는 반도체 웨이퍼를 열처리하는 장치 및 방법에 관한 것이다.
반도체 산업에서 반도체 소자들은 더 작고 높은 성능으로 설계되도록 점점 더 요구되고 있다. 이러한 예로는 MOS 트랜지스터의 게이트 어셈블리의 구성 부분으로서 텅스텐 실리사이드 대신 텅스텐의 사용이 점차 늘고 있다는 것을 들 수 있다. 게이트 재료로서 텅스텐을 사용하는 것은 텅스텐 실리사이드에 비해 텅스텐의 낮은 저항으로 인한 장점을 갖기 때문이다. 이는 게이트의 저항을 감소시킬 수 있고, 트랜지스터의 전기적 성능을 향상시킨다. 더욱이, 게이트 스택의 높이는 텅스텐 실리사이드와 달리 텅스텐을 사용함으로써 현저하게 낮아질 수 있으며, 종횡비(스택의 높이 대 거리 비율)가 작기 때문에 후속하는 충전 및 에칭 단계가 간단해진다.
이러한 유형의 게이트 스택은 실리콘 기판 상에 형성되는데, 먼저 게이트 옥사이드 층이 형성되고, 다결정 실리콘 층, 텅스텐 나이트라이드 층, 텅스텐 층 및 실리콘 나이트라이드 층이 형성된다.
그 후에, 각각의 게이트 영역들을 형성하기 위해, 선택적인 에칭이 수행되는데, 게이트 스택의 부식된(cauterize) 측벽들이 개방된다. 에칭 후에는 에칭으로 인한 손상을 호전시키거나 고치고 누설 전류를 감소시키는 기능을 하는 게이트 스택 측벽의 산화가 수행된다. 텅스텐 게이트를 사용하는 경우, 이러한 프로세스는 선택적이여야 한다. 즉, 높은 저항의 텅스텐 옥사이드가 형성되면 게이트의 전기적인 기능을 방해하기 때문에, 다결정 실리콘 층은 산화되지만 텅스텐은 산화되지 않아야 한다.
이러한 유형의 선택적인 산화는 빠른 가열 유니트 또는 급속 열처리(RTP) 유니트 안에서 수소-부화 분위기의 습식 산화에 의해 달성될 수 있다.
본 명세서에서 일반적으로 사용될 수 있는 RTP는 본 출원인에게 귀속된 DE 44 37 361에 개시되어 있다.
공지된 RTP 유니트를 사용하는 경우, 처리될 웨이퍼는 석영 챔버 안에 수용되고 석영 챔버 위와 아래에 위치한 램프 뱅크들에 의해 가열된다. 이렇게 처리되는 중에, 열적으로 안정하고 형상이 웨이퍼와 유사한 광-흡수판이 석영 챔버 안에 위치하고, 웨이퍼는 램프에 의해 직접 가열되는 것이 아니라 판과 웨이퍼 사이의 복사성 및 대류성 에너지 커플링에 의해 가열된다. 이는 광-흡수판이 열적으로 안정하고 일정한 복사율을 유지하며, 이로 인해 반도체 디스크의 복사율이 바뀌더라도 반도체 웨이퍼의 정확한 온도 제어가 가능하다는 장점을 갖는다. 광-흡수 판의 사용과 관련하여 더 상세한 내용에 대해서는 반복을 피하기 위해 DE 44 37 361을 참조하면 된다.
그러나, 선택적인 측벽 산화에 대해 상기 설명한 방법을 이용하는 경우, 텅스텐 함유 화합물, 특히 텅스텐 옥사이드 함유 화합물이 반도체 웨이퍼로부터 증발할 수 있다는 문제점이 있다. 이러한 유형의 텅스텐 옥사이드 또는 금속 옥사이드 또는 금속 하이드록사이드의 증발은 석영 챔버 위에 증착되고, 그 위치에서 텅스텐 또는 금속으로 환원되며, 램프로부터의 복사를 부분적으로 차폐함으로써 웨이퍼의 온도 분포 및/또는 광-흡수판과 이로 인한 웨이퍼의 온도 분포에 영향을 미친다. 여러 프로세스들이 계속해서 수행되면, 차폐 프로세스는 더욱 심해지기 때문에, 프로세스 온도와 웨이퍼 온도와 같은 프로세스 파라미터들이 실제로 바뀔 수 있다.
따라서, 본 발명의 목적은 산화될 실리콘 층과 산화되지 않을 금속층, 바람직하게는 텅스텐 층을 선택적으로 산화시키면서 처리 조건들이 실제로 동일하게 유지되는 열처리 반도체 웨이퍼용 장치 및 방법을 제공하는 것이다.
도 1은 본 발명의 제 1 실시예에 따라 반도체 웨이퍼를 위한 급속 열처리 유니트에 대한 개략적인 단면도를 도시한다.
도 2는 본 발명의 제 2 실시예에 따라 반도체 웨이퍼를 위한 급속 열처리 유니트에 대한 개략적인 단면도를 도시한다.
도 3은 본 발명에 따라 급속 열처리 유니트의 제 3 실시예에 대한 개략적인 단면도를 도시한다.
도 4는 본 발명에 따라 급속 열처리 유니트의 제 4 실시예에 대한 개략적인 단면도를 도시한다.
도 5는 본 발명에 따라 급속 열처리 유니트의 제 5 실시예에 대한 개략적인 단면도를 도시한다.
도 6은 도 5의 Ⅴ-Ⅴ 라인을 따라 위에서 바라 본 단면도이다.
도 7은 개략적인 프로세스 제어의 상 평형도이다.
도 8은 처리 가스의 적어도 하나의 반응성 성분의 능동적인 제어 또는 조절에 의한 개략적인 프로세스 제어의 상 평형도이다.
도 9는 상 경계를 교차하는 처리 가스의 적어도 하나의 반응성 성분의 능동적인 제어 또는 조절에 의한 개략적인 프로세스 제어의 상 평형도이다.
도 10은 순수한 암모니아에서 60초 동안, 실리콘 상의 45nm 두께의 텅스텐 층이 처리되는, 온도 함수에 따른 텅스텐 나이트라이드 층의 층 저항을 도시한다.
본 발명에 따라서, 이러한 문제는 적어도 하나의 복사 소스; 적어도 하나의 벽 부분이 복사 소스에 인접하여 위치하고 상기 복사 소스의 복사에 거의 투과성인, 기판을 수용하는 처리 챔버; 및 복사 소스에 인접하여 위치한 처리 챔버의 투과성 벽 부분과 기판 사이에 위치하고 상기 기판으로부터 텅스텐, 텅스텐 옥사이드 또는 텅스텐 하이드록사이드와 같은 금속, 금속 옥사이드 또는 금속 하이드록사이드를 포함하는 물질이 처리 챔버의 투과성 벽 부분에 증착되거나 그 위로 증발되는 것을 방지하기 위해 기판과 관련하여 처리 챔버의 투과성 벽 부분을 완전히 덮을 수 있는 크기를 갖는 적어도 하나의 덮개판을 제공함으로써 산화될 적어도 하나의 실리콘 층을 갖는 반도체 웨이퍼를 열처리하기 위한 장치에 의해 해결된다.
텅스텐과 같은 금속들을 포함하며 반도체 웨이퍼로부터 증발하는 물질은 덮개판 위에 수집되어 처리 챔버의 투과성 벽 부분위에 수집되는 것을 방지하며, 여러 프로세스 사이클 동안 처리 속도를 저하시키지 않는다.
본 발명의 바람직한 실시예에 따르면, 복사 소스의 복사를 위한 덮개판은 판의 광학적인 비투과성으로 인해 덮개판에 증착된 텅스텐, 텅스텐 옥사이드, 또는 텅스텐 하이드록사이드와 같은 재료가 웨이퍼의 온도 분포에 영향을 미치지 않도록 거의 비투과성이다. 비투과성 덮개판을 이용하면 복사 소스에 의해 웨이퍼가 직접 가열되지 않고, 덮개판을 통해 간접적으로 가열된다.
예컨대 세척을 위해, 덮개판을 용이하게 제거할 수 있도록, 덮개판은 처리 챔버의 대응하는 홀딩 부재 위에 자유롭게 놓여진다. 이는 투과성 덮개판을 이용하는 경우에 특히 유리한데, 그 이유는 덮개판은 바뀌지 않은 처리 조건을 유지하기 위해 반도체 웨이퍼에서 방출된(release) 물질로부터 수집되는 증착물을 자주 제거해야 하기 때문이다. 그러나 비투과성 덮개판을 사용하더라도 텅스텐이 수집되기 때문에 처리 챔버의 오염을 최소화하고 반도체 웨이퍼의 재생가능한 처리를 보장하기 위해, 비투과성 덮개판을 정기적으로 세척하는 것이 바람직할 수 있다.
바람직하게, 예컨대 후속하는 처리 프로세스들 간에 자동으로 판을 교환하고 이러한 판 교환으로 인해 후속하는 처리 프로세스들을 심각하게 지연시키지 않도록 처리 챔버로부터 덮개판을 제거하고 처리 챔버 안으로 덮개판을 삽입하기 위한 조작 장치가 제공된다. 이 경우, 텅스텐, 텅스텐옥사이드 또는 금속 옥사이드, 텅스텐 하이드록사이드 또는 금속 하이드록사이드와 같이 반도체 웨이퍼로부터 방출된 물질에 의해 조작 장치가 오염되는 것을 방지하기 위해, 조작 장치는 기판으로부터 떨어져 면하는 표면 상에 덮개판과만 접촉한다. 이는 조작 장치가 기판의 로딩 및 언로딩을 위해 사용되는 경우에도 매우 유리하다.
바람직하게, 텅스텐과 같은 증발 물질을 가능한 완전하게 수용할 수 있도록 적어도 하나의 덮개판이 기판 위와 아래에, 즉 기판의 양 측면에 모두 제공된다.
프로세스 파라미터들을 적절하게 설정하기 위하여, 상이한 덮개판들이 기판 위와 아래에 제공된다.
바람직하게, 기판에 면하는 덮개판의 표면은 코팅되는데, 한편으로 코팅부는 텅스텐과 그 화합물과 같이 반도체 웨이퍼로부터 방출된 물질의 부착을 양호하게 하고, 다른 한편으로는 예컨대 세척이 용이한 물질로 제조될 수 있다.
본 발명의 또 다른 바람직한 실시예에서, 광-흡수판은 양호한 광 흡수를 가능하게 하고 또한 웨이퍼를 간접적으로 가열시키는 처리 챔버의 투과성 벽 부분과 덮개판 사이에 제공된다. 광-흡수 판은 작으며 반도체 웨이퍼의 형상에 거의 대응하는 형태를 가질 수 있는데, 그 이유는 광 흡수 판이 텅스텐과 같이 웨이퍼로부터 방출된 물질 또는 증발 물질을 포착하는 기능을 하지 않기 때문이다. 본 발명의 일 실시예에서, 덮개판은 한편으로는 저렴하게 제조할 수 있고, 다른 한편으로는 세척이 용이한 유리, 특히 석영 유리로 제조되며, 실리콘 나이트라이드, 실리콘 옥시-나이트라이드 또는 실리콘 옥사이드 층으로 용이하고 저렴하게 코팅될 수도 있다.
본 발명의 매우 바람직한 실시예에서, 불습성, 즉 수분(water)이 없거나 수증기가 없는 수소-함유 처리 가스를 처리 챔버 안으로 유입시키기 위한 장치가 제공되는데, 그 이유는 이러한 유형의 처리 가스는 특히 수분이 없는 가스의 유입 동안 및/또는 가스의 유입 전에 또는 유입 후에 부가적으로 수분을 함유한 처리 가스가 유입될 때 선택적인 산화를 가능하게 하기 때문이다.
본 발명의 기본을 이루는 목적은 산화될 적어도 하나의 반도체 층, 바람직하게는 실리콘 층, 및 산화되지 않을 금속층, 예컨대 텅스텐 층을 갖는 반도체 웨이퍼를 열처리하기 위한 방법에 의해 해결되는데, 이러한 방법에서 반도체 웨이퍼는 복사 소스에 인접하여 위치한 적어도 하나의 벽 부분을 갖는 처리 챔버 안으로 수용되고, 상기 벽 부분은 복사 소스의 복사에 거의 투과성이며, 기판으로부터 방출되거나 증발된 물질은 금속, 금속 옥사이드 또는 금속 하이드록사이드를 포함하고, 상기 물질은 처리 챔버의 투과성 벽 부분 위에 증착되는 것을 방지하기 위해 처리 챔버의 투과성 벽 부분과 웨이퍼 사이에 적어도 하나의 덮개판에 증착되거나 흡수된다.
이러한 방법을 이용하면, 상기 장치와 함께 이미 위에서 설명한 장점을 얻을 수 있다.
바람직하게, 열처리 동안, 불습성 수소-함유 처리 가스는 선택적인 산화가 가능하도록 처리 챔버 안으로 유입된다.
본 발명의 바람직한 실시예를 이용하면, 덮개판은 처리 챔버로부터 제거되고 후속 처리 프로세스들 간에 세척된다.
일반적으로, 본 발명에 따른 상기 방법과 본 발명에 따른 장치는:
적어도 하나의 열처리 사이클에서 처리 챔버 내의 적어도 하나의 구조물(S)을 이용하여 반도체 기판들을 열처리하기 위한 방법들과 함께 사용되는데, 상기 방법에서,
구조물(S)는 적어도 두 개의 상이한 물질(A,B)을 가지며, 처리 가스의 제 1 성분(X)을 갖는 적어도 제 1 물질(A)은 제 2 평형 반응(A + X <=> a + a')에 의해 제 1 물질(a)을 형성할 수 있으며,
처리 가스의 제 2 성분(Y)을 갖는 제 2 물질(B)은 제 2 평형 반응(B + Y <=> b + b')에 의해 제 2 물질(b)을 형성할 수 있으며,
여기서, a' 와 b'는 선택 반응 물질들이고,
열처리 중에, 적어도 소정의 시간동안 처리 가스의 성분(X,Y) 중 적어도 하나의 농도와 적어도 하나의 추가 프로세스 파라미터는 제 1 평형 반응의 평형은 제 1 물질(A)쪽으로 이동하고 제 2 평형 반응의 평형은 제 2 물질(b)쪽으로 이동하도록 선택된다.
반도체 기판은 실리콘 또는 실리콘 함유 물질로 만들어진 반도체 웨이퍼이고, 반도체 웨이퍼는 서로 인접하여 위치한 다층의 거의 평면 소자들의 형태인 구조물을 포함하며, 상이한 물질(A와B)은 소자들의 상이한 층들일 수 있다. 이러한 다층 평면 소자들은 상기 설명한 것처럼 게이트가 텅스텐으로 형성된 게이트 스택 구조물로 형성된다.
처리 챔버는 바람직하게 급속 열 처리 유니트(RPT 유니트)의 처리 챔버이지만, 반도체 기판을 열처리하기 위한 또 다른 유니트의 챔버일 수 있다.
열처리 사이클은 반도체 기판이 주기적으로 변하는 온도 시퀀스에 영향을 받도록 반도체 기판의 열처리로서 이해될 수 있는데, 여기서 온도/시간 그래프는 처리 사이클의 시작 및 종료 온도보다 높은 적어도 하나의 온도값을 갖는다. 반도체 기판의 열처리는 차례로 수행되는 여러 처리 사이클에 걸쳐 수행될 수 있다.
처음에 설명한 게이트 구조물에 있어서, 제 1 물질(A)은 텅스텐이고, 제 2 물질(B)은 실리콘 또는 폴리-실리콘이며, 이는 본 출원인에게 귀속된 출원서 DE 101 205 23에 상세히 개시되어 있다. 제 1 재료는 생성가능한 텅스텐 옥사이드 화합물이며, 특히 하이드록사이드 또는 텅스텐 옥사이드일 수도 있다. 제 2 물질(b)은 실리콘 옥사이드 화합물 또는 실리콘 옥사이드이다. 선택적인 산화 프로세스에 있어서, 수증기와 수소의 혼합물이 처리 가스의 제 1 및 제 2 성분(X,Y)으로 선택되어, 텅스텐(A)이 산화되지 않거나 작은 정도로만 산화되거나 또는 텅스텐 옥사이드 또는 텅스텐 하이드록사이드가 텅스텐으로 환원되게, 즉 제 1 평형 반응의 평형이 제 1 물질(A)인 텅스텐쪽으로 이동하게 한다. 한편, 폴리-실리콘의 경우에, 제 2 물질(B)은 제 2 평형 반응의 평형이 제 2 물질(b)인 실리콘 옥사이드가 되도록 수소와 수증기의 특정 처리 가스와 반응하여 실리콘 옥사이드(제 2 물질(b))를 형성한다.
상기 설명한 것처럼, 구조물(S)의 제 1 물질(A)은 몰리브데늄과 같은 금속, 금속 옥사이드, 금속 나이트라이드 또는 금속 실리사이드 또는 금속 하이드록사이드를 포함하는데, 이들은 처리 가스의 적어도 하나의 성분(X)에 의해 산화되거나 추가로 산화되고, 또는 (일부 금속 하이드록사이드 형성물, 즉 텅스텐 하이드록사이드와 같이) 처리 챔버를 오염시키는 휘발성 제 1 물질(a)이 형성되는 방식으로 화학적으로 변환된다. 이러한 유형의 오염물은 대량 생산이 가능하게 처리될 수 있도록 장치 및/또는 처리 방법에 의해 최소화되어야 한다.
구조물(S)의 제 2 물질(B)은 Si과 같은 반도체, SiO 및/또는 SiO2와 같은 반도체 옥사이드, Si3N4와 같은 반도체 나이트라이드, 반도체 옥시-나이트라이드 또는 실리사이드, BPSG 층과 같은 유리 또는 카본 함유 물질을 포함하는데, 이들은 열처리에 의해 원하는 화학적 화합물(b)(제 2 물질)로 변환되거나, 열처리 이전에 이러한 유형의 화합물(b)(제 2 물질)로 존재하여 열처리 동안 제 2 평형 반응의 평형이 제 2 물질(b)쪽으로 이동할 수 있다.
일반적으로, 제 2 물질(b)의 상태에서, 제 2 물질(B)의 물리적 특성의 변화는 BPSG 층들이 열처리에 영향을 받고 상기 층들이 점성 변화에 의해 반도체 기판 위에 균일하게 흐름으로써 분포되는 경우로서 이해될 수 있다.
도 7에서 성분(X,Y)의 농도(또는 압력 또는 부분 압력)과 프로세스 온도 및 반도체 기판의 온도와 같은 프로세스 파라미터에 대한 성분(X,Y)의 비율은 개략적으로 예시되었다. 두 개의 평형 반응에 있어서, 해당 반응의 평형이 각각 하나의 측부에, 즉 대응하는 결과(product)의 측부에 배치된 4 개의 영역(Ⅰ- Ⅳ)이 존재한다. 라인 1과 2는 순반향 반응에 대한 반응 속도(k1,l1)와 역방향 반응에 대한 반응 속도(k2,l2)가 평형 조건에 이르는 파라미터 영역을 도시하며, 각각의 반응 농도는 소정의 시간이 흘러도 변하지 않게 되는데, 그로 인해 이들 라인은 반응의 (대체로 온도에 의존하는) 평형 상수로 표현된다. 또한, 반응에 있어서, 반응 속도 법칙의 유형이 정의되는데, 0차수부터 n차수까지 정의될 수 있다.
도 7의 그래프(3)는 텅스텐 게이트 스택 구조물의 선택적인 측벽 산화의 경우에 대한 독일 특허 출원 DE 101 205 23에 개시된 시퀀스와 유사한 농도/온도 시퀀스를 도시하는데, 상기 출원은 본 출원인에게 귀속되었다. 수소/수증기 혼합물에 대한 농도/온도 시퀀스의 장점은 텅스텐 옥사이드 및 텅스텐 하이드록사이드의 증착이 감소되어, 처리 챔버의 오염이 수천개의 반도체 기판을 처리한 후에야 현저해지고, 이로써 공정이 대량 생산에 적합하다는 것이다. 예컨대, 그래프(3)의 점(10)에서 수증기가 0%인 순수한 수소가 처리 챔버 안으로 유입되고, 반도체 기판은 예컨대 800℃의 온도로 가열된다. 그 후에, 수소 내의 수증기 농도는 약 10%까지 증가하지만, 온도는 예컨대 10초 내지 30초의 소정의 시간 동안 일정하게 유지되며, 이로써, 상 평형도에서 그래프(3)의 점(12)에 도달한다. 마지막으로, 온도는 예컨대, 약 1050℃로 다시 상승하고, 수증기/수소 농도는 일정하게 유지된다. 이는 그래프(3)의 점(11)으로 도시된다. 점(11)에서 약 10초 내지 60초의 소정의 정지 시간 후에, 온도가 하강하는데, 순수 수소에서는 냉각이 발생하고 질소에서는 낮은 온도(예컨대 800℃ 이하)로 낮아진다. 이는 그래프 구간(11-13 및 13-14)으로 개략적으로 도시된다. 기판의 가열 단계 동안, 즉 그래프(3)의 선형 구간(lineament)(10-12-11) 동안, 처리 가스 혼합 및 반도체 기판의 온도와 관련한 프로세스 제어(management)의 선택에 의해, 프로세스가 금속 환원 영역(Ⅱ)과 실리콘 또는 반도체 산화 영역(Ⅲ)에서 실행되어, 반도체만 선택적으로 산화되고 금속 산화는 이루어지지 않게 하지만, 금속 옥사이드 층 또는 금속 하이드록사이드 층이 존재하는 경우에는 금속은 프로세스 후에 표면 상에 순수한 금속의 형태로 존재하도록 환원된다. 냉각 동안, 만약 산화 성분(예컨대, 수증기)이 처리 가스로부터 제거되고 순수한 수소 내에서 냉각이 일어난다면, 도 7에 도시된 것과 반대로, 반도체의 환원 구역(zone)(Ⅳ)을 통과하지 않거나, 짧은 시간 동안만 통과하게 되어, 반도체 옥사이드(제 1 물질(b))의 환원은 구조물(S)에 손상을 가하거나 나쁜 영향을 미치지 않을 것이다.
본 발명의 또 다른 목적은 도 7에 도시된 프로세스 제어의 개선된 또는 선택적인 프로세스 제어를 제공하여 대량 생산에 사용할 수 있게 하는 것이다.
이러한 문제는 처리 가스 중 적어도 하나의 성분(X,Y)의 적어도 하나의 농도 및/또는 부분 압력 또는 압력이 추가의 프로세스 파라미터, 예컨대 프로세스 온도 또는 프로세스 시간의 함수에 따라 일정하게 변한다는 사실에 의해 해결된다.
이는 적어도 하나의 가스 흐름 계량기가 추가의 프로세스 파라미터에 의존하여 조절되거나 가스 흐름 계량기가 제어됨으로써 달성된다.
가스 흐름 계량기를 제어 또는 조절함으로써, 도 8에 도시된 상 평형도에 나타난 프로세스 그래프가 거의 달성될 수 있다. 여기서 프로세스 그래프는 폐쇄 또는 "개방된" 그래프일 수 있는데, 즉, 도시된 파라미터 범위 내에서 프로세스의 시작과 종료점이 동일한 프로세스가 도시되거나 시작과 종료점이 상이한 "개방된" 그래프로 도시된다.
선택적으로 또는 부가적으로 적어도 하나의 가스 흐름 계량기를 조절 또는 제어하기 위하여, 전체 압력 또는 부분 압력은 펌프 장치를 이용하여 처리 챔버 내에서 설정될 수 있다.
적어도 하나의 가스 흐름 계량기 또는 챔버 내의 압력을 조절 또는 제어함으로써, 프로세스 시퀀스의 능동적인 제어가 가능하다.
선택적으로 또는 부가적으로, 프로세스 시퀀스의 "수동" 제어도 가능할 수 있는데, 분명하게 한정되어 혼합된 제 2 처리 가스는 제 1 처리 가스로 채워진 소정의 공간(예컨대, 챔버 공간) 내에 유입된다. 제 1 및 제 2 처리 가스를 혼합 또는 교환함으로써, 소정 방식으로 처리 가스의 적어도 하나의 성분이 일정하게 교환된다. 물론, 적용과 관련하여 매우 엄격한 제한값들이 이러한 수동 방법을 위해 설정된다.
프로세스 시퀀스의 제어를 위해 수동 방법을 위한 적용 제한값들은 추가 챔버에 의해 확장될 수 있는데, 이는 필요한 경우 공간(volume)과 관련하여 바뀔 수 있으며, 이러한 추가 챔버는 처리 가스의 성분들이 처리 챔버 안에서 처음으로 혼합되지 않고 처리 챔버 안으로 진입하기 전에 혼합되게 하기 위해 혼합 챔버로서 기능할 수 있다.
도 8에서 폐쇄형 프로세스 그래프가 그래프(10-11-12-13-10)를 이용하여 개략적으로 도시되었는데, 상기 그래프는 도 7에서 그래프(3)로 도시된 선택적인 텅스텐 게이트 스택 산화에 대한 프로세스를 위한 가능한 대안 프로세스들 중 하나를 나타낸다. 프로세스 온도(반도체 온도)의 함수에 따라 수증기/수소 비율을 능동적으로 제어 또는 조절함으로써, 수분 농도 상승이 점(10)에서의 원래 0%로부터 점(11)에서 예컨대 5% 내지 50%까지 상승시킬 수 있다. 여기서, 선택적인 텅스텐 게이트 스택 산화에 있어서, 처음의 낮은 수증기 비율이 낮게 유지되어 거의 5%를 초과하지 않고 실온에서 대략 700℃까지 범위의 온도에서 1%를 초과하지 않게 된다는 것을 이해할 수 있다. 처리 가스의 수분 농도를 천천히 증가시킴으로써, 임의의 금속 옥사이드 예컨대 존재할 수 있는 텅스텐 옥사이드 또는 금속 하이드록사이드, 예컨대 텅스텐 하이드록사이드는 주 성분으로서 존재하는 수소에 의해 환원될 수 있는데, 이는 프로세스가 금속 환원 영역(Ⅱ)에서 완전히 실행되기 때문이다. 예컨대 언급된 금속 옥사이드 또는 금속 하이드록사이드와 같은 임의의 화합물의 환원 후에, 온도는 점(11)으로부터 점(12)까지 추가로 상승하는데, 프로세스가 금속 환원 구역(Ⅱ)에서 실행되지만, 반도체가 최대로 산화될 수 있는 가장 높은 프로세스 온도에서 수행되도록, 즉 최대 온도 부근의 상 평형도의 프로세스 그래프가 예컨대 금속 산화 구역(Ⅰ)과 금속 환원 구역(Ⅱ) 사이의 평형 그래프(1)에 가능한 가깝도록 실행되도록 수증기 농도가 선택된다. 이는 반도체 옥사이드 층이 가능한 최상의 옥사이드 품질을 갖게 한다. 반도체 기판의 냉각을 위해, 도 7에 도시된 그래프가 선택될 수 있는데, 수증기 함량은 예컨대 이미 언급한 가스 혼합의 수동 제어를 이용하여 가능한 빠르게 0%로 설정된다. 선택적으로, 또는 부가적으로, 가스 혼합을 능동적으로 제어함으로써, 수증기 농도가 감소될 수 있고 이로써 그래프 구간(12-13)에서 하강하는 온도 함수에 따라 수소 농도가 증가하여, 옥사이드 성장 또는 제 2 물질(b)의 형성이 감소된다. 이는 바람직한 것으로 판명되는데, 그 이유는 제 2 물질(b), 즉 SiO2와 같은 반도체 옥사이드의 양이 온도 하강과 함께 감소되고 이로써 옥사이드가 바람직하게 감소되기 때문이다. 이는 수증기의 농도를 일정하게 감소시킴으로써 달성된다. 점(13)에서 처리 가스 성분들의 농도는 반도체 환원 영역 또는 영역(Ⅳ)에 도달하지 않는 방식으로 제어되거나 조절될 수 있다.
도 8에 도시된 그래프(10-11-12-13-10)에서, 방향과 그래프는 선택에 따라 실행될 수 있다. 이와 같이, 프로세스 그래프의 시계 방향 실행은 적어도 우세한 반응 처리 가스 성분의 농도가 하강 온도에서의 농도보다 상승 온도에서 더 크도록 개시되었다. 그러나, 적용에 따라서, 프로세스 그래프는 우세한 반응 처리 가스 성분의 농도가 하강 온도에서의 농도보다 상승 온도에서 작도록 시계 반대 방향으로 실행될 수 있다. 이는 BPSG 리플로우 프로세스에서 바람직할 수 있는데, 여기서 반응 처리 가스 성분은 수소 및/또는 수증기이다.
상기 설명한 것처럼, 프로세스 그래프는 매우 단조롭게 증가하고 매우 단조롭게 감소하는 영역들 뿐만 아니라, 단조롭거나 매우 단조로운 영역들만을 포함하거나, 하나의 라인과 같이 하나의 영역으로 이루어지는 바와 같이 폐쇄되거나 개방될 수 있다.
도 7과 8에 개략적으로 도시된 바와 같이, 프로세스 그래프는 열처리 사이클을 한 번 통과하는 것으로 표시되었다. 반도체 기판의 열처리 동안, 프로세스 그래프들은 여러번 사이클을 통과할 수 있다.
바람직하게, 처리 가스의 성분(X,Y)의 적어도 하나의 농도와 적어도 추가의 프로세스 파라미터는 제 1 평형 반응의 평형이 제 1 물질(A)쪽으로 이동하고 제 2 평형 반응의 평형이 제 2 물질(b)쪽으로 이동하도록 선택되는 시간 간격이 열처리 사이클 내에서 선택된다.
그러나, 시간 간격은 여러 열처리 사이클로 연장될 수 있다. 이 경우, 제 1 평형 반응은 하나의 열처리 사이클에서 발생할 수 있으며, 제 2 평형 반응은 또 다른 열처리 사이클에서 발생한다.
바람직하게, 추가의 프로세스 파라미터는 프로세스 온도 및/또는 구조물(S)의 물질(A,B) 및/또는 물질(a,b)의 온도이다. 상기 언급한 텅스텐 게이트 스택 구조물의 경우에, 반도체 기판의 온도는 적절하게 선택된다.
추가의 프로세스 온도는 처리 가스의 성분의 추가의 가스 농도, 처리 가스의 성분의 부분 압력, 미리 설정된 세기의 자기장 및/또는 반도체 기판에 작용하는 UV 광의 일부, 또는 이들 파라미터들의 조합을 포함할 수 있다.
바람직하게, 구조물(S)은 적어도 하나의 물질(A,B)들을 갖는 수평 층들이지만, 적어도 하나의 물질(A,B)들을 갖는 수직 층들일 수도 있으며, 물질(A,B)의 수평 및 수직 층들의 조합일 수 있다.
게다가, 물질(A,B)은 A 및 B와 다른 적어도 하나의 물질(C)에 의해 분리될 수 있다.
제 2 물질(B)에 대한 화학적 변화를 이용하여, 제 2 물질(b)은, 예컨대 실리콘 산화 또는 질화의 경우와 같이, 제 2 물질(B) 상에, 바람직하게는 제 2 물질(B)의 표면 상에 형성될 수 있다.
바람직하게 반도체 기판은 실리콘 웨이퍼, 결정질 또는 비정질로 성장하거나 증착된 반도체 층, Ⅳ-Ⅳ 반도체의 기판 또는 층, Ⅱ-Ⅵ 반도체 또는 Ⅲ-Ⅴ 반도체이다.
텅스텐 게이트 스택 구조물과 관련하여 이미 언급한 바와 같이, 제 1 물질(A)은 바람직하게 금속 및 제 2 물질(a)의 반도체(B)를 포함한다. 이 경우, 제 1 물질(A)의 금속은 제 1 물질(a)을 포함하거나 형성하고 예컨대 제 1 평형 반응에 의해 형성될 수 있는 금속 옥사이드 또는 금속 나이트라이드, 금속 옥시나이트라이드 층 또는 금속 하이드록사이드 층에 의해 적어도 분분적으로 덮일 수 있다. 제 2 물질(B)의 반도체는 제 2 물질(b)을 포함하거나 형성하고 예컨대 제 2 평형 반응에 의해 형성될 수 있는 옥사이드, 나이트라이드 또는 옥시나이트라이드 층에 의해 적어도 부분적으로 덮일 수 있다.
바람직하게, 제 1 성분(X)과 제 2 성분(Y)은 동일하거나, 예컨대 수증기/수소 혼합물과 같은 하나의 동일한 물질을 적어도 포함한다.
동일한 방식으로, 선택적인 반응 물질(a',b')이 동일할 수 있으며, 적어도 하나의 동일한 물질을 포함한다.
예컨대, 제 1 성분(X)과 제 2 성분(Y)은 수분과 반응 물질(a',b') 수소를 포함할 수 있거나, 제 1 및/또는 제 2 성분(X,Y)은 수분과 수소의 혼합물을 포함할 수 있다. 동일한 방식으로, 제 1 및/또는 제 2 성분(X,Y)은 수분과 산소의 혼합물을 포함할 수 있다.
또한 본 발명에 따른 방법은 제 1 및/또는 제 2 성분(X,Y)이 수분과 수소의 제 1 혼합물 또는 수분과 산소의 제 2 혼합물을 포함하고, 열처리 동안, 제 1 및/또는 제 2 성분(X,Y)이 제 1 혼합물로부터 제 2 혼합물로 복귀 또는 변환되는 방식으로 수행될 수 있다. 본 발명에 따른 방법에 의해, 일부 열처리 동안 암모니아(NH3)를 포함하는 프로세스가 사용될 수 있다. 이는 텅스텐이 텅스텐의 산화를 제한하고 이로써 텅스텐 옥사이드와 임의의 텅스텐 하이드록사이드의 휘발을 제한하는 텅스텐 나이트라이드 층(WNx)을 포함하는 경우에 텅스텐 게이트 스택 구조물에 있어서 바람직하다. 이러한 방식으로 챔버의 오염이 감소될 수 있다. 텅스텐 나이트라이드는 암모니아를 처리 가스에 첨가하거나 제 1 처리 단계(즉, 반도체 기판에 영향을 주는 제 1 온도/시간 그래프)에 의해 순수한 암모니아에서 형성될 수 있거나, 구조물은 금속 표면 상에 이미 금속 나이트라이드 층을 가질 수 있다. 처리 가스에 포함된 암모니아는 적어도 소정의 시간 또는 소정의 온도에서 보호성 금속 나이트라이드를 유지시키고, 이로써 금속 산화를 방지한다. 텅스텐의 경우에, 800℃ 내지 1000℃ 사이의 온도 범위의 순수한 암모니아에서, 텅스텐 나이트라이드는 도 10에 도시된 것처럼 대략 930℃ 내지 950℃에서 현저한 최대값을 가지며 강하게 형성되며, 층의 저항은 온도의 함수로서 도시된 텅스텐 나이트라이드 층의 층 두께와 상관한다. 이러한 최대값은 RTP 유니트의 온도 측정을 위해, 특히 상이한 유니트에서 공통 온도 스케일을 위해 대응하도록 사용될 수 있다. 텅스텐 나이트라이드 층의 층 저항은 예컨대 프로세스 온도의 함수에 따라 결정될 수 있다. 대략 940℃에서 층 저항은 온도 스케일을 위한 측정으로서 기능할 수 있는 매우 현저한 최대값을 갖는다.
물론 금속 나이트라이드의 형성은 처리 가스의 추가 혼합, 특히 산소 또는 수증기와 같은 산화 성분의 존재에 크게 의존한다. 예컨대 대략 700℃에서 암모니아가 없는 처리 가스의 수소에서 대략 15%의 수증기가 존재하는 경우 60초의 처리 시간 동안 처리된 텅스텐 나이트라이드 층은 금속의 산화가 발생하고 이로써 챔버를 오염시킬 위험이 증가하여 사용할 수 없게 된다(break down). 암모니아를 처리 가스에 첨가함으로써, 금속 나이트라이드의 분해 온도는 증가할 수 있다. 이 경우, 그래프(10-14-15-12-13-10) 또는 (10-11-16-15-12-13-10) 또는 도 9에 도시된 것과 유사하게 대응하는 프로세스를 수행하는 것이 가능한데, 이는 보호층-형성 반응 처리 가스 성분에 의해 형성 및/또는 유지되는 예컨대 텅스텐 나이트라이드 층인 금속 나이트라이드 층과 같은 물질(A) 상의 보호층으로 인해, 프로세스 중 적어도 일부분은 제 1 물질(a)이 보호층의 유지 또는 형성에 의해 형성되는 구역(Ⅰ) 내에서 처리될 수 있으며, 예컨대 점(14와 15) 및 (16과 15) 사이에서 상기 언급한 두 개의 프로세스 제어 모두에서 도시된 바와 같이 짧은 시간 안에 제 1 평형 반응의 평형 라인(1)을 넘어설 수 있다. 이는 반도체의 산화가 낮은 온도에서 높은 비율로, 즉 예컨대 높은 수분 농도에 의해 이루어질 수 있고 이로 인해 구조물의 열적 부하가 감소된다는 장점을 갖는다.
구조물의 물질(A 또는 B)을 덮는 보호층의 이용 또는 열처리의 큰 영역들에서 반응성 보호층-형성 처리 가스 성분을 이용하여 보호층의 형성 또는 유지되는 원리는 상 평형도의 영역(Ⅰ)에 제 1 물질(a)의 형성 및/또는 영역(Ⅳ)에 제 2 물질(b)의 환원에 대한 보호를 제공하고, 금속 산화 영역인 영역(Ⅰ)으로 프로세스 제어를 확장시킬 수 있을 뿐만 아니라, 반도체 또는 반도체 옥사이드의 환원 영역인 상 평형도의 영역(Ⅳ)까지 확장할 수 있다.
바람직하게, 물질(A,B) 또는 물질(a,b) 중 적어도 하나는 텅스텐, 몰리브덴, 플래티늄, 이리듐, 구리 및/또는 텅스텐 옥사이드, 텅스텐 나이트라이드 또는 텅스텐 아이드록사이드와 같은 옥사이드, 나이트라이드 및/또는 하이드록사이드를 포함한다.
게다가, 본 발명에 따른 방법의 열처리는 급속 열처리(RTP) 또는 빠른 가열 유니트의 처리 챔버에서 수행된다.
이미 언급한 바와 같이, 처리 챔버가 처리 챔버 벽을 적어도 부분적으로 덮기 위해 반도체 기판과 적어도 하나의 처리 챔버 사이에 적어도 하나의 덮개 장치를 포함하는 것이 바람직할 수 있다.
또한 덮개 장치의 도입은 보호층-형성 반응성 처리 가스 성분과 유사하게 도 9에서 개략적으로 도시된 것처럼 처리 챔버에 허용될 수 없는 방식으로 오염되지 않고 반도체 기판의 열처리가 금속 산화 영역(Ⅰ)에서 및/또는 반도체 환원 영역(Ⅳ)에서 적어도 부분적으로 수행될 수 있다는 장점을 갖는다. 금속 옥사이드 또는 금속 하이드록사이드는 덮개 장치에 의해 차단된다. 이미 언급한 것처럼, 이들은 바뀌고 세척될 수 있다.
이러한 방식으로, 덮개판뿐만 아니라 보호층-형성 반응성 처리 가스 성분의 이용에 의해, 처리 가스의 농도와 (바람직하게 기판 온도의) 추가의 프로세스 파라미터와 관련한 프로세스 시퀀스가 평형 반응에 의해 적어도 한번 상 경계 라인(도 7 내지 9의 1 또는 2)과 교차하는 방식으로 구조화된 반도체 기판의 열처리를 수행할 수 있는데, 상기 방식에서 적어도 하나의 상에서 제 1 물질(a)이 형성되고, 이는 휘발성일 수 있으며 상기 설명한 덮개판과 같은 덮개 장치 및/또는 보호층 및/또는 보호층-형성 반응성 처리 가스 성분이 없다면 처리 챔버의 가능한 오염을 유발할 수 있다. 처리 가스의 적어도 하나의 성분의 능동적인 조절 또는 제어에 의해, 본 발명은 가장 많은 수의 처리 가능성을 갖는다. 특히, 본 출원은 상기 예시한 텅스텐 게이트 스택 프로세스와 같은 트랜지스터 제조 영역, 높은 K 및 낮은 K 분야의 영역, 선택적으로 반응하는 유리 리플로우 프로세스 영역, 또는 커패시터 제조 영역에 장차 적용될 것으로 기대한다.
하기에서는, 도면을 참조하여 상기 장치를 더 상세히 설명된다.
도 1은 산화될 적어도 하나의 실리콘 층 및 산화되지 않을 바람직하게는 텅스텐 층인 금속층을 갖는 반도체 웨이퍼(2)를 열처리하기 위한 급속 열처리 유니트(1)의 개략적인 단면도를 도시한다.
급속 열처리 유니트(1)는 상부 및 하부 석영 벽(6,7)에 의해 상부 램프 챔버(9), 하부 램프 챔버(10) 및 처리 챔버(11)로 분할된 개략적으로 표현된 하우징(4)을 갖는다. 하우징(4)은 반도체(2)를 로딩 및 언로딩할 수 있기 위해, 처리 챔버(11)의 영역 내에 폐쇄가능한 개구부(도시 안됨)를 갖는다.
상부 램프 챔버(9)에서, 서로 평행하게 배치되고, 공지된 방식으로 웨이퍼(2)를 가열시키기 위해 제어될 수 있는 다수의 가열 램프(13)들이 존재한다.
대응하는 방식으로, 하부 램프 챔버(10)에서 서로 평행하게 배치되고 공지된 방식으로 반도체 웨이퍼(2)를 가열시키기 위해 다시 한번 제어될 수 있는 다수의 가열 램프(14)들이 존재한다.
램프 챔버(9,10)의 영역에서, 하우징은 램프(13,14)로부터 처리 챔버(1)까지의 복사를 반사시키기 위해 내부로 향하는 반사 표면들을 갖는다.
처리 챔버(11) 내에서, 제 1 홀딩 장치(16)가 덮개판(18)을 위해 제공된다. 덮개판(18)은 램프(13,14)로부터의 복사에 비투과성인 재질로 만들어지며, 웨이퍼(2)에 대응하는 외형을 갖는다. 그러나, 이러한 덮개판(18)은 웨이퍼(2)보다 큰 직경을 가지며 웨이퍼(2)와 석영 벽(6) 사이의 “가시 결합부(visual join)”를 덮는 직경을 갖는다.
덮개판(18)을 위한 홀딩 장치(16)는 석영 판(6)으로부터 연장하는 다수의 지지 부재(20)들로 이루어진다. 지지 부재(20)는 상부 석영 판(6)에 수직으로 연장하는 제 1 레그(22)를 각각 갖는다. 레그(22)의 하부 개방 단부에는 레그(22)에 수직이며 챔버의 중심까지 연장하는 제 2 레그(24)가 존재하며, 개방 단부에는 위로 연장하는 또 다른 제 3 레그(26)가 존재한다. 레그(26)의 개방 단부는 레그(26)의 상부에서 자유롭게 놓이는 덮개판(18)을 위한 지지부를 형성한다. 바람직하게, 세 개의 홀딩 부재(20)들은 고정된 3-점 지지부를 제공하도록 덮개판(18)을 위해 제공된다. 더욱이, 홀딩 부재(20)들은 덮개판(18)을 간단히 들어올릴 수 있고 하우징(4) 내의 예시되지 않은 개구부로부터 측부 외부로 덮개판을 끌어 당기도록 배치된다.
추가로, 처리 영역(11) 내에는 제 2 덮개판(28)을 위한 제 2 홀딩 장치(26)가 존재한다. 홀딩 장치(26)는 하부 석영 판(7)에 수직으로 연장하고 덮개판(28)이 자유롭게 놓이는 세 개의 지지 핀(30)들로 이루어진다. 덮개판(28)을 고정되게 홀딩하기 위하여, 이들은 예컨대 홀딩 부재(30)의 원뿔점이 안으로 연장하는 원뿔형 결각부와 같이 홀딩 부재(30)가 안으로 연장하는 작은 결각부들을 가질 수 있다. 이러한 유형의 상보형 결각부는 상부 덮개판(18)을 위해 제공될 수 있다.
하부 덮개판(28)의 상측부에서, 덮개판(28)에 수직으로 연장하고 웨이퍼(2)의 지지부를 형성하는, 바람직하게는 3개인 다수의 지지 핀(34)들이 존재한다. 상부 덮개판(18)과 하부 덮개판(28)는 램프(13,14)로부터의 복사에 비투과성인 재질로 각각 만들어져, 이들 사이에 위치한 웨이퍼(2)가 램프(13,14)의 복사에 의해 직접 가열되지 않고, 오히려 각각의 램프(13,14)에 의해 가열된 웨이퍼(2)와 덮개판(18,28) 사이의 복사성 및 대류성 에너지 커플링에 의해 간접적으로 가열된다. 그러나, 선택적으로, 램프(13,14)에 의해 직접 웨이퍼(2)를 가열시키기 위해 덮개판(18,28)들이 램프(13,14)의 복사에 투과성이 되도록 덮개판(18,28)을 설계하는 것도 가능한다.
하기에서는, 본 발명에 따라 급속 열처리 유니트(1)의 반도체 웨이퍼(2) 처리에 대해 도 1을 참조로 상세히 설명한다.
무엇보다, 산화될 실리콘 층과 바람직하게 텅스텐 층인 산화되지 않을 금속층을 갖는 반도체 웨이퍼(2)는 급속 열처리 유니트(1) 안에 로딩되고 지지 핀(34) 위에 놓인다. 다음에, 하우징(4)이 폐쇄되고, 먼저 존재할 수 있는 산소를 제거하기 위해 질소가 낮은 제 1 온도에서 처리 영역(11)으로 공급된다. 다음에 순수한 수소 가스가 처리 영역 안으로 유입되는데, 먼저 웨이퍼(2)의 온도는 일정하게 유지되고 그 다음에 예컨대 800℃의 높은 온도까지 상승한다.
예컨대, 800℃의 상승한 온도까지 도달한 후에, 수소/수증기 혼합물은 처리 영역 안으로 유입되는데, 예컨대 수분 함량이 부피의 20 퍼센트 이하이고 특히 부피의 14 퍼센트인 대기가 설정된다. 먼저 웨이퍼의 온도는 일정하게 유지되고, 그 다음에 예컨대 1050℃의 매우 높은 온도까지 상승한다. 이렇게 상승한 온도에서 수소/수분 혼합물과 웨이퍼 사이에 반응이 일어난다. 특히, 반도체 웨이퍼의 실리콘 층의 접촉가능한 표면이 산화된다. 금속 또는 텅스텐 층의 산화는 수소/수분 혼합의 특정 혼합 비율을 설정함으로써 제어될 수 있다. 금속의 산화를 방지하기 위해, 혼합 비율은 (수분 내의 산소에 의해 유발된) 혼합물의 산화 반응과 (수소에 의해 유발된) 해당 환원 반응이 평형하게 존재하거나 다소 비평형적으로 환원 반응지 존재하도록 설정되어야 한다. 한편, 프로세스 온도에서 휘발성이며, 그래서 수소에 의해 금속 텅스텐으로 환원되는 처리 영역 내에 분포할 수 있는 텅스텐 옥사이드의 형성물이 항상 존재한다. 휘발성 텅스텐 옥사이드가 처리 챔버 벽에 특히 석영 벽(6,7)에 증착되는 것을 방지하기 위해, 상부 및 하부 덮개판(18,28)이 제공되고, 이들은 휘발성 텅스텐 옥사이드의 자유로운 이동을 제한하며 텅스텐 옥사이드 또는 금속화 텅스텐의 흡착을 위한 표면을 제공한다. 웨이퍼(2)로부터 증발된 텅스텐 옥사이드는 덮개판(18,28)에 부착될 수 있고 석영 판(6,7)으로 향해 이동하는 것을 방지하고 램프(13,14)의 열 방출에 영향을 받는 방식으로 덮개판들을 오염시키는 것을 방지한다. 만약 텅스텐 옥사이드가 덮개판(18,28) 위에 증착된다면, 상기 언급한 것처럼 수소에 의해 텅스텐으로 산화되고 덮개판(18,28) 위에 남아 있는다. 이들은 램프(13,14)의 복사에 비투과성이기 때문에, 증착물은 급속 열처리 유니트(1)의 열 방출에 영향을 미치지 않는다.
수소/수분 혼합물의 처리 후에, 텅스텐 옥사이드를 금속 텅스텐으로 모두 되돌리기 위해 순수한 수소 가스에 의한 새로운 처리가 수행되며 처리 영역(1) 내의 온도는 낮아진다. 다음에, 질소가 다시 한번 처리 영역을 통과한다.
수소/수분 혼합물로 웨이퍼를 처리하기 전후로 수소를 함유하는 불습성 물질을 유입시킴으로써, 텅스텐 옥사이드의 형성과 웨이퍼로부터의 텅스텐 옥사이드 방출이 감소된다. 덮개판(18,28)을 이용하여, 금속 텅스텐 또는 텅스텐 옥사이드가 석영 판(6,7) 상에 증착되는 것을 방지할 수 있다.
웨이퍼가 급속 열처리 유니트(1)로부터 꺼내지고, 새로운 웨이퍼가 동일한 처리를 위해 설치될 수 있다. 특정 수의 웨이퍼 처리 후에, 자신의 홀딩 부재들 상에 각각 자유롭게 놓인 덮개판(18,28)은 덮개판 위에 증착된 텅스텐을 제거하기 위해 세척될 수 있도록 처리 영역으로부터 제거될 수 있다. 덮개판(18,28)은 동일한 조작 장치에 의해 웨이퍼(2)처럼 제거될 수 있는데, 이 경우 조작 장치는 조작 장치의 오염을 방지하기 위해 웨이퍼(2)로부터 떨어져 면하는 표면과 맞물린다. 선택적으로, 조작 장치는 덮개판(18)의 처리와 웨이퍼(2)의 처리 사이에 세척될 수 있다.
비록 덮개판(18,28)이 램프의 복사에 비투과성인 것으로 설명되었지만, 투과성 판을 사용하는 것도 가능한데, 이 경우 판은 덮개판(18,28) 위로 증착된 금속의 영향을 방지하기 위해 웨이퍼가 조작될 때마다 필요한 경우 처리 챔버로부터 자주 제거되어 세척되어야 한다. 예컨대, 하부 덮개판과 웨이퍼는 처리 챔버로부터 하나의 유니트로서 제거될 수 있다. 만약 상부 덮개판이 하부 덮개판에 의해 지지되는 경우, 상부 및 하부 덮개판은 이들 사이에 위치한 웨이퍼와 함께 하나의 유니트로서 제거될 수 있다. 또한, 조작 장치에는 덮개판과 웨이퍼가 동시에 쥐어질 수 있는 세 개의 지지 또는 그리핑 부재가 제공된다.
도 2는 본 발명의 급속 열처리 유니트(1)의 선택적인 실시예를 도시한다. 동일한 또는 유사한 부품에 대해서는 도 1의 참조번호와 동일한 참조번호를 사용하였다.
도 2에 따른 급속 열처리 유니트(1)는 석영 벽(6,7)에 의해 상부 및 하부 램프 챔버(9,10)와 이들 사이에 위치한 처리 챔버(11)로 내부적으로 분할된 하우징(4)을 갖는다. 처리 챔버(11)의 내부에는 덮개판(18)을 홀딩하기 위해 제공된 제 1 홀딩 장치(16)가 존재하는데, 홀딩 장치(16)는 도 1의 실시예와 동일한 구조를 갖는다. 또한, 제 2 하부 덮개판(28)을 홀딩하기 위해 제 2 홀딩 장치(26)가 제공된다. 홀딩 장치(26)는 도 1에 따른 홀딩 장치와 동일하다. 처리 챔버(11)가 로딩될 때, 도 2에 도시된 것처럼 반도체 웨이퍼(2)는 덮개판(18,28) 사이에 위치한다. 덮개판(18,28)은 웨이퍼(2)에 평행하게 연장하고 도 1의 실시예에 비해 웨이퍼(2)와 관련하여 작은 거리로 떨어져 위치한다. 이 경우, 석영 벽(6,7)에 대해 금속 또는 금속 옥사이드 증발이 양호하게 차단된다. 도 2에 도시된 실시예에서, 덮개판(18,28)은 비투과성 재질로 만들어진다. 그러나, 덮개판(18,28) 위와 아래에는, 비투과성인 광-전송판(40,41)이 램프(13,14)의 복사를 위해 제공되고, 이들은 처리 챔버 내에서 홀딩 장치(상세히 도시 안됨)에 의해 홀딩된다. 광-전송 판(40,41)은 덮개판(18,28)과 이들 사이에 위치한 웨이퍼(2)에 평행하게 홀딩된다. 광-전송판(40,41)은 램프(13,14)의 복사가 웨이퍼(2) 위로 직접 도달하는 것을 방지하기 위해 웨이퍼(2)와 동일한 외부 크기를 갖는다. 램프 복사에 의해 직접 가열되는 대신에, 광-전송 판(40,41)에 의해 웨이퍼(2)는 간접 가열된다. 덮개판(18,28)과 대조적으로, 광-전송 판(40,41)은 처리 챔버(11) 내에 고정된다.
도 2에 따른 급속 열처리 유니트(1) 내의 반도체 웨이퍼 처리는 도 1의 제 1 실시예에 따른 급속 열처리 유니트(1)의 처리와 동일한 방식으로 수행된다.
도 3은 급속 열처리 유니트(1)의 또 다른 실시예를 도시하는데, 도 3에서 동일하거나 유사한 부재에 대해서는 도 1에 사용된 참조번호와 동일한 참조번호를 사용하였다.
도 3에 따른 급속 열처리 유니트(1)는 도 1의 급속 열처리 유니트(1)와 동일한 구조를 갖지만, 반도체 웨이퍼(2)를 가열 또는 냉각시킬 때 에지 효과를 보상하기 위해 기판(2) 둘레에 보상 링(46)이 제공된다. 보상 링(46)은 하나의 섹션 또는 여러 세그먼트들로 이루어질 수 있으며, 세척을 위해 급속 열처리 유니트(1)의 처리 챔버(11)로부터 제거될 수도 있다. 보상 링(46)은 웨이퍼(2) 평면에서 홀딩 장치(상세히 도시 안됨)에 의해 홀딩되는데, 보상 링(46)은 웨이퍼(2)의 로딩 및 언로딩을 용이하게 하기 위해 웨이퍼(2) 평면 외부로 적어도 부분적으로 이동할 수 있다. 이는 예컨대 보상 링(46) 또는 보상 링의 임의의 세그먼트들을 회전시킴으로써 이루어질 수 있다.
도 3에 따른 급속 열처리 유니트(1)의 웨이퍼 처리는 도 1에 도시된 제 1 실시예와 동일한 방식으로 수행된다.
도 4는 반도체 웨이퍼(2)용 급속 열처리 유니트(1)의 또 다른 실시예를 도시한다. 도 4에서 동일하거나 등가의 부품에 대해서는 이전 실시예들에 사용된 참조번호와 동일한 참조번호를 사용하였다.
도 4의 실시예는 도 3의 실시예에 대응한다. 처리 챔버(11) 내에서, 처리 챔버(11) 내에 수용된 웨이퍼(2)에 평행한 해당 홀딩 장치에 의해 홀딩된 상부 및 하부 덮개판(18,28)이 제공된다.
도 4의 실시예에서, 상부 덮개판(18)은 램프 복사에 비투과성인 재질로 만들어지지만, 하부 덮개판(28)은 램프 복사에 거의 투과성인 예컨대 석영과 같은 재질로 만들어진다. 바닥에 위치한 램프(14)에 의해 웨이퍼(2)가 직접 가열되는 것을 방지하기 위해, 광-흡수판(50)이 광 흡수판(41)과 동일한 구조인 덮개판(28) 및 하부 석영 벽(7) 사이에 제공된다. 광-흡수판(50)은 해당 홀딩 핀(52)들에 의해 처리 챔버(11) 내에 홀딩된다.
도 4에 따른 급속 열처리 유니트(1)의 반도체 웨이퍼(2) 처리는 급속 열처리 유니트(1)의 처리와 동일한 방식으로 수행된다.
도 5는 본 발명의 또 다른 실시예를 도시하는데, 도 5에 도시된 급속 열처리 유니트(1)는 도 1에 따른 급속 열처리 유니트(1)와 동일한 구조를 갖는다. 단지 반도체 웨이퍼(2)가 하부 덮개판(28)으로부터 연장하는 홀딩 핀(34)의 상부 위에 놓이지 않는다는 것이 다르다. 대신, 홀딩 장치(16)의 레그(22)와 결합하는 반도체 웨이퍼(2)를 위해 개별 홀딩 장치(56)가 제공된다. 홀딩 장치(56)는 제 1 홀딩 장치(16)의 레그(22)에 수직으로 연장하는 제 1 레그(58), 상기 제 1 레그(58)에 수직하며 챔버의 중앙까지 연장하는 레그(61), 및 위로 연장하는 레그(62)를 가지며, 제 1 홀딩 장치(16)의 개방 단부는 웨이퍼(2)의 지지면을 형성한다. 웨이퍼(2)를 위한 홀딩 장치(56)가 갖는 장점은 하부 덮개판이 홀딩 장치의 상부에 홀딩 부재 없이 동일한 높이의 표면을 가지며, 그래서 조작 및 세척이 용이하다는 것이다.
도 6은 도 5의 Ⅴ-Ⅴ 라인을 따른 급속 열처리 유니트(1)의 단면도이다. 도 6에 도시된 바와 같이, 홀딩 장치(56)는 세 개의 홀딩 부재를 가지며, 도 6에서는 각각의 레그(60)가 동일하다. 그러나 홀딩 부재는 웨이퍼(2)가 화살표(A)로 도시된 것처럼 레그(62)로부터 들어올려진 후 처리 챔버(11)의 측부로부터 제거될 수 있는 방식으로 배치된다. 따라서 웨이퍼(2)를 위한 특정 홀딩 장치(56)가 웨이퍼(2)를 자유롭게 쥘 수 있으며, 웨이퍼를 용이하게 로딩 및 언로딩할 수 있다. 이러한 유형의 개별 홀딩 부재들을 배치하는 것은 측부로부터 상부 덮개판(18)을 제거할 수 있도록 홀딩 장치(16)의 홀딩 부재를 위해 제공된다.
도 6에 따른 급속 열처리 유니트(1)의 웨이퍼(2) 처리는 도 1의 제 1 실시예와 동일한 방식으로 수행된다.
비록 본 발명이 바람직한 실시예를 이용하여 설명되었지만, 이들 실시예로 본 발명이 제한되는 것은 아니다. 예컨대, 덮개판(18,28)과 웨이퍼(2)를 위한 홀딩 장치(16,26,56)는 각각의 상부 및 하부 석영 판(6,7)으로부터 연장할 뿐만 아니라 처리 챔버(11)의 측벽으로부터도 연장한다. 또한, 석영 벽(6,7)은 처리 챔버(11)의 전체 폭을 넘어 연장하지 않아야 한다. 오히려, 석영 벽은 처리 챔버(11)의 상부 및 하부 벽의 하나의 섹션으로 형성될 수 있다. 각각의 덮개판을 용이하게 세척하기 위하여, 기판에 면하는 표면은 각각 코팅될 수 있는데, 코팅은 세척에 용이한 재질로 이루어진다. 본 발명의 다른 바람직한 실시예들이 청구항에 개시되어 있다. 상이한 실시예와 예들의 특징은 바뀌거나 및/또는 서로 호환되는 경우 임의의 방식으로 서로 결합될 수 있다.

Claims (52)

  1. 산화될 적어도 하나의 실리콘 층 및 바람직하게 텅스텐 층인 산화되지 않을 금속층을 갖는 반도체 웨이퍼들을 열처리하기 위한 장치로서,
    적어도 하나의 복사 소스들;
    적어도 하나의 벽 부분이 상기 복사 소스들에 인접하여 위치하고, 상기 벽 부분이 상기 복사 소스의 복사에 투과성인, 기판을 수용하는 처리 챔버; 및
    상기 복사 소스들에 인접하여 위치한 상기 처리 챔버의 벽 부분과 상기 기판 사이에 위치하며, 상기 기판으로부터 방출 또는 증발된 텅스텐, 텅스텐 옥사이드 또는 텅스텐 하이드록사이드와 같은 금속, 금속 옥사이드 또는 금속 하이드록사이드를 포함하는 물질이 상기 처리 챔버의 투과성 벽 부분에 도달하는 것을 방지하기 위해 상기 기판과 관련하여 상기 처리 챔버의 투과성 벽 부분을 완전히 덮는 크기를 갖는 적어도 하나의 덮개판
    을 포함하는 열처리 장치.
  2. 제 1 항에 있어서, 상기 덮개판은 상기 복사 소스의 복사에 비투과성인 것을 특징으로 하는 열처리 장치.
  3. 제 1 항 또는 제 2 항에 있어서, 상기 덮개판은 상기 처리 챔버의 대응하는 홀딩 부재들 상에 자유롭게 놓인 것을 특징으로 하는 열처리 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서, 자동으로 상기 덮개판을 상기 처리 챔버로부터 제거하고 상기 처리 챔버 안으로 설치하기 위한 조작 장치를 갖는 것을 특징으로 하는 열처리 장치.
  5. 제 4 항에 있어서, 상기 조작 장치는 상기 기판으로부터 떨어져 면하는 표면 상에서만 상기 덮개판과 접촉하는 것을 특징으로 하는 열처리 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서, 상기 덮개판용 조작 장치는 기판들의 로딩 및 언로딩을 위해 제공되는 것을 특징으로 하는 열처리 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 상기 기판의 위와 아래에 각각 적어도 하나의 덮개판을 갖는 것을 특징으로 하는 열처리 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서, 상이한 덮개판들이 상기 기판의 위와 아래에 제공되는 것을 특징으로 하는 열처리 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서, 상기 기판에 면하는 상기 덮개판의 표면은 코팅된 것을 특징으로 하는 열처리 장치.
  10. 제 9 항에 있어서, 상기 코팅은 세척이 용이한 재질로 이루어지는 것을 특징으로 하는 열처리 장치.
  11. 제 1 항 내지 제 10 항 중 어느 한 항에 있어서, 상기 처리 챔버의 투과성 벽 부분과 상기 덮개판 사이의 광-흡수판을 갖는 것을 특징으로 하는 열처리 장치.
  12. 제 1 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 덮개판은 유리, 특히 석영 유리로 이루어진 것을 특징으로 하는 열처리 장치.
  13. 제 1 항 내지 제 12 항 중 어느 한 항에 있어서, 적어도 하나의 장치가 수소를 함유한 불습성 처리 가스를 상기 처리 챔버 안으로 유입시키기 위해 제공된 것을 특징으로 하는 열처리 장치.
  14. 제 13 항에 있어서, 수소/수분(water) 혼합물의 유입 전 및/또는 유입 후에 상기 수소를 함유한 불습성 처리 가스를 유입시키기 위한 제어 유니트를 갖는 것을 특징으로 하는 열처리 장치.
  15. 바람직하게 실리콘 층인 산화될 적어도 하나의 반도체 층, 및 예컨대 텅스텐 층인 산화되지 않을 금속층을 가지며, 적어도 하나의 복사 소스 및 상기 복사 소스에 인접하여 위치하고 상기 복사 소스의 복사에 투과성인 벽 부분을 갖는 처리 챔버 내에 위치하는 반도체 웨이퍼들을 열처리하기 위한 방법으로서,
    적어도 하나의 처리 가스를 상기 처리 챔버 안으로 유입시키는 단계; 및
    상기 기판으로부터 방출 또는 증발된 물질은 금속, 금속 하이드록사이드 또는 금속 옥사이드를 포함하고, 상기 물질은 상기 처리 챔버의 투과성 벽 부분에 도달하지 않도록 상기 웨이퍼와 상기 처리 챔버의 투과성 벽 부분 사이의 적어도 하나의 덮개판에 증착 또는 흡수되는, 상기 웨이퍼를 가열시키는 단계
    를 포함하는 열처리 방법.
  16. 제 15 항에 있어서, 상기 덮개판은 상기 처리 챔버로부터 제거되어 기판 처리들 간에 세척되는 것을 특징으로 하는 열처리 방법.
  17. 제 15 항 또는 제 16 항에 있어서, 상기 열처리 동안, 수소를 함유하는 적어도 하나의 불습성 처리 가스가 상기 처리 챔버 안으로 유입되는 것을 특징으로 하는 열처리 방법.
  18. 제 17 항에 있어서, 상기 수소를 함유하는 불습성 처리 가스는 수소와 수분의 혼합물 유입 전 및/또는 유입 후에 상기 처리 챔버 안으로 유입되는 것을 특징으로 하는 열처리 방법.
  19. 제 18항에 있어서, 상기 수소/수분 혼합물의 수분 함량은 상기 수분에 함유된 산소에 의한 상기 금속의 산화 및 상기 산화에 의해 발생한 금속 옥사이드의 환원은 상기 수소에 의해 평형이 되게 유지되는 것을 특징으로 하는 열처리 방법.
  20. 제 19 항에 있어서, 상기 혼합물의 수분의 비율은 20% 미만이며 특히 대략 14%인 것을 특징으로 하는 열처리 방법.
  21. 적어도 하나의 열처리 사이클에 의해 처리 챔버 내에서 적어도 하나의 구조물(S)을 갖는 반도체 기판들을 열처리하기 위한 방법으로서,
    상기 구조물(S)은 적어도 두 개의 상이한 물질들(A,B)을 가지며 처리 가스의 제 1 성분(X)을 갖는 적어도 하나의 제 1 물질(A)은 제 1 평형 반응(A + X <=> a + a')에 의해 제 1 물질(a)을 형성할 수 있고 상기 처리 가스의 제 2 성분(Y)을 갖는 제 2 물질(B)은 제 2 평형 반응(B + Y <=> b + b')에 의해 제 2 물질(b)을 형성할 수 있으며,
    상기 열처리시 적어도 소정의 시간 간격 동안 상기 처리 가스의 성분(X,Y) 중 적어도 하나의 농도와 적어도 하나의 추가 프로세스 파라미터는 상기 제 1 평형 반응이 상기 제 1 물질(A)쪽으로 이동하고 상기 제 2 평형 반응이 상기 제 2 물질(b)쪽으로 이동하도록 선택되며,
    상기 처리 가스의 적어도 하나의 성분(X,Y) 중 적어도 하나의 농도 및/또는 부분 압력은 상기 추가의 프로세스 파라미터의 함수에 따라 일정하게 변하는 열처리 방법.
  22. 제 21 항에 있어서, 적어도 하나의 가스 흐름 계량기는 상기 추가 프로세스 파라미터에 의존하여 조절 또는 제어되는 것을 특징으로 하는 열처리 방법.
  23. 제 21 항 또는 제 22 항에 있어서, 상기 처리 챔버 내의 전체 압력 또는 부분 압력은 펌프 장치에 의해 설정되는 것을 특징으로 하는 열처리 방법.
  24. 제 21 항 내지 제 23 항 중 어느 한 항에 있어서, 한정된 성분을 갖는 제 2 처리 가스는 제 1 처리 가스가 채워진 공간(volume) 안으로 유입되는 것을 특징으로 하는 열처리 방법.
  25. 제 24 항에 있어서, 상기 공간은 변할 수 있는 것을 특징으로 하는 열처리 방법.
  26. 제 21 항 내지 제 25 항 중 어느 한 항에 있어서, 상기 시간 간격은 하나의 열처리 사이클 내에 있는 것을 특징으로 하는 열처리 방법.
  27. 제 21 항 내지 제 26 항 중 어느 한 항에 있어서, 상기 시간 간격은 여러 열처리 사이클들에 걸쳐 연장되는 것을 특징으로 하는 열처리 방법.
  28. 제 21 항 내지 제 27 항 중 어느 한 항에 있어서, 상기 제 1 평형 반응은 하나의 열처리 사이클 내에서 일어나고 상기 제 2 평형 반응은 또 다른 열처리 사이클 내에서 일어나는 것을 특징으로 하는 열처리 방법.
  29. 제 21 항 내지 제 28 항 중 어느 한 항에 있어서, 상기 추가의 프로세스 파라미터는 상기 프로세스 온도 및/또는 상기 구조물(S)의 물질(A,B) 및/또는 물질(a,b)인 것을 특징으로 하는 열처리 방법.
  30. 제 21 항 내지 제 29 항 중 어느 한 항에 있어서, 상기 추가의 프로세스 파라미터는 상기 처리 가스의 성분의 추가 가스 농도, 상기 처리 가스의 압력, 처리 가스의 성분의 부분 압력, 미리 결정된 세기의 자기장, UV의 일부, 또는 상기 반도체에 작용하는 상기 언급한 파라미터들의 조합을 포함하는 것을 특징으로 하는 열처리 방법.
  31. 제 21 항 내지 제 30 항 중 어느 한 항에 있어서, 상기 구조물은 적어도 하나의 물질(A,B)을 갖는 수평층들인 것을 특징으로 하는 열처리 방법.
  32. 제 21 항 내지 제 31 항 중 어느 한 항에 있어서, 상기 구조물은 적어도 하나의 물질(A,B)을 가는 수직층들인 것을 특징으로 하는 열처리 방법.
  33. 제 21 항 내지 제 32 항 중 어느 한 항에 있어서, 상기 물질들(A,B)은 상기 A 및 B와 다른 적어도 하나의 물질(C)에 의해 분리되는 것을 특징으로 하는 열처리 방법.
  34. 제 21 항 내지 제 33 항 중 어느 한 항에 있어서, 상기 제 2 물질(b)는 상기 물질(B) 위에 형성되는 것을 특징으로 하는 열처리 방법.
  35. 제 21 항 내지 제 34 항 중 어느 한 항에 있어서, 상기 반도체 기판은 실리콘 웨이퍼, 결정질 또는 비정질로 성장되거나 증착된 반도체 층, Ⅳ-Ⅳ 반도체,Ⅱ-Ⅵ 반도체, Ⅲ-Ⅴ 반도체의 기판 또는 층을 포함하는 것을 특징으로 하는 열처리 방법.
  36. 제 21 항 내지 제 35 항 중 어느 한 항에 있어서, 상기 제 1 물질(A)은 금속을 포함하고 상기 제 2 물질은 반도체(B)를 포함하는 것을 특징으로 하는 열처리 방법.
  37. 제 36 항에 있어서, 상기 제 1 물질(A)의 금속은 상기 제 1 물질(a)를 포함하거나 형성하고 상기 제 1 평형 반응에 의해 형성될 수 있는 금속 옥사이드 또는 금속 나이트라이드 층에 의해 덮이는 것을 특징으로 하는 열처리 방법.
  38. 제 36 항 또는 제 37 항에 있어서, 상기 제 2 물질(B)의 반도체는 상기 제 2 물질(b)을 포함하거나 형성하고 상기 제 2 평형 반응에 의해 형성될 수 있는 옥사이드, 나이트라이드 또는 옥시-나이트라이드 층에 의해 적어도 부분적으로 덮이는 것을 특징으로 하는 열처리 방법.
  39. 제 21 항 내지 제 38 항 중 어느 한 항에 있어서, 상기 제 1 성분(X)과 상기 제 2 성분(Y)은 동일하거나 상기 제 1 성분(X)과 상기 제 2 성분(Y)은 적어도 하나의 동일한 물질을 포함하는 것을 특징으로 하는 열처리 방법.
  40. 제 21 항 내지 제 39 항 중 어느 한 항에 있어서, 상기 선택적인 반응 물질(a',b')은 동일하거나, 적어도 하나의 동일한 물질을 포함하는 것을 특징으로 하는 열처리 방법.
  41. 제 21 항 내지 제 40 항 중 어느 한 항에 있어서, 상기 제 1 성분(X)과 상기 제 2 성분(Y)은 수분을 포함하는 것을 특징으로 하는 열처리 방법.
  42. 제 21 항 내지 제 41 항 중 어느 한 항에 있어서, 상기 반응 물질(a',b')은 수소를 포함하는 것을 특징으로 하는 열처리 방법.
  43. 제 21 항 내지 제 42 항 중 어느 한 항에 있어서, 상기 제 1 및/또는 제 2 성분(X,Y)은 수분과 수소의 혼합물을 포함하는 것을 특징으로 하는 열처리 방법.
  44. 제 21 항 내지 제 43 항 중 어느 한 항에 있어서, 상기 제 1 및/또는 제 2 성분(X,Y)은 수분과 산소의 혼합물을 포함하는 것을 특징으로 하는 열처리 방법.
  45. 제 21 항 내지 제 44 항 중 어느 한 항에 있어서, 상기 제 1 및/또는 제 2 성분(X,Y)은 수분과 수소의 제 1 혼합물 또는 수분과 산소의 제 2 혼합물을 포함하고 상기 열처리 동안 상기 제 1 및/또는 제 2 성분(X,Y)은 상기 제 1 혼합물에서 상기 제 2 혼합물로 전환되거나, 그 반대로 전환되는 것을 특징으로 하는 열처리 방법.
  46. 제 21 항 내지 제 45 항 중 어느 한 항에 있어서, 적어도 상기 물질(A) 및/또는 상기 제 2 물질(b)은 상기 열처리 동안 보호층-형성 반응성 처리 가스 성분에 의해 형성 및/또는 유지되고 적어도 잠시동안 상기 처리 가스들의 농도 및 상기 반도체 기판의 온도의 적어도 하나의 추가 파라미터와 관련한 파라미터 영역들에서 상기 평형 반응이 상기 제 1 물질(a) 및/또는 상기 제 2 물질(B)쪽으로 이동하는 상기 반도체 기판을 처리할 수 있는 보호층을 포함하는 것을 특징으로 하는 열처리 방법.
  47. 제 21 항 내지 제 46 항 중 어느 한 항에 있어서, 상기 처리 가스는 상기 열처리의 적어도 일부분 동안 암모니아를 포함하는 것을 특징으로 하는 열처리 방법.
  48. 제 46 항에 있어서, 상기 보호층-형성 반응성 처리 가스 성분은 암모니아를 포함하는 것을 특징으로 하는 열처리 방법.
  49. 제 21 항 내지 제 48 항 중 어느 한 항에 있어서, 상기 물질(A,B) 또는 상기 물질(a,b) 중 적어도 하나는 텅스텐, 몰리브덴, 플래티늄, 이리듐, 구리 및/또는 텅스텐 옥사이드 및/또는 텅스텐 나이트라이드와 같은 옥사이드들 또는 나이트라이드들을 포함하는 것을 특징으로 하는 열처리 방법.
  50. 제 21 항 내지 제 49 항 중 어느 한 항에 있어서, 상기 열처리는 급속 열처리 유니트의 처리 챔버에서 수행되는 것을 특징으로 하는 열처리 방법.
  51. 제 21 항 내지 제 50 항 중 어느 한 항에 있어서, 상기 처리 챔버는 상기 처리 챔버 벽의 적어도 일부를 덮기 위해 상기 반도체 기판과 적어도 하나의 처리 챔버 사이에 적어도 하나의 덮개 장치를 포함하는 것을 특징으로 하는 열처리 방법.
  52. 제 50 항에 있어서, 상기 급속 열처리 유니트는 930℃ 내지 950℃ 사이의 온도 범위에서 온도-측정되며, 상기 온도 측정은 암모니아에서 텅스텐 나이트라이드를 성장시킨 층을 사용하는 것을 특징으로 하는 열처리 방법.
KR1020057002421A 2002-08-12 2003-07-25 반도체 웨이퍼의 열처리 장치 및 열처리 방법 KR100769382B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10236896.1 2002-08-12
DE10236896A DE10236896B4 (de) 2002-08-12 2002-08-12 Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern

Publications (2)

Publication Number Publication Date
KR20050026708A true KR20050026708A (ko) 2005-03-15
KR100769382B1 KR100769382B1 (ko) 2007-10-22

Family

ID=31968963

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020057002421A KR100769382B1 (ko) 2002-08-12 2003-07-25 반도체 웨이퍼의 열처리 장치 및 열처리 방법

Country Status (5)

Country Link
US (1) US7151060B2 (ko)
KR (1) KR100769382B1 (ko)
DE (1) DE10236896B4 (ko)
TW (1) TWI319601B (ko)
WO (1) WO2004023529A2 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748176B1 (ko) * 2005-11-02 2007-08-10 아프로시스템 주식회사 열처리 장치
KR20100135776A (ko) * 2008-03-03 2010-12-27 맷슨 테크놀로지, 인크. 디스크 형상의 기판의 열처리 장치
KR101374752B1 (ko) * 2012-12-21 2014-03-17 주식회사 나래나노텍 기판 온도 측정 및 제어 시스템을 구비한 기판 열처리 챔버, 장치 및 방법
KR101404069B1 (ko) * 2012-12-20 2014-06-11 주식회사 나래나노텍 유지보수가 용이한 기판 열처리 챔버 및 방법, 및 이를 구비한 기판 열처리 장치

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080064185A (ko) * 2005-10-28 2008-07-08 닛산 지도우샤 가부시키가이샤 반도체 제조 장치 및 반도체 장치
US8093157B2 (en) * 2007-07-03 2012-01-10 Mattson Technology, Inc. Advanced processing technique and system for preserving tungsten in a device structure
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US9640412B2 (en) * 2009-11-20 2017-05-02 Applied Materials, Inc. Apparatus and method for enhancing the cool down of radiatively heated substrates
US9312260B2 (en) * 2010-05-26 2016-04-12 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuits and manufacturing methods thereof

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) * 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPH0831761A (ja) * 1994-05-13 1996-02-02 Toshiba Corp 半導体基板の熱処理炉
DE4437361C2 (de) * 1994-10-19 1997-05-15 Ast Elektronik Gmbh Verfahren und Vorrichtung für die optische Schnellheizbehandlung empfindlicher elektronischer Bauelemente, insbesondere Halbleiterbauelemente
US5861609A (en) * 1995-10-02 1999-01-19 Kaltenbrunner; Guenter Method and apparatus for rapid thermal processing
US5837555A (en) * 1996-04-12 1998-11-17 Ast Electronik Apparatus and method for rapid thermal processing
JPH09306860A (ja) * 1996-05-13 1997-11-28 Kokusai Electric Co Ltd 熱処理炉
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP4283904B2 (ja) * 1997-07-11 2009-06-24 株式会社東芝 半導体装置の製造方法
US6291868B1 (en) * 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
US6245605B1 (en) * 1998-09-29 2001-06-12 Texas Instruments Incorporated Method to protect metal from oxidation during poly-metal gate formation in semiconductor device manufacturing
US6534401B2 (en) * 2000-04-27 2003-03-18 Applied Materials, Inc. Method for selectively oxidizing a silicon/metal composite film stack
DE10060628A1 (de) * 2000-12-06 2002-01-31 Infineon Technologies Ag RTP-Reaktor sowie dazugehöriges Betriebsverfahren
DE10120523A1 (de) * 2001-04-26 2002-10-31 Infineon Technologies Ag Verfahren zur Minimierung der Wolframoxidausdampfung bei der selektiven Seitenwandoxidation von Wolfram-Silizium-Gates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748176B1 (ko) * 2005-11-02 2007-08-10 아프로시스템 주식회사 열처리 장치
KR20100135776A (ko) * 2008-03-03 2010-12-27 맷슨 테크놀로지, 인크. 디스크 형상의 기판의 열처리 장치
KR101404069B1 (ko) * 2012-12-20 2014-06-11 주식회사 나래나노텍 유지보수가 용이한 기판 열처리 챔버 및 방법, 및 이를 구비한 기판 열처리 장치
KR101374752B1 (ko) * 2012-12-21 2014-03-17 주식회사 나래나노텍 기판 온도 측정 및 제어 시스템을 구비한 기판 열처리 챔버, 장치 및 방법

Also Published As

Publication number Publication date
TWI319601B (en) 2010-01-11
KR100769382B1 (ko) 2007-10-22
WO2004023529A3 (de) 2004-05-13
DE10236896A1 (de) 2004-04-01
DE10236896B4 (de) 2010-08-12
TW200414365A (en) 2004-08-01
US7151060B2 (en) 2006-12-19
US20060105584A1 (en) 2006-05-18
WO2004023529A2 (de) 2004-03-18

Similar Documents

Publication Publication Date Title
US10615034B2 (en) Pre-clean of silicon germanium for pre-metal contact at source and drain and pre-high K at channel
US7105055B2 (en) In situ growth of oxide and silicon layers
JP4427254B2 (ja) 誘電体皮膜を堆積するための方法
US6559039B2 (en) Doped silicon deposition process in resistively heated single wafer chamber
US20030124818A1 (en) Method and apparatus for forming silicon containing films
KR100777321B1 (ko) 동일 챔버에서의 산화물층 및 실리콘층의 성장
EP1160838A2 (en) Heat treatment system and method
US7514120B2 (en) Precoat film forming method
KR20030063341A (ko) 유전막을 형성하는 방법
WO2004009861A2 (en) Method to form ultra high quality silicon-containing compound layers
JP2010509779A (ja) 太陽電池吸収体を形成するための前駆体膜のオープンリール式反応
KR100769382B1 (ko) 반도체 웨이퍼의 열처리 장치 및 열처리 방법
JP2007528940A (ja) 薄膜及び薄膜デバイスを製造するための装置及び方法
KR101131640B1 (ko) 폴리실라잔막의 처리 방법
WO2019032457A1 (en) METHODS AND APPARATUSES FOR DEPOSITING LOW DIELECTRIC CONSTANT FILMS
US5314847A (en) Semiconductor substrate surface processing method using combustion flame
KR20220003638A (ko) 실리콘 질화물 캡슐화 층들을 형성하는 방법들
JP5069967B2 (ja) 熱処理用部材の製造方法
JPH03204930A (ja) 絶縁膜の選択的除去方法
US6806144B2 (en) Method and apparatus for improved gate oxide uniformity with reducing system contaminants
US20030235652A1 (en) Precoat film forming method
Kamins et al. Deposition
JPH02237111A (ja) 半導体ウェーハ熱処理用治具
JP2005333013A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141007

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20161011

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20181010

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20191002

Year of fee payment: 13