KR20050024186A - 반도체 집적 회로 - Google Patents
반도체 집적 회로 Download PDFInfo
- Publication number
- KR20050024186A KR20050024186A KR1020040068574A KR20040068574A KR20050024186A KR 20050024186 A KR20050024186 A KR 20050024186A KR 1020040068574 A KR1020040068574 A KR 1020040068574A KR 20040068574 A KR20040068574 A KR 20040068574A KR 20050024186 A KR20050024186 A KR 20050024186A
- Authority
- KR
- South Korea
- Prior art keywords
- temperature
- circuit
- circuit elements
- power transistor
- temperature dependent
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 81
- 230000001419 dependent effect Effects 0.000 claims abstract description 65
- 239000000758 substrate Substances 0.000 claims abstract description 34
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical group [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 38
- 229910052737 gold Inorganic materials 0.000 claims description 38
- 239000010931 gold Substances 0.000 claims description 38
- 238000010438 heat treatment Methods 0.000 claims description 25
- 238000013021 overheating Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 13
- 230000006641 stabilisation Effects 0.000 claims 2
- 238000011105 stabilization Methods 0.000 claims 2
- 239000010410 layer Substances 0.000 description 46
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 13
- 239000010703 silicon Substances 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
반도체 집적 회로는 반도체 기판, 반도체 기판상에 다층 구조로 형성되고 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자, 반도체 기판상의 소정 위치에 다층 구조로 형성되고 발열 회로 소자의 온도에 따라 소정 동작을 수행하며 온도 관련 특성에 있어 서로 일정한 관계를 각각 가지는 복수의 온도 의존 회로 소자, 및 반도체 기판의 열전도율보다 높은 열전도율을 가지고 발열 회로 소자에 의해 생성된 열을 복수의 온도 의존 회로 소자로 전도하도록 적어도 발열 회로 소자의 열생성부와 복수의 온도 의존 회로 소자를 연속적으로 덮는 열전도층을 구비한다. 이러한 구조로, 반도체 집적 회로는 온도 변화에 관계없이 본래의 동작 정밀도를 유지할 수 있다.
Description
본 출원은 2003년 9월 2일에 제출된 일본 특허출원 제 2003-309718 호에 기초한 것으로, 그 내용은 본 명세서에 참조되어 있다.
본 발명은, 비교적 강한 열을 생성하여 소정 동작을 수행하는 발열 회로 소자 및 온도에 따라 소정 동작을 수행하면서 그 특성에 있어서는 상호간에 일정한 관계를 나타내는 복수의 온도 의존 회로 소자를 구비하는 반도체 집적 회로에 관한 것이다.
예를 들면, 음향 기기에 있어서 전원 회로의 출력 전압이 불안정하게 되면 출력 음성의 재생 정밀도가 저하되기 때문에, 전원 회로로는 스위칭 레귤레이터나 DC/DC 컨트롤러 등이 사용되고 있다. 이와 같은 전원 회로는, 대출력을 생성하기 위한 파워 트랜지스터 및 이 파워 트랜지스터를 제어하기 위한 복수의 트랜지스터를 포함하는 제어 회로를 구비하고 있다. 파워 트랜지스터와 제어 회로가 함께 내장된 단일 칩에 설치되는 반도체 집적 회로가 널리 사용되고 있다.
도 5 는 종래의 반도체 집적 회로에 의한 전원 회로의 레이아웃을 나타낸다. 도 5 에 나타낸 바와 같이, 종래의 반도체 집적 회로는, 실리콘 웨이퍼(1) 위에, 파워 트랜지스터(2), 이 파워 트랜지스터(2)를 과열으로부터 보호하기 위한 과열 보호 회로의 일부를 구성하는 한 쌍의 트랜지스터(3, 4) 및 파워 트랜지스터(2)를 제어하기 위한 제어 회로의 일부를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하고 있다.
과열 보호 회로는 파워 트랜지스터(2)에 의해 생성된 온도를 검출하기 위한 비교 회로를 포함하도록 구성되어 있다. 이 비교 회로는 기준 전압을 온도에 따라 변하는 입력 전압과 비교한다. 제어 회로에 사용되는 트랜지스터(5, 6)는 파워 트랜지스터(2)의 출력 전압을 안정화하도록 제어 동작을 수행하는 커런트 미러 회로를 구성한다.
여기서, 상기와 같은 구성의 반도체 집적 회로에 있어, 파워 트랜지스터(2)는, 열전도에 의해 그 방출열이 트랜지스터(3, 4, 5, 6)로 전도되는 경우, 그 동작 정밀도가 저하되는데, 이는 파워 트랜지스터(2)가 다른 회로 소자에 비해 비교적 높은 열을 생성하기 때문이다.
비교 회로를 구성하는 한 쌍의 트랜지스터(3, 4) 각각은 서로 동일한 특성을 가지고 있다. 파워 트랜지스터(2)의 열원으로부터 트랜지스터(3)와 트랜지스터(4)까지의 거리가 서로 다르면, 트랜지스터(3)의 온도와 트랜지스터(4)의 온도가 서로 달라지게 된다. 그 결과, 트랜지스터(3, 4)의 특성이 서로 달라지게 되어 상술한 결과를 초래한다.
그러므로, 이는 특성이 서로 다른 트랜지스터(3, 4)를 사용하는 경우와 똑같은 상황을 만든다. 결과적으로, 비교 회로의 비교 정밀도가 저하되고 파워 트랜지스터(2)를 과열으로부터 보호하는 과열 보호 회로로서의 본래의 기능이 저해되며, 반도체 집적 회로는 과열에 의하여 파괴될 수도 있다.
또, 커런트 미러 회로를 구성하는 한 쌍의 트랜지스터(5, 6)는 서로 동일한 특성을 갖고 있다. 파워 트랜지스터(2)의 열원으로부터 트랜지스터(5)와 트랜지스터(6)까지의 거리가 서로 다르면, 트랜지스터(5)의 온도와 트랜지스터(6)의 온도가 서로 달라지게 된다. 그 결과, 트랜지스터(5, 6)의 특성이 서로 달라진다.
그러므로, 이는 특성이 서로 다른 트랜지스터(5, 6)를 사용하는 경우와 똑같은 상황을 만든다. 결과적으로, 커런트 미러 회로의 본래의 기능이 저해되어 파워 트랜지스터(2)를 제어하는 제어 회로의 정밀도가 저하된다. 그 결과, 파워 트랜지스터(2)의 출력 전압이 불안정하게 되어, 예를 들면, 음향 기기의 음성 재생 정밀도의 저하가 초래된다.
상술한 바와 같은 다량의 열을 생성하는 파워 트랜지스터를 내장한 반도체 집적 회로에 있어서는, 그 내부에서 높은 정밀도를 요하는 비교 회로가 열로 인해 동작에 영향을 받게 된다. 이 이유 중 하나는 반도체 집적 회로의 레이아웃에 있어서 파워 트랜지스터의 거리 또는 반도체 집적 회로에 사용되는 재료의 열전도율이다. 그러므로, 반도체 집적 회로에서는, 열로 인해 비교 회로 등의 균일한 동작에 변화가 생기는 경우, 임계 전압의 편이에 의해 오프셋 전압이 발생한다. 이러한 이유로, 반도체 집적 회로는 그 레이아웃에 대해 상당한 주의를 하여 설계해야 한다.
상술한 문제점을 해결하기 위해, 일본 특허 제 3400098 호에 기재된 종래 기술에 따르면, 2 이상의 온도 의존 소자의 온도가 변하는 경우에도 2 이상의 온도 의존 소자가 일정한 특성 관계를 유지하도록, 각 온도 의존 소자의 열원 소자에 대한 상대적인 거리 및/또는 방향을 정하여 각 온도 의존 소자를 설치한다. 그 결과, 2 이상의 온도 의존 소자는 열원 소자에 의해 생성된 열에 관계없이 서로 일정한 특성 관계를 유지한다.
그러나, 환경적인 요인의 변화로 인해 2 이상의 온도 의존 소자 사이의 일정한 특성 관계가 반드시 유지되는 것은 아니므로, 본래의 동작 정밀도가 저하될 가능성이 있다. 또, 문제점을 해결하는 시도를 함으로 인해, 반대로 회로 소자의 레이아웃 설계에 제약이 가해지게 된다.
일반적으로, 본 발명의 목적은 상술한 문제점들을 해결하는 반도체 집적 회로를 제공하는 것이다. 더욱 상세하게는, 본 발명의 목적은 발열 회로 소자와 온도 의존 회로 소자가 혼재되어 있는 회로에서 온도 의존 회로 소자의 특성이 온도에 따라 변하는 경우에도, 그 속에 설치된 회로 소자들의 레이아웃을 제한하지 않으면서 본래의 동작 정밀도를 유지할 수 있는 반도체 집적 회로를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명의 일 측면에 따르면, 반도체 집적 회로는, 반도체 기판; 상기 반도체 기판상에 다층 구조로 형성되고, 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자; 상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 상기 발열 회로 소자의 온도에 따라 소정 동작을 수행하며, 온도 관련 특성에 있어 서로 일정한 관계를 각각 갖는 복수의 온도 의존 회로 소자; 및 상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 발열 회로 소자에 의해 생성된 열을 상기 복수의 온도 의존 회로 소자로 전도하도록 적어도 상기 발열 회로 소자의 발열부 및 상기 복수의 온도 의존 회로 소자를 연속적으로 덮는 열전도층을 구비한다.
이 구성에 의하면, 발열 회로 소자와 온도 의존 회로 소자가 반도체 기판의 열전도율보다 높은 열전도율을 갖는 물질층으로 덮여 있기 때문에, 발열 회로 소자로부터 발생한 열이 효과적이면서 빠르게 온도 의존 회로 소자로 전도된다. 이로 인해, 예를 들어 온도 의존 회로 소자가 발열 회로 소자를 과열으로부터 보호하기 위한 것이었다면, 온도 의존 회로 소자는 발열 회로 소자의 과열 온도를 빠르고 정확하게 검출하여 발열 회로 소자를 과열으로부터 보호할 수 있고, 이로써 반도체 집적 회로의 과열 보호에 대한 신뢰성 향상을 도모할 수 있다.
본 발명의 다른 측면에 따르면, 반도체 집적 회로는, 반도체 기판; 상기 반도체 기판상에 다층 구조로 형성되고, 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자; 상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 소정 동작을 수행하면서 온도 관련 특성에 있어 서로 일정한 관계를 유지하는 복수의 온도 의존 회로 소자; 및 상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 복수의 온도 의존 회로 소자 각각의 열을 각각의 상기 복수의 온도 의존 회로 소자로 고르게 전도 및 분배하도록 상기 복수의 온도 의존 회로 소자를 연속적으로 덮는 열전도층을 구비한다.
이 구성에 의하면, 온도 의존 회로 소자들이 반도체 기판의 열전도율보다 높은 열전도율을 갖는 물질층으로 덮여 있기 때문에, 열이 온도 의존 회로 소자들 사이에 고르게 전도 및 분배된다. 따라서, 각 온도 의존 회로 소자의 특성이 일정한 관계를 유지하게 된다. 이로써, 이같은 구성이 없었다면 열로 인해 유발되었을 동작 편차를 감소시킬 수 있다. 결과적으로, 온도 변화에 관계없이 본래의 동작 정밀도를 유지하는 것이 가능하다.
본 발명의 또 다른 측면에 따르면, 반도체 집적 회로는, 반도체 기판; 상기 반도체 기판상에 다층 구조로 형성되고, 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자; 상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 상기 발열 회로 소자의 온도에 따라 소정 동작을 수행하며, 온도 관련 특성에 있어 서로 일정한 관계를 각각 갖는 복수의 제 1 온도 의존 회로 소자; 상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 소정 동작을 수행하면서 온도 관련 특성에 있어 서로 일정한 관계를 유지하는 복수의 제 2 온도 의존 회로 소자; 상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 발열 회로 소자에 의해 생성된 열을 상기 복수의 제 1 온도 의존 회로 소자로 전도하도록 적어도 상기 발열 회로 소자의 발열부 및 상기 복수의 제 1 온도 의존 회로 소자를 연속적으로 덮는 제 1 열전도층; 및 상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 복수의 제 2 온도 의존 회로 소자 각각의 열을 각각의 상기 복수의 제 2 온도 의존 회로 소자로 고르게 전도 및 분배하도록 상기 복수의 제 2 온도 의존 회로 소자를 연속적으로 덮는 제 2 열전도층을 구비한다.
이 구성에 의하면, 발열 회로 소자로부터 발생한 열이 제 1 온도 의존 회로 소자에 효과적이면서 빠르게 전도된다. 이로 인해, 예를 들어 제 1 온도 의존 회로 소자가 발열 회로 소자를 과열으로부터 보호하기 위한 것이었다면, 제 1 온도 의존 회로 소자는 발열 회로 소자의 과열 온도를 빠르고 정확하게 검출하여 발열 회로 소자를 과열으로부터 보호할 수 있으며, 이로써 반도체 집적 회로의 과열 보호에 대한 신뢰성 향상을 도모할 수 있다. 또한, 이 구성에 의하면, 열이 제 2 온도 의존 회로 소자들 사이에 고르게 전도 및 분배된다. 이로 인해, 각 제 2 온도 의존 회로 소자의 특성이 일정한 관계를 유지하게 된다. 이로써, 이같은 구성이 없었다면 열로 인해 유발되었을 동작 편차를 감소시킬 수 있다. 결과적으로, 온도 변화에 관계없이 본래의 동작 정밀도를 유지하는 것이 가능하다.
본 발명의 이러한 목적과 특징 및 다른 목적과 특징들은, 첨부 도면을 참조하면서 바람직한 실시형태와 함께 기술하는 다음의 설명으로부터 명확해질 것이다.
이하, 첨부 도면을 참조하면서 본 발명의 실시형태에 관해 설명한다. 도 1 은 본 발명의 실시형태에 따른 반도체 집적 회로의 회로 레이아웃의 제 1 예를 나타내는 도면이다. 이 반도체 집적 회로는, 실리콘 웨이퍼(1) 위에, 파워 트랜지스터(2), 이 파워 트랜지스터(2)를 과열으로부터 보호하기 위한 과열 보호 회로의 일부를 구성하는 한 쌍의 트랜지스터(3, 4) 및 파워 트랜지스터(2)를 제어하기 위한 제어 회로의 일부를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하고 있다.
과열 보호 회로는 과열 온도를 검출하기 위한 비교 회로를 포함하도록 구성되어 있다. 이 비교 회로는, 한 쌍의 트랜지스터(3, 4)와 같은 온도 의존 회로 소자의 특성이 온도에 따라 변할 때 변동하는 입력 전압을 기준 전압과 비교하여 그 결과 전압을 출력한다. 제어 회로는 커런트 미러 회로를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하며, 파워 트랜지스터(2)를 제어하여 그 출력 전압을 안정화한다. 파워 트랜지스터(2)와 한 쌍의 트랜지스터(3, 4)는 금층(7)으로 덮여 있다. 또, 한 쌍의 트랜지스터(5, 6)는 금층(8)으로 덮여 있다.
금의 열전도율은 열전도 경로를 구성하는 실리콘의 열전도율보다 높다. 그 때문에, 파워 트랜지스터(2)로부터 발생한 열이 트랜지스터(3, 4)에 효과적으로 전도된다. 이러한 구성에 의해, 트랜지스터(3, 4)를 포함하여 구성된 과열 보호 회로는 파워 트랜지스터(2)의 과열 온도를 정확하고 빠르게 검출할 수 있기 때문에, 파워 트랜지스터(2)를 과열으로부터 보호할 수 있으며, 이로써 반도체 집적 회로의 과열 보호에 대한 신뢰성이 향상된다.
또, 트랜지스터(5, 6)는 파워 트랜지스터(2)의 온도를 검지하여 과열 보호하는 회로와 다른 제어 회로를 구성하기 때문에, 금층(7)을 사용하여 달성되는 것과 같이 파워 트랜지스터(2)로부터 열을 빠르고 정확하게 전도할 필요는 없다. 이 경우, 트랜지스터들(5, 6) 사이의 관계가 그 온도들에 대하여 일정하게 유지되는 한, 정확한 제어가 가능해진다. 그 때문에 트랜지스터(5, 6)가 금층(8)으로 덮여 있다. 이러한 구성에 의해, 트랜지스터(5, 6) 간에는 열이 균등하게 전도·분배된다. 이로써, 트랜지스터(5, 6) 간에는 그 특성에 있어서의 일정한 관계를 유지할 수 있으며, 변하는 온도로 인한 동작 편차가 발생하지 않도록 할 수 있다. 따라서, 파워 트랜지스터(2)에 의한 온도 변화에 관계없이 반도체 집적 회로는 본래의 동작 정밀도를 유지할 수 있으며, 이는 반도체 집적 회로의 전체적인 정밀도 향상에 기여한다.
본 실시예는 트랜지스터(5, 6)를 커런트 미러 회로를 구성하는 한 쌍의 트랜지스터로서 채택하여 설명하고 있지만, 본 발명은 높은 동작 정밀도가 필요하고 소자들 사이에 온도 관련 특성상의 일정 관계가 유지되어야 하는 회로를 구성하는 2 이상의 온도 의존 회로 소자에도 적용 가능하다. 이 예에서는, 파워 트랜지스터(2)와 트랜지스터(3, 4) 및 트랜지스터(5, 6)만 나타내고 있지만, 실제는 그 밖에도 복수의 회로 소자가 실리콘 웨이퍼(1) 위에 배치되어 있다. 또, 실리콘 웨이퍼(1) 위의 회로 소자의 레이아웃 설계가 도 1 에 나타낸 것으로 특별히 한정되지 않는다.
열전도율이 λ[W/m·k] 인 물질에 Q[W] 의 열량이 흐르고 있을 때의 온도차 ΔT 는 다음 식에 의해 산출된다.
ΔT = T1 - T2 = (Q/λ)·(L/S)[℃]
여기서, S 는 열전도 물질의 단면적[m2] 이고, L 은 열전도의 거리[m] 이다. 온도차 ΔT 를 작게 하기 위해, 즉 빠르게 열을 전도하기 위해 열전도율 λ 가 높은 물질을 사용할 필요가 있음을 이 식으로부터 알 수 있다. 실리콘의 경우, 열전도율 λ 는 157W/m·k 이고, 금의 경우 열전도율 λ 는 319W/m·k 이다. 이는, 금의 열전도율이 실리콘의 약 2 배이기 때문에, 본 실시형태의 반도체 집적 회로에 있어서 열 변화에 대한 안정도도 약 2 배 향상될 것으로 기대할 수 있음을 의미한다.
도 2 는 본 실시형태의 반도체 집적 회로에 포함된 N채널 MOS 트랜지스터의 단면도이다. 도 2 에서, 참조번호 21 은 P형 실리콘 웨이퍼(기판), 참조번호 22 는 필드 산화층(Field Oxide Layer), 참조번호 23 은 산화 폴리실리콘, 참조번호 24 는 층간 절연층, 참조번호 25 는 소스, 참조번호 26 은 드레인, 참조번호 27 은 게이트, 참조번호 28 은 알루미늄 전극, 참조번호 29 는 이산화 규소로 된 층간 절연층, 참조번호 30 은 보호 절연층을 겸한 플라즈마 질화층, 참조번호 31 은 열전도율을 높이기 위한 금층을 각각 나타낸다.
본 실시형태에 있어서, 반도체 집적 회로로서 형성된 N채널 MOS 트랜지스터의 주요 특징은 플라즈마 질화층(30)의 최상면, 즉 최상의 보호 절연층의 표면상에 금층(31)이 배치되어 있다는 점이다. 실리콘 웨이퍼(1)를 통해 열이 전도될 뿐만 아니라, 최상층으로서 배치되어 있고 높은 열전도율을 가지는 금층(31)을 통해서도 열이 전도된다. 그러므로, 열을 빠르고 균일하게 전도하는 것이 가능하다. 또한, 반도체 집적 회로를 보호함과 동시에 강화하는 것도 가능하다.
도 3 은 본 발명을 채택한 반도체 집적 회로의 회로 레이아웃의 제 2 예를 나타내는 도면이다. 이 반도체 집적 회로는, 실리콘 웨이퍼(1) 위에, 파워 트랜지스터(2), 이 파워 트랜지스터(2)를 과열으로부터 보호하기 위한 과열 보호 회로의 일부를 구성하는 한 쌍의 트랜지스터(3, 4) 및 파워 트랜지스터(2)를 제어하기 위한 제어 회로의 일부를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하고 있다.
과열 보호 회로는 과열 온도를 검출하기 위한 비교 회로를 포함하도록 구성되어 있다. 이 비교 회로는 한 쌍의 트랜지스터(3, 4)와 같은 온도 의존 회로 소자의 특성이 온도에 따라 변하는 때에 변동하는 입력 전압을 기준 전압과 비교하여 출력한다. 제어 회로는 커런트 미러 회로를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하여 파워 트랜지스터(2)의 출력 전압을 안정화시키기 위한 제어를 수행한다. 파워 트랜지스터(2)와 한 쌍의 트랜지스터(3, 4)는 금층(9)으로 덮여 있다. 또, 한 쌍의 트랜지스터(5, 6)는 금층(8)으로 덮여 있다.
이 예는 파워 트랜지스터(2)의 발열 부분이 도 3 에서 볼 때 우측에 집중되어 있으며 금층(9)이 파워 트랜지스터(2)의 우측에 대응한 부분을 덮도록 배치되어 있는 경우를 나타낸다. 지적한 바와 같이, 열이 발열 회로 소자의 특정 부분에서 생성된다면 파워 트랜지스터(2) 전체를 덮을 필요는 없다. 따라서, 이 예에서, 도 1 에 나타낸 제 1 예와 동일한 효과를 얻으면서 금층(9)의 면적은 작게 하여 금을 절약할 수 있다.
도 4 는 본 발명을 채택한 반도체 집적 회로의 회로 레이아웃의 제 3 예를 나타내는 도면이다. 이 반도체 집적 회로는, 실리콘 웨이퍼(1) 위에, 파워 트랜지스터(2), 이 파워 트랜지스터(2)를 과열으로부터 보호하기 위한 과열 보호 회로의 일부를 구성하는 한 쌍의 트랜지스터(3, 4), 파워 트랜지스터(2)를 제어하기 위한 제어 회로의 일부를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하고 있다.
과열 보호 회로는 과열 온도를 검출하기 위한 비교 회로를 포함하도록 구성되어 있다. 이 비교 회로는 한 쌍의 트랜지스터(3, 4)와 같은 온도 의존 회로 소자의 특성이 온도에 따라 변하는 때에 변동하는 입력 전압을 기준 전압과 비교하여 출력한다. 제어 회로는 커런트 미러 회로를 구성하는 한 쌍의 트랜지스터(5, 6)를 구비하여 파워 트랜지스터(2)의 출력 전압을 안정화시키기 위한 제어를 수행한다. 파워 트랜지스터(2)와 한 쌍의 트랜지스터(3, 4)는 금층(10)으로 덮여 있다. 또, 한 쌍의 트랜지스터(5, 6)는 금층(8)으로 덮여 있다.
이 예에 의하면, 한 쌍의 트랜지스터(3, 4)의 위치는 제 1 및 제 2 예에 나타낸 파워 트랜지스터(3, 4)보다 파워 트랜지스터(2)에 근접해서 배치되어 있다. 이 레이아웃에서는, 금층을 사용하지 않아도 파워 트랜지스터(2)로부터 열이 충분히 전도된다. 그러나, 트랜지스터(3)와 트랜지스터(4) 사이의 온도가 다르다면 동작 정밀도가 저하된다. 그 때문에, 금층(10)은 파워 트랜지스터(2)를 덮지 않고, 트랜지스터(3, 4)를 덮고 있다. 금층(10)으로 트랜지스터(3, 4)를 덮음으로써, 열이 트랜지스터(3, 4) 사이에 고르게 분배된다.
트랜지스터(3, 4)가 제 1 및 제 2 예에서 설명한 바와 같이 파워 트랜지스터(2)의 온도를 검지함으로써 동작하는 것이 아니고 트랜지스터(3, 4)의 온도 관련 특성에 있어 일정한 관계를 유지할 필요가 있는 경우에는, 트랜지스터(5, 6)와 마찬가지로, 금층(10)은 파워 트랜지스터(2)를 덮지 않고 트랜지스터(3, 4)만 덮도록 설치하여 열이 트랜지스터(3, 4) 사이에 고르게 분배되도록 할 수 있다. 그 결과, 각 트랜지스터(3, 4)의 특성을 일정한 관계로 유지하여 열에 의한 동작 편차를 억제할 수 있다. 따라서, 반도체 집적 회로는 온도 변화에 관계없이 본래의 동작 정밀도를 유지할 수 있고, 이는 전체적인 동작 정밀도의 향상에 기여한다. 한 쌍의 트랜지스터(5, 6)도 금층(8)에 의하여 덮여 있기 때문에, 동일한 효과를 얻을 수 있다.
이상 설명한 예에서는, 특히, 회로 소자를 덮도록 설계된 금층을 다루었다. 그러나, 금층에 한정되지 않으며, 상술한 금층 대신에, 배선을 방해하지 않는 경우에는 회로 소자를 접속하는데 사용되는 배선층의 일부를 전기적으로 절연하여 사용하는 것도 가능하다. 이 경우, 배선층이 최상층으로 형성되지 않는다면, 반도체 집적 회로의 보호 및 강도의 정도가 약간 저하될 수 있다. 그러나, 이 방법은 상술한 금을 절약할 수 있음과 동시에 추가적인 금층을 필요로 하지 않으므로, 반도체 집적 회로의 구성을 단순화하고 저렴하게 생산하는 것을 가능하게 한다. 또, 금 대신에, 실리콘보다 열전도율이 높고 금보다 저렴한 은, 알루미늄, 동 및 텅스텐 등의 다른 재료를 사용해도 좋다. 이 경우, 반도체 집적 회로를 저렴하게 생산할 수 있다.
파워 트랜지스터(2)와 같은 발열 회로 소자를 덮는 금층은 적어도 발열 회로 소자의 발열부를 덮을 필요가 있다. 금층이 트랜지스터(3, 4) 및 트랜지스터(5, 6)와 같은 쌍을 이루는 온도 의존 회로 소자를 덮는 경우, 쌍으로 된 소자는 동일한 조건에서 충분한 열을 받아야 한다. 따라서, 적어도 쌍으로 된 소자는 연속적인 금층으로 덮여야 하며, 적어도 각 소자를 구성하는 모든 부분이 금층으로 충분히 덮여야 한다. 또, 금층 또는 열을 전도하기 위한 다른 재료로 된 층은, 전기적으로 접속된 부분에 대한 열에 의한 악영향을 피하기 위해, 회로 소자에 전기적으로 접속되지 않도록 한다.
상술한 바에 비추어 볼 때, 확실히 본 발명에 대한 많은 개조와 변경이 가능하다. 그러므로, 본 발명은 상술한 바와 같은 실시형태에 한정되는 것이 아니며, 첨부한 청구항들의 범위 내에서는, 앞서 구체적으로 설명한 바와는 다르게 본 발명을 실시할 수 있다.
본 발명에 따르면, 발열 회로 소자와 온도 의존 회로 소자가 혼재되어 있는 회로에서 온도 의존 회로 소자의 특성이 온도에 따라 변하는 경우에도, 그 속에 설치된 회로 소자들의 레이아웃을 제한하지 않으면서 본래의 동작 정밀도를 유지할 수 있는 반도체 집적 회로를 실현할 수 있다.
도 1 은 본 발명의 실시형태에 따른 반도체 집적 회로의 회로 레이아웃의 제 1 예를 나타내는 도면.
도 2 는 본 실시형태의 반도체 집적 회로에 포함된 N채널 MOS 트랜지스터의 단면도.
도 3 은 본 발명을 채택한 반도체 집적 회로의 회로 레이아웃의 제 2 예를 나타내는 도면.
도 4 는 본 발명을 채택한 반도체 집적 회로의 회로 레이아웃의 제 3 예를 나타내는 도면.
도 5 는 종래의 반도체 집적 회로에 있어서 전원 회로의 레이아웃을 나타내는 도면.
<도면의 주요부분에 대한 부호의 설명>
1 : 실리콘 웨이퍼
2 : 파워 트랜지스터
3, 4, 5, 6 : 트랜지스터
7, 8, 9, 10, 31 : 금층
Claims (15)
- 반도체 기판;상기 반도체 기판상에 다층 구조로 형성되고, 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자;상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 상기 발열 회로 소자의 온도에 따라 소정 동작을 수행하며, 온도 관련 특성에 있어 서로 일정한 관계를 각각 갖는 복수의 온도 의존 회로 소자; 및상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 발열 회로 소자에 의해 생성된 열을 상기 복수의 온도 의존 회로 소자로 전도하도록 적어도 상기 발열 회로 소자의 발열부 및 상기 복수의 온도 의존 회로 소자를 연속적으로 덮는 열전도층을 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제 1 항에 있어서,상기 발열 회로 소자는 파워 트랜지스터이고,상기 복수의 온도 의존 회로 소자는, 상기 파워 트랜지스터의 온도 상태를 검지하여 상기 파워 트랜지스터를 과열로부터 보호하는 과열 보호 회로를 형성하는 트랜지스터인 것을 특징으로 하는 반도체 집적 회로.
- 제 2 항에 있어서,상기 과열 보호 회로는, 상기 파워 트랜지스터의 온도 상태에 따라 변하는 전압을 한쪽 입력으로 수신하고 기준 전압을 다른쪽 입력으로 수신하는 비교 회로를 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제 1 항에 있어서,상기 열전도층은 상기 다층 구조의 최상층에 설치된 금층인 것을 특징으로 하는 반도체 집적 회로.
- 제 1 항에 있어서,상기 열전도층은 상기 반도체 집적 회로에 형성된 회로 소자들을 접속하도록 형성된 배선층의 일부인 것을 특징으로 하는 반도체 집적 회로.
- 반도체 기판;상기 반도체 기판상에 다층 구조로 형성되고, 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자;상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 소정 동작을 수행하면서 온도 관련 특성에 있어 서로 일정한 관계를 유지하는 복수의 온도 의존 회로 소자; 및상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 복수의 온도 의존 회로 소자 각각의 열을 각각의 상기 복수의 온도 의존 회로 소자로 고르게 전도 및 분배하도록 상기 복수의 온도 의존 회로 소자를 연속적으로 덮는 열전도층을 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제 6 항에 있어서,상기 발열 회로 소자는 파워 트랜지스터이고,상기 복수의 온도 의존 회로 소자는, 상기 파워 트랜지스터의 출력 전압의 안정화 제어를 수행하는 제어 회로를 형성하는 트랜지스터인 것을 특징으로 하는 반도체 집적 회로.
- 제 7 항에 있어서,상기 제어 회로는 커런트 미러 회로를 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제 6 항에 있어서,상기 열전도층은 상기 다층 구조의 최상층에 설치된 금층인 것을 특징으로 하는 반도체 집적 회로.
- 제 6 항에 있어서,상기 열전도층은 상기 반도체 집적 회로에 형성된 회로 소자들을 접속하도록 형성된 배선층의 일부인 것을 특징으로 하는 반도체 집적 회로.
- 반도체 기판;상기 반도체 기판상에 다층 구조로 형성되고, 비교적 높은 온도의 열을 생성하면서 소정 동작을 수행하는 발열 회로 소자;상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 상기 발열 회로 소자의 온도에 따라 소정 동작을 수행하며, 온도 관련 특성에 있어 서로 일정한 관계를 각각 갖는 복수의 제 1 온도 의존 회로 소자;상기 반도체 기판상의 소정 위치에 다층 구조로 각각 형성되고, 소정 동작을 수행하면서 온도 관련 특성에 있어 서로 일정한 관계를 유지하는 복수의 제 2 온도 의존 회로 소자;상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 발열 회로 소자에 의해 생성된 열을 상기 복수의 제 1 온도 의존 회로 소자로 전도하도록 적어도 상기 발열 회로 소자의 발열부 및 상기 복수의 제 1 온도 의존 회로 소자를 연속적으로 덮는 제 1 열전도층; 및상기 반도체 기판의 열전도율보다 높은 열전도율을 가지며, 상기 복수의 제 2 온도 의존 회로 소자 각각의 열을 각각의 상기 복수의 제 2 온도 의존 회로 소자로 고르게 전도 및 분배하도록 상기 복수의 제 2 온도 의존 회로 소자를 연속적으로 덮는 제 2 열전도층을 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제 11 항에 있어서,상기 발열 회로 소자는 파워 트랜지스터이고,상기 복수의 제 1 온도 의존 회로 소자는 상기 파워 트랜지스터의 온도 상태를 검지하여 상기 파워 트랜지스터를 과열로부터 보호하는 과열 보호 회로를 형성하는 트랜지스터이며,상기 복수의 제 2 온도 의존 회로 소자는 상기 파워 트랜지스터의 출력 전압의 안정화 제어를 수행하는 제어 회로를 형성하는 트랜지스터인 것을 특징으로 하는 반도체 집적 회로.
- 제 12 항에 있어서,상기 과열 보호 회로는, 상기 파워 트랜지스터의 온도 상태에 따라 변하는 전압을 한쪽 입력으로 수신하고 기준 전압을 다른쪽 입력으로 수신하는 비교 회로를 구비하며,상기 제어 회로는 커런트 미러 회로를 구비하는 것을 특징으로 하는 반도체 집적 회로.
- 제 11 항에 있어서,상기 제 1 열전도층과 상기 제 2 열전도층은 상기 다층 구조의 최상층에 설치된 금층인 것을 특징으로 하는 반도체 집적 회로.
- 제 11 항에 있어서,상기 제 1 열전도층 및 상기 제 2 열전도층은 상기 반도체 집적 회로에 형성된 회로 소자들을 접속하도록 형성된 배선층의 일부인 것을 특징으로 하는 반도체 집적 회로.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2003-00309718 | 2003-09-02 | ||
| JP2003309718A JP2005079425A (ja) | 2003-09-02 | 2003-09-02 | 半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20050024186A true KR20050024186A (ko) | 2005-03-10 |
Family
ID=34214200
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040068574A KR20050024186A (ko) | 2003-09-02 | 2004-08-30 | 반도체 집적 회로 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7148573B2 (ko) |
| JP (1) | JP2005079425A (ko) |
| KR (1) | KR20050024186A (ko) |
| CN (1) | CN100369250C (ko) |
| TW (1) | TW200518271A (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6543438B2 (ja) * | 2014-03-04 | 2019-07-10 | ローム株式会社 | 半導体装置 |
| CN104267332B (zh) * | 2014-10-13 | 2017-06-06 | 华东光电集成器件研究所 | 一种集成电路壳温均衡老炼装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56137661A (en) * | 1980-03-31 | 1981-10-27 | Toshiba Corp | Semiconductor device |
| JPS61124162A (ja) * | 1984-11-20 | 1986-06-11 | Nec Corp | 半導体装置 |
| JPH0455153U (ko) * | 1990-09-13 | 1992-05-12 | ||
| JP3400098B2 (ja) * | 1994-05-27 | 2003-04-28 | ローム株式会社 | 熱源素子と温度依存素子を有する回路 |
| JPH0979916A (ja) * | 1995-09-13 | 1997-03-28 | Nissan Motor Co Ltd | 温度検知回路 |
| JP4179657B2 (ja) * | 1998-03-03 | 2008-11-12 | ローム株式会社 | フロッピーディスクドライブ装置 |
| TW430959B (en) * | 1998-04-22 | 2001-04-21 | World Wiser Electronics Inc | Thermal enhanced structure of printed circuit board |
| JP2000174214A (ja) * | 1998-12-08 | 2000-06-23 | Yasusuke Yamamoto | 半導体集積回路 |
| JP2000277686A (ja) * | 1999-03-29 | 2000-10-06 | Mitsumi Electric Co Ltd | 半導体集積回路 |
| JP3476419B2 (ja) * | 2000-06-28 | 2003-12-10 | Ｎｅｃエレクトロニクス株式会社 | 半導体回路 |
| JP2002217378A (ja) * | 2001-01-19 | 2002-08-02 | Toshiba Corp | 高周波電力増幅器 |
| JP2003100885A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Microelectronics Corp | 半導体集積回路 |
-
2003
- 2003-09-02 JP JP2003309718A patent/JP2005079425A/ja active Pending
-
2004
- 2004-08-30 KR KR1020040068574A patent/KR20050024186A/ko not_active Application Discontinuation
- 2004-08-31 TW TW093126140A patent/TW200518271A/zh unknown
- 2004-08-31 US US10/929,760 patent/US7148573B2/en active Active
- 2004-09-02 CN CNB200410075169XA patent/CN100369250C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN100369250C (zh) | 2008-02-13 |
| US20050046013A1 (en) | 2005-03-03 |
| TW200518271A (en) | 2005-06-01 |
| US7148573B2 (en) | 2006-12-12 |
| JP2005079425A (ja) | 2005-03-24 |
| CN1591828A (zh) | 2005-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6486523B2 (en) | Power semiconductor device with temperature detector | |
| KR930009475B1 (ko) | 전력 모스페트(mosfet)와 제어회로가 통합된 반도체소자 | |
| US8563903B2 (en) | Method and circuit for controlling radiant heat of transistor using metal-insulator transition device | |
| JP5431994B2 (ja) | 電流制限回路 | |
| US5869878A (en) | Semiconductor device with temperature detecting diode, method of forming the device and temperature detecting method using the device | |
| US9472547B2 (en) | Semiconductor device | |
| US7919818B2 (en) | Semiconductor device | |
| US9875950B2 (en) | Semiconductor device | |
| US20130076400A1 (en) | Comparator circuit | |
| US6717225B2 (en) | Integrated thermal difference sensor for power dissipating device | |
| JPS63229758A (ja) | 半導体装置 | |
| JP2776149B2 (ja) | 半導体集積回路 | |
| KR20050024186A (ko) | 반도체 집적 회로 | |
| JP3132587B2 (ja) | パワーデバイスの過熱検出回路 | |
| US11127826B2 (en) | Semiconductor device | |
| JP2019004109A (ja) | 半導体装置 | |
| JP2001102575A (ja) | 半導体装置とその温度検出方法 | |
| JPH1187628A (ja) | 半導体集積回路 | |
| JP2010109076A (ja) | 半導体装置 | |
| JP2013205293A (ja) | 温度検出装置及び温度検出方法 | |
| JP2010027030A (ja) | 定電流制御回路 | |
| JP2024050374A (ja) | 半導体装置 | |
| JP2001156241A (ja) | 半導体装置 | |
| JP2008130724A (ja) | 半導体装置 | |
| JPH01132137A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |