KR20050019047A - 가공 방법 및 반도체 장치의 제조 방법 - Google Patents

가공 방법 및 반도체 장치의 제조 방법

Info

Publication number
KR20050019047A
KR20050019047A KR1020040063081A KR20040063081A KR20050019047A KR 20050019047 A KR20050019047 A KR 20050019047A KR 1020040063081 A KR1020040063081 A KR 1020040063081A KR 20040063081 A KR20040063081 A KR 20040063081A KR 20050019047 A KR20050019047 A KR 20050019047A
Authority
KR
South Korea
Prior art keywords
film
processing
light
processed
protective film
Prior art date
Application number
KR1020040063081A
Other languages
English (en)
Other versions
KR100624592B1 (ko
Inventor
다께이시도모유끼
가와노겐지
이께가미히로시
이또신이찌
와따세마사미
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20050019047A publication Critical patent/KR20050019047A/ko
Application granted granted Critical
Publication of KR100624592B1 publication Critical patent/KR100624592B1/ko

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0275—Photolithographic processes using lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

피가공막 위에 보호막을 형성하여 광 가공을 행하는 기술에 있어서, 보호막의 제거를 용이하게 한다. 기판(101) 상의 Al막(107) 위에 수용성의 보호막(109)을 형성하는 공정과, 가공광(110)을 조사하여, 보호막(109) 및 Al막(107)의 가공 영역을 선택 제거하는 공정과, 보호막(109)을 물에 의해 용해 제거하는 공정을 포함한다.

Description

가공 방법 및 반도체 장치의 제조 방법{PROCESSING METHOD AND METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 광조사에 의해 가공을 행하는 가공 방법, 및 이 가공 방법을 이용한 반도체 장치의 제조 방법에 관한 것이다.
반도체 소자의 미세화에 수반하여, 반도체 장치 제조 공정 중의 리소그래피 공정에서는 하층과의 정렬(얼라이먼트) 기술의 고정밀도화가 필수적이다.
그러나, 레지스트 하층에 형성된 막이 얼라이먼트광에 대하여 반사나 흡수가 큰 경우에는, 얼라이먼트 마크로부터의 위치 정보를 검출하는 것이 곤란하게 된다. 예를 들면, Al 등의 금속 배선을 형성하는 리소그래피 공정에서는, Al막의 하층에 형성된 얼라이먼트 마크의 위치를 직접 검출하는 것은 불가능하다. 그 때문에, 미리 얼라이먼트 마크 자신에게 단차를 형성하고, 그 후에 Al막을 형성하고, 얼라이먼트 마크 상에 발생하는 Al막의 요철 형상을 검출함으로써 얼라이먼트를 행해야 한다. 그러나, Al막 상의 표면 요철은 스퍼터 증착 등의 성막 방법의 성질로부터, 아래층 요철에 대하여 비대칭이 되므로, 얼라이먼트 오차가 커져, 수율이 저하된다. 따라서, Al막 등 얼라이먼트광에 대하여 불투명한 막을 애블레이션 기술에 의해 선택적으로 제거하는 방법이 제안되어 있다.
애블레이션 기술은 레이저 등의 광을 이용한 가공 기술의 하나로서, 리소그래피 기술을 이용하지 않고 미세 패턴의 형성이 가능하게 되므로, 최근 반도체 장치의 가공 기술로서 주목받아 왔다. 박리는 피가공막에 광을 조사하였을 때, 조사 강도가 임의의 임계값 이상에 도달하면, 피가공막이 용융하여 가스화하는 반응이다. 이 반응을 이용함으로써, 구멍뚫기나 절단 등의 미세 가공을 할 수 있다.
그러나, 반도체 제조 공정에 박리 기술을 이용한 경우, 박리 시에 완전하게 가스화할 수 없던 금속막을 처음으로 하는 피가공막의 일부는 가공 영역 주변에 비산하여, 파티클로서 부착한다. 파티클이 디바이스 패턴 영역에 부착한 상태에서, 다음에 상층에 화학 증폭형 포지티브 레지스트막을 형성하면 레지스트 막 두께 차가 발생한다. 그 때문에, 노광·현상 후의 레지스트 패턴은 소정의 치수로 형성할 수 없다. 이와 같이 작성한 레지스트 패턴을 마스크로 가공하여 작성한 반도체 디바이스는 그 디바이스 특성에 크게 변동이 발생하는 것이 문제가 된다.
이러한 파티클에 의한 결함을 억제하기 위해서, 피가공막 상에 보호막을 형성한 후에 광 가공을 행하고, 가공 종료 후에 보호막과 함께 파티클을 제거하는 기술이 있다(특허 문헌 1).
인용 문헌 1에서는 보호막으로서 폴리이미드나 폴리아미드 등의 내열성 유기 재료를 이용하고 있다. 이러한 내열성 유기 재료는 용제에 녹지 않아, 보호막을 제거하는 것이 곤란하다. 또한, 본 발명자가 검토한 바, 보호막 제거 후에도 피가공막 상에 파티클이 남는 것을 알 수 있었다. 또한, 보호막의 기계적 특성에 의해서는 가공 시에 막 박리가 발생하여, 가공 불량으로 된다고 하는 문제가 있었다.
[특허 문헌 1]
일본 특개평5-337661호 공보
상술한 바와 같이 피가공막 상에 내열성 유기 재료를 형성하여 광 가공을 행하는 경우, 내열성 유기 재료를 제거하는 것이 곤란하다고 하는 문제가 있었다.
레이저 가공 시, 가공 영역의 가공막을 선택적으로 가공할 때에 발생하는 파티클이 가공 영역 밖에 부착되어 결함의 원인이 된다고 하는 문제가 있었다. 또한, 가공 시에 막 벗겨짐이 발생하여 가공 불량으로 된다고 하는 문제가 있었다.
본 발명의 목적은 피가공막 상에 보호막을 형성하여 광 가공을 행하는 기술에 있어서, 보호막의 제거가 용이한 가공 방법, 및 이 가공 방법을 이용한 반도체 장치의 제조 방법을 제공하는 것에 있다.
또한, 본 발명의 또다른 목적은 결함의 발생을 억제할 수 있는 가공 방법, 및 이 가공 방법을 이용한 반도체 장치의 제조 방법을 제공하는 것에 있다.
본 발명은 상기 목적을 달성하기 위해서 다음과 같이 구성되어 있다.
본 발명의 일례에 따른 가공 방법은, 기판 상의 피가공막 상에 수용성의 보호막을 형성하는 공정과, 가공광을 조사하여, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거하는 공정과, 상기 보호막을 제거하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 일례에 따른 가공 방법은, 기판 상의 피가공막 상에 보호막을 형성하는 공정과, 가공광을 조사하여, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거하는 공정과, 상기 보호막을 제거하는 공정을 포함하는 가공 방법으로서, 상기 가공광의 파장 λ(㎚)에 있어서의 상기 보호막에 상기 보호막의 감쇠 계수 k가 상기 피가공막의 감쇠 계수 k'보다 작은 보호막을 이용하는 것을 특징으로 한다.
본 발명의 일례에 따른 가공 방법은, 기판 상의 피가공막 상에 보호막을 형성하는 공정과, 광을 조사하여, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거하는 공정과, 상기 보호막을 물에 의해 용해 제거하는 공정을 포함하는 가공 방법으로서, 상기 가공의 조사는 상기 보호막의 비열 CF(J/㎤. ·K), 흡수 계수 α(1/㎚), 감쇠 계수 k, 반사율 RF(%), 상기 보호막의 온도 변화 ΔT(K), 상기 보호막의 융점 Tm(K), 대기 온도 T0(K), 상기 가공광의 플루엔스 F(J/㎠·pulse), 상기 광의 파장 λ(㎚)로 하였을 때,
의 관계를 만족하는 조건에서 행하는 것을 특징으로 한다.
본 발명의 일례에 따른 가공 방법은, 상기 보호막의 성질로서, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거 후에도, 가공 영역 주변의 상기 보호막이 수용성을 유지하는 성질을 갖는 것을 특징으로 한다.
본 발명의 일례에 따른 가공 방법은, 기판 위에 용제를 포함하는 도포막 형성용 약액을 공급하여 상기 기판 주면에 액막을 형성하는 공정과, 액막 내에 함유되는 용제의 일부를 제거함으로써 피가공막을 형성하는 공정과, 상기 피가공막의 가공 영역에 에너지선을 선택 조사하여, 상기 피가공막을 선택 제거하는 공정과, 상기 에너지선 조사 후에, 피가공막 내에 함유되는 용제를 거의 완전하게 제거하는 본 가열 처리를 행하는 공정을 포함하는 것을 특징으로 한다.
본 발명의 실시예를 이하에 도면을 참조하여 설명한다.
〈제1 실시예〉
따라서, 이하에 광 가공 시에 발생하는 파티클을 가공 영역 주변에 부착시키지 않고 소정의 가공을 행할 수 있는 패턴 형성 방법에 대하여 설명한다.
도 1, 2는 본 발명의 제1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도이다.
도 1의 (a)에 도시한 Al 배선을 형성하기 전의 단계의 반도체 장치를 준비한다. 도 1의 (a)에 도시한 바와 같이, 반도체 기판(101) 위에 형성된 층간 절연막(102)의 표면층에는, 후에 형성되는 Al 배선과 접속되는 비어 플러그(105), 및 얼라이먼트를 행하는 얼라이먼트 마크(106)가 적어도 형성되어 있다. 또, 부호 103, 104는 플러그, 하층 배선층이다.
도 1의 (b)에 도시한 바와 같이, 반도체 소자의 표면에 Al막(107), 보호막(109)을 순차적으로 형성한다. 보호막(109)은 막 두께 100㎚의 수용성 수지인 폴리아크릴산 수지(이후, 보호막이라고 기재)를 피처리 기판 위에 회전 도포법으로 도포한 후에, 용제를 휘발시켜 형성된다.
도 1의 (c)에 도시한 바와 같이, 대기 중에서, 하방에 얼라이먼트 마크(106)가 형성되어 있는 가공 영역(세로 100㎛×가로 200㎛)에 대하여 가공광(110)을 5회 조사함으로써 보호막(109), 및 Al막(107)에 개구를 형성한다. 가공광 조사에 의해 보호막이 유리화하지 않도록 한다. 본 실시예에서는 가공광(208)은 Q-switch YAG 레이저의 제3 고조파(파장 355㎚)이고, 가공광(208)의 플루엔스가 0.4J/㎠·pulse이다. 또, 부호 111은 애블레이션 시에 완전하게 가스화할 수 없어 비산한 보호막(109) 및 Al막(107)의 파티클이다.
다음으로, 광 가공 후에 반송 로봇에 의해 피처리 기판(100)을 세정 유닛에 반송하고, 도 1의 (d)에 도시한 바와 같이 물을 공급함으로써 보호막(109)을 애블레이션한다. 보호막(109)의 애블레이션는 도 3에 도시한 바와 같이 피처리 기판의 상방에 배치된 노즐(121)로부터 순수(유량: 1L/min)(122)를 공급하여, 100rpm으로 기판(100)을 회전시키면서 60초 동안 세정하는 것으로 행한다. 순수 세정 후, 4000rpm까지 회전 수를 높여, 기판을 건조시킨다.
상기한 광 가공 후에 SEM 관찰을 행한 결과, 금속막의 가공 영역 주변에서 파티클이 잔류하지 않고, 양호한 가공이 가능한 것을 확인하였다.
이러한 방법으로 얼라이먼트 마크 상의 금속막을 제거한 후, 도 2의 (e)에 도시한 바와 같이 I선 레지스트막(112)을 형성한다. 계속해서, 도 2의 (f)에 도시한 바와 같이 얼라이먼트광(참조광)(113)에 의해 얼라이먼트 마크(106)의 위치를 인식한다. 인식한 위치에 기초하여 패턴을 전사하여 레지스트에 잠상을 형성한다. 잠상이 형성된 레지스트막의 현상을 행하여, 레지스트 패턴을 형성한다. 레지스트 패턴을 마스크로 하여 Al막(107)을 에칭하여, 도 2의 (g)에 도시한 바와 같이 배선 패턴을 형성한다. 레지스트 패턴을 제거한다.
이를 마스크로 하여 작성한 디바이스는 본 처리를 행하지 않고 작성한 안정된 디바이스 특성을 얻을 수 있어, 수율이 향상되었다.
본 실시예에서는 보호막으로서 폴리아크릴산을 이용하였지만, 보호막에는 수용성이고, 또한 가공광의 파장에 있어서의 투과성이 피가공막에 비하여 높은 재료를 이용하는 것이 바람직하다. 투과성이 높은 보호막을 이용함으로써 보호막은 레이저광을 거의 흡수하지 않아, 보호막 자신으로부터의 발열은 작다. 그 때문에, 광 조사 시에 분해할 수 없었던 보호막은 용융하지 않고, 고체 상태에서 가공 영역 주변으로 비산된다. 고체 상태대로 가공 영역의 주변에 비산한 보호막은 가공 후의 물 세정에 의해 빠르게 제거된다. 또한, 수용성이므로, 비교적 염가로 보호막의 제거 처리가 가능하다.
한편, 보호막의 레이저광의 파장에 대한 투과성이 피가공막에 비하여 큰 경우에는, 보호막에서의 광 흡수가 크기 때문에, 보호막 자신이 발열·용융한다. 그 때문에, 용융한 보호막이 파티클로서 가공 영역 주변의 보호막에 부착되면, 부착된 파티클이 갖는 열에 의해, 보호막이 변질 또는 하층의 피가공막과 용착한다. 그 결과, 가공 후의 보호막 제거 시에도, 용융한 파티클이 부착된 영역의 보호막을 제거할 수 없어 결함이 된다.
본 실시예에서는 보호막에 폴리아크릴산을 이용하였지만, 재료는 이에 한정되는 것이 아니다. 피가공막과 비교하여 레이저광에 의한 광 흡수가 작은 것이면 되고, 레이저광의 파장 λ(㎚)에 있어서의 보호막의 감쇠 계수 k, 피가공막의 감쇠 계수 k'로 하였을 때, 이하의 수학식 1에 기재된 관계식을 만족하는 보호막을 이용하는 재료 및 가공광을 선택하면 된다.
본 실시예에서의 파장 355㎚에 대한 폴리아크릴산 및 피가공막인 Al의 감쇠 계수는 1.0×10-4, 3.36이다.
또, 레이저 조사된 보호막은 고체 상태를 유지할 수 있는 것이 바람직하다. 따라서, 레이저가 1펄스 조사되었을 때에 보호막을 융점(Tm) 이하로 유지할 수 있으면 된다. 보호막 선택의 기준으로서는 보호막의 비열 CF(J/㎤, ·K), 흡수 계수 α(1/㎚), 감쇠 계수 k, 반사율 RF(%), 보호막의 온도 변화 ΔT(K), 보호막의 융점 Tm(K), 대기 온도 T0(K), 레이저의 플루엔스 F(J/㎠·pulse), 레이저 파장 λ(㎚)로 하였을 때, 이하의 수학식 2 내지 수학식 4에 기재된 관계식을 만족하는 재료 및 가공광을 선택하면 된다.
본 실시예에서의 파장 355㎚에 대한 폴리아크릴산의 물성값을 표 1에 나타낸다.
또는 보호막이 레이저광에 대한 광 흡수가 크고, 광 가공에 의해 용융한 보호막이 가공 영역에 부착된 경우라도, 가공 영역 주변의 보호막이 광 가공 전과 마찬가지로 수용성을 유지하는 보호막이면 어느 것을 이용해도 상관없다. 예를 들면, 수산기, 카르복실기나 아미노기 등의 친수기를 갖는 유기 재료, 또는 수용성의 무기 재료이어도 된다. 이러한 특성을 갖는 보호막이면 광 가공 후에서의 수세 공정에서 보호막의 제거가 가능하게 되므로, 본 실시예의 보호막에 이용할 수 있다.
본 실시예에서는 광 가공용의 광원으로서 Q-switch YAG 레이저의 제3 고조파를 이용하고 있지만, 광원은 이에 한정되지 않고 Q-switch YAG 레이저의 제4 고조파(파장 266㎚)나 KrF 엑시머 레이저 등의 펄스 레이저, 및 램프광이어도 된다. 또한, 본 실시예에서는 레이저 가공은 0.4J/㎠·pulse에서 5회 조사함으로써 행하고 있지만, 가공 조건은 이에 한정되지 않고, 가공 영역 내에 잔사가 발생하지 않거나, 또는 피가공막인 금속막에 손상을 주지 않고 가공할 수 있는 플루엔스나 조사 횟수이면 된다.
또한, 본 실시예에서는 피가공막이 금속막인 경우에 대하여 설명하였지만, 적용예는 이에 한정되지 않고, 피가공막은 금속 산화막, 반사 방지막, 금속막, 실리콘 질화막, 또는 실리콘 탄화막, 실리콘 산화막, 다결정 Si 등에 이용해도 상관없다.
또한, 본 실시예에서는 광 가공 후에는 I선 레지스트막을 형성하고, 패터닝하고 있지만, 패터닝에 이용하는 레지스트막은 이에 한정되지 않고, KrF 레지스트, ArF 레지스트, EB 레지스트 등 어느 것을 이용해도 상관없다.
본 실시예에서는 보호막을 전면에 형성하였지만, 도 4에 도시한 바와 같이 원하는 위치에만 선택적으로 보호막을 형성해도 된다. 보호막의 선택적인 형성 방법으로서는, 예를 들면 일본 특개2000-79366에 기재된 방법을 이용하면 된다. 여기서, 선택적인 보호막의 형성 방법으로서, 일본 특개2000-79366에 기재된 방법을 예로 들어 이용하였지만, 막 두께가 제어된 보호막을 기판 위에 선택적으로 형성할 수 있는 방법이면 어느 방법을 이용해도 된다.
또한, 본 실시예에서는 광 가공 시에는 광의 조사 영역을 가공 영역과 동일한 크기로 하여 가공을 행하였지만, 광 가공 시에는 도 5의 (a), 도 5의 (b)에 도시한 바와 같이 기판 위에서의 가공광(141)의 조사 형상을 직사각형 형상으로 하고, 가공광(140)을 기판에 대하여 상대적으로 주사함으로써 가공을 행해도 된다. 기판과 광을 상대적으로 주사하는 방법으로서는, 광축을 고정하여 기판을 이동시킨다. 또는 형상을 제어한 슬릿(조리개)을 병진 운동시킴으로써, 광축을 이동시켜도 된다. 또, 부호 140은 가공 영역이다. 도 5의 (a)는 단면도, 도 5의 (b)는 가공 영역의 평면도이다.
예를 들면, 대기 중에서 소정의 가공 영역(세로 100㎛×가로 200㎛)에 대하여, 세로 100㎛×가로 5㎛의 슬릿을 형성하고, Q-switch YAG 레이저의 제3 고조파(파장 355㎚)를 플루엔스 1.0J/㎠·pulse, 발진 주파수 250㎐, 슬릿의 주사 속도를 500㎛/sec로 가공 영역의 일단으로부터 타단으로 주사시키면서, 레이저를 조사하여 보호막과 Al막을 제거한다.
통상, 파티클은 애블레이션에 의해 발생한 가스체가 팽창할 때에, 가스화할 수 없던 피가공막의 일부를 가스체가 불어 날림으로써 발생한다. 그 때문에, 가공 영역의 전체 영역을 일괄 조사에 의해 광 가공을 행했을 때에 비하여, 도 5에 도시한 슬릿 형상으로 조인 조사 영역을 피처리 기판에 대하여 상대적으로 주사시켜, 광 가공을 행하였을 때의 쪽이 1도의 광조사로 발생하는 가스의 체적이 작아지게 되어, 가공 영역 주변에의 파티클 수나 가공 영역 경계에서의 보호막의 막 벗겨짐을 보다 억제할 수 있다. 또한, 도 6의 (a), 도 6의 (b)에 도시한 바와 같이 직사각형 형상의 가공광(141a∼141d)이 주사 방향으로 등간격으로 복수 조사되어 있어도 된다. 또한, 도 6의 (c), 도 6의 (d)에 도시한 바와 같이 도트 형상의 가공광(141c, 141d)이 주사 방향으로 등간격으로, 및 주사 방향에 직교하는 방향으로 등간격으로 복수 조사되어 있어도 된다. 또한, 도 6의 (d)에 도시한 바와 같이 주사 방향에 인접하는 가공광(141d)이 오버랩하고 있어도 된다.
또, 직사각형 형상 또는 도트 형상이라고 하는 것은, 주사 방향의 길이가 가공 영역의 길이보다 짧은 사각형이다. 특히 직사각형 형상이란, 주사 방향에 직교하는 방향의 길이가 가공 영역의 주사 방향에 직교하는 방향의 길이와 대략 동일하다. 도트 형상이라고 하는 것은, 주사 방향의 길이가 가공 영역의 길이보다 짧은 사각형이다. 특히 직사각형 형상이란, 주사 방향에 직교하는 방향의 길이가 가공 영역의 주사 방향에 직교하는 방향의 길이보다 짧다.
〈제2 실시예〉
도 7은 본 발명의 제2 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도이다.
우선, 도 7의 (a)에 도시한 바와 같이 열 분해제를 함유한 노볼락 수지(유기 재료)를 주성분으로 한 유기막(149)을 회전 도포법으로써 Al막(107)에 도포한다. 다음으로, 100℃, 60초의 조건에서 핫 플레이트로 가열 처리를 행하여, 유기막(149) 내의 용제를 휘발시킴으로써, 보호막을 형성한다. 여기서, 열 분해제란, 열 분해 반응을 유기할 수 있는 촉매로서의 기능을 갖고, 마스크막으로서 기능하는 유기막을 구성하는 수지를 분해할 수 있는 것이면 되고, 특별히 한정되지 않는다.
다음으로, 도 7의 (b)에 도시한 바와 같이 피처리 기판을 150℃, 60초의 조건에서 가열 처리를 행한 유기막(150)을 얻는다. 가열 처리로, 열 분해제가 유기막을 구성하는 수지의 열 분해 반응의 촉매로서 기능한다. 열 분해 반응에 의해 수지의 주쇄가 절단된다. 수지의 주쇄가 절단되어 분자량이 작아지고, 유기막(150)의 내부 응력이 작아진다.
그리고, 도 7의 (c)에 도시한 바와 같이 대기 중에서 Q-switch YAG 레이저의 제3 고조파(파장 355㎚)를 이용하고, 가공 영역(세로 100㎛×가로 200㎛)에 대하여 레이저의 플루엔스가 0.6J/㎠·pulse에서 5회 조사함으로써 수지막(150)에 개구를 형성한다.
계속해서, 도 7의 (d)에 도시한 바와 같이 수지막을 마스크에 Al막을 웨트 에칭에 의해 선택 제거한다. 이 때, 막 벗겨짐에 유래하는 가공 불량이 발생하지 않았다.
수지막을 제거한 후, 제1 실시예와 마찬가지로 Al막(107) 위에 I선 레지스트막을 형성하고, 얼라이먼트 마크(106)에 얼라이먼트광(참조광)을 조사하여 얼라이먼트 마크의 위치를 인식한다. 인식된 얼라이먼트 마크(106)의 위치에 기초하여 노광을 행한 후, 현상을 행하여, 레지스트 패턴을 형성한다. 레지스트 패턴을 마스크로 하여 Al막(107)을 에칭하여, 배선 패턴을 형성한다. 상술한 공정에서 작성된 반도체 소자는 본 처리를 행하지 않고 작성한 안정된 디바이스 특성을 얻을 수 있어, 수율이 향상되었다.
이와 같이 열 분해 반응에 의해서, 마스크막으로서 기능하는 유기막을 구성하는 수지의 주쇄를 절단함으로써 보호막 내부에 걸리는 응력이 작아지므로, 내부에 걸리는 응력이 큰 재료라도 보호막으로서 이용할 수 있다.
또한, 본 실시예에서의 열 분해제는 마스크막의 성막 온도(본 실시예에서는 100℃)로부터 200℃의 온도 범위에서 반응이 개시하는 열 분해제를 함유하고 있다. 열 분해제의 반응 개시 온도가 성막 온도보다 낮으면, 성막 시의 가열 처리로 노볼락 수지의 분해가 너무 진행되므로, 가공 특성이 악화되는 문제가 발생한다. 또한, 반응 개시 온도가 200℃를 넘으면 노볼락 수지의 산화 반응에 의해 막 특성이 열화될 우려가 있다. 따라서, 열 분해제의 반응 개시 온도는 성막 온도로부터 200℃의 범위인 것이 바람직하다. 또한, 열 분해제의 첨가량이 지나치게 적으면 분해 반응이 거의 진행하지 않기 때문에, 광 가공 특성에 변화가 보이지 않아, 막 벗겨짐을 일으킨다. 또한, 열 분해제의 첨가량이 지나치게 많으면, 분해 반응이 촉진되므로, 광 가공 후 웨트 에칭 시에서의 약품 내성이 열화될 우려가 있다. 따라서, 노볼락 수지에 대한 열 분해제의 첨가량은 적절한 범위인 것이 바람직하다.
가공해야 할 금속막에 대하여 광 가공 장치의 플루엔스가 충분히 얻어지지 않는 경우에는, 제1 실시예의 패턴 형성 방법에서는 원하는 패턴을 형성하는 것이 용이하지 않다. 그러나, 본 실시예에서 설명한 패턴 형성 방법에 따르면, Al막의 가공에 가공광의 플루엔스가 관계없기 때문에, 원하는 패턴을 형성할 수 있다.
또한, 본 실시예에서는 마스크막의 개질 처리를 핫 플레이트에 의한 가열에 의해서 행하였지만, 가열 방법은 이에 한정되지 않고, 피처리 기판에 적외선을 조사함으로써 행해도 되고, 피처리 기판을 가열할 수 있는 것이면 어느 것을 이용해도 상관없다.
또한, 마스크막의 개질 처리는 가열 처리에 한정되는 것이 아니다. 이 밖에도 마스크막에 함유시키는 촉매가 에너지선을 조사함으로써 활성화하여, 마스크막을 분해시키는 기능을 갖는 광 촉매를 이용해도 된다. 또한, 광 촉매를 활성화시키는 에너지원은 자외선, 원자외선, 심자외선, 전자선 등의 광을 조사함으로써 촉매가 활성화하여, 마스크막을 분해 반응이 생기게 할 수 있는 것이면 어느 것을 이용해도 된다.
본 실시예에서는 대기 중에서 광 가공을 행하였지만, 흐르는 물 속에서 행해도 된다.
또한, 본 실시예에서는 마스크막의 광 가공 후에 행하는 금속막의 에칭 방법으로서는 웨트 에칭으로써 행하였지만, 에칭 방법은 이에 한정되지 않고 드라이 에칭이나 이방성 에칭이어도 되며, 피가공막의 특성에 의해 적절하게 최적의 방법을 선택하면 된다.
또한, 본 실시예에서는 피가공막이 금속막인 경우에 대하여 설명하였지만, 적용예는 이에 한정되지 않고, 피가공막은 금속 산화막, 반사 방지막, 금속막, 실리콘 질화막, 또는 실리콘 탄화막, 실리콘 산화막, 다결정 Si 등 어느 것에 이용해도 상관없다.
또한, 본 실시예에서는 광 가공 후에는 I선 레지스트막을 형성하여, 패터닝하고 있지만, 패터닝에 이용하는 레지스트막은 이에 한정되지 않고, KrF 레지스트, ArF 레지스트, EB 레지스트 등 어느 것을 이용해도 상관없다.
또한, 본 실시예에서는 광 가공 시에는 광의 조사 영역을 가공 영역과 동일한 크기로 하여 가공을 행하였지만, 제1 실시예에서도 설명한 바와 같이 광의 조사 형상을 직사각형 형상 또는 도트 형상으로 하고, 가공광을 기판에 대하여 상대적으로 주사함으로써 가공을 행해도 된다.
〈제3 실시예〉
도 8은 본 발명의 제3 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도이다. 또, 도 8에서, 얼라이먼트 마크가 형성되어 있는 영역만을 나타낸다.
도 8의 (a)에 도시한 바와 같이, 반도체 기판(101)을 회전시키면서, SiO2막(203) 상에 용제 및 반사 방지재를 포함하는 반사 방지막 형성용 약액(206)을 노즐(205)로부터 공급하고, 액상의 액막(204)을 형성한다. 또, 부호 106은 실리콘 기판에 매립하여 형성된 얼라이먼트 마크, 부호 201은 실리콘 질화막이다.
다음으로, 도 8의 (b)에 도시한 바와 같이 반도체 기판(101)을 회전시켜, 스핀 드라이 처리에 의해, 액막(204)으로부터 용제의 일부가 제거된 반사 방지막(207)을 얻는다. 스핀 드라이 처리 이외에도, 액막이 형성된 기판을 감압 하에 재치하고, 액막으로부터 일부의 용제를 제거해도 된다.
다음으로, 도 8의 (c)에 도시한 바와 같이 대기 중에서, 가공 영역(세로 100㎛×가로 200㎛)에 대하여 가공광(208)을 5회 조사함으로써 반사 방지막(207)에 개구를 형성한다. 개구가 형성되는 것은 얼라이먼트 마크의 상방이다. 광 가공 후에 SEM 관찰을 행한 결과, 반사 방지막의 가공 영역 주변에서 파티클이 잔류하지 않는, 양호한 가공을 할 수 있었던 것이 확인되었다. 가공광(208)은 Q-switch YAG 레이저의 제3 고조파(파장 355㎚)이고, 가공광(208)의 플루엔스가 0.4J/㎠·pulse이다.
다음으로, 도 8의 (d)에 도시한 바와 같이 핫 플레이트(210) 위에 반도체 기판(101)을 재치하고, 원하는 반사 방지 특성을 얻기 위해서, 300℃, 120초의 조건에서 가열 처리(본 가열 처리)를 행하여, 용제가 거의 완벽하게 제거된 반사 방지막(209)을 얻는다.
상기한 처리 후, 반사 방지막 위에 막 두께 200㎚의 ArF 광(파장 193㎚)용 화학 증폭형 포지티브 레지스트 형성하였다. 계속해서, 해당 기판을 ArF 엑시머 레이저가 광원인 노광 장치에 반송하여, 노광용 레티클을 통하여, 얼라이먼트광(참조광)을 조사하여 얼라이먼트 마크(106)의 위치를 인식한다. 얼라이먼트 마크(106)의 위치에 따라, 게이트 가공용 패턴을 전사한다. 해당 기판을 열 처리 후에 현상을 행하여, 게이트 가공용 패턴을 형성한다. 이와 같이 작성한 레지스트 패턴을 마스크로 가공하여 작성한 디바이스는 레이저 가공 시에 파티클이 발생하지 않고, 소정의 게이트 치수로 형성할 수 있으므로, 그 후의 공정을 거쳐 제작된 디바이스의 특성에 영향을 주지 않고 반도체 디바이스를 제조할 수 있었다.
본 실시예에서는 용제를 완벽하게 제거하기 위한 가열 처리를 행하기 전에 광 가공을 행하는 것을 특징으로 한다. 가열 처리 전에 광 가공을 행함으로써 반사 방지막은 빠르게 기화하고, 파티클이 없는 가공을 행할 수 있다. 한편, 종래 방법, 즉 300℃의 고온에서 가열 처리 후에 광 가공을 행하면, 반사 방지막은 기화하기 어렵기 때문에, 파티클이 발생한다. 특히, 반사 방지막 중에는 가열 처리에 의해서 가교 반응함으로써, 반사 방지 특성이 얻어지는 것도 있다. 반사 방지막이 가교하는 것인 경우, 광 가공 시에는 보다 기화하기 어려워지므로, 파티클이 보다 다수 발생한다.
본 실시예에서는 가공광으로서 Q-switch YAG 레이저의 제3 고조파를 이용하고 있지만, 가공광은 이에 한정되지 않고 Q-switch YAG 레이저의 제4 고조파(파장 266㎚)나 KrF 엑시머 레이저 등의 펄스 레이저, 및 램프광이어도 된다. 또한, 본 실시예에서 광 가공은 상술한 조건에 한정되지 않고, 가공 영역 내에 잔사가 발생하지 않거나, 또는 반사 방지막의 하층막에 손상을 주지 않고 가공할 수 있는 플루엔스나 조사 횟수이면 된다. 또한, 본 실시예에서는 대기 하에서 광 가공을 행한 이 가공 영역 위에 액류 또는 기류가 형성된 상태에서 행해도 된다.
또한, 본 실시예에서는 광 가공 시에는 광의 조사 영역을 가공 영역과 동일한 크기로 하여 가공을 행하였지만, 제1 실시예에서도 설명한 바와 같이 광의 조사 영역을 슬릿 형상으로 조이고, 기판과 광을 상대적으로 주사함으로써 가공을 행해도 된다.
또한, 본 실시예에서는 피가공막이 반사 방지막인 경우에 대하여 설명하였지만, 피가공막은 이에 한정되지 않고, 레지스트막, 산화 규소막, 폴리이미드막 등의 도포막이면 어느 것에 이용해도 상관없다.
〈제4 실시예〉
도 9는 본 발명의 제4 실시예에 따른 반도체 장치의 제조 공정을 나타내는 공정 단면도이다. 도 9에서, 도 1과 동일한 부위에는 동일 부호를 붙여, 그 설명을 생략한다.
우선, 도 9의 (a)에 도시한 바와 같이 회전 도포법으로써 용제를 함유하는 반사 방지막 형성용 약액(206)을 공급하여, 액막(204)을 형성한다. 그 후, 스핀 드라이 처리를 행하여 피처리 기판 위에 액막으로부터 일부의 용제가 제거된 반사 방지막을 형성한다. 스핀 드라이 처리 이외에도, 액막이 형성된 기판을 감압 하에 재치하여, 액막으로부터 일부의 용제를 제거해도 된다.
다음으로, 도 9의 (b)에 도시한 바와 같이 핫 플레이트(210) 위에 반도체 기판(101)을 재치하고, 150℃, 60초의 조건에서 프리 가열 처리를 행하여, 막 내에 함유되는 용제의 일부가 제거된 반사 방지막(217)을 얻는다. 본 실시예에 이용한 반사 방지막이 리소그래피 공정에 필요한 반사 방지 특성을 얻기 위해서는 통상 300℃ 가열 처리를 행한다. 그러나, 이 단계에서의 기판의 가열 처리는 그보다 낮은 온도에서 행하는 것을 특징으로 한다.
다음으로, 도 9의 (c)에 도시한 바와 같이 대기 중에서, 가공 영역(세로 100㎛×가로 200㎛)에 대하여 가공광(208)을 5회 조사함으로써 반사 방지막(207)에 개구를 형성한다. 개구가 형성되는 것은 얼라이먼트 마크의 상방이다. 광 가공 후에 SEM 관찰을 행한 결과, 반사 방지막의 가공 영역 주변에서 파티클이 잔류하지 않는, 양호한 가공을 할 수 있었던 것이 확인되었다. 가공광(208)은 Q-switch YAG 레이저의 제3 고조파(파장 355㎚)이고, 가공광(208)의 플루엔스가 0.4J/㎠·pulse이다.
다음으로, 도 9의 (d)에 도시한 바와 같이 핫 플레이트(210) 위에 반도체 기판(101)을 재치하고, 350℃, 120초의 조건에서 본 가열 처리를 행하여, 막 내의 용제가 거의 제거되어, 가교 반응이 발생한 반사 방지막(218)을 얻는다.
상기한 처리 후, 반사 방지막 상에 막 두께 200㎚의 ArF 광(파장 193㎚)용 화학 증폭형 포지티브 레지스트를 형성하였다. 계속해서, 해당 기판을 ArF 엑시머 레이저가 광원인 노광 장치에 반송하여, 노광용 파티클을 통하여, 얼라이먼트광(참조광)을 얼라이먼트 마크(106)에 조사하여, 얼라이먼트 마크(106)의 위치를 얻는다. 얼라이먼트 마크(106)의 위치에 따라, 게이트 가공용 패턴을 전사한다. 해당 기판을 열 처리 후에 현상을 행하여, 게이트 가공용 패턴을 형성한다. 이와 같이 작성한 레지스트 패턴을 마스크로 가공하여 작성한 디바이스는 레이저 가공 시에 파티클이 발생하지 않고, 소정의 게이트 치수로 형성할 수 있으므로, 그 후의 공정을 거쳐 제작된 디바이스의 특성에 영향을 주지 않고 반도체 디바이스를 제조할 수 있다.
제3 실시예에서는 스핀 드라이 처리를 이용하여 액막 내의 용제의 일부를 제거하고 있었다. 그러나, 피가공막 내에는 회전 도포법으로 막을 형성한 단막에서는 막 내에 용제를 다량으로 함유하고 있기 때문에, 그 상태에서 광 가공을 행하면 막 벗겨짐 등이 발생할 우려가 있다. 본 실시예에서는 스핀 드라이 처리에 의해, 프리 가열 처리에 의해 용제를 더욱 제거하고 있기 때문에, 막 벗겨짐을 일으키지 않아 파티클이 발생하지 않는다.
본 실시예에서는 반사 방지막을 얻기 위한 프리 가열 처리의 가열 온도 조건은 150℃이다. 제3 실시예에서도 설명한 바와 같이 광 가공 전의 가열 온도가 너무 높으면, 광 가공 시에는 반사 방지막은 기화하기 어려워져, 파티클이 발생한다. 특히, 피가공막이 가열 처리에 의해서 가교 반응을 발생하는 것의 경우에는 보다 현저하게 되므로, 이러한 피가공막의 광 가공을 행할 때에는 광 가공 전에서의 기판의 가열 온도는 반사 방지막의 가교 온도 미만인 것이 바람직하다.
또한, 반대로 가열 온도가 낮으면, 재료에 따라서는 막 내에 용제가 다량으로 남기 때문에, 막 강도가 열화된다. 그 때문에, 광 가공 시에 막 벗겨짐 등이 발생할 우려가 있다. 따라서, 광 가공 전의 단계에서의 기판의 가열 온도는 반사 방지막의 가교 온도 미만, 또한 가공 형상에 영향을 미치지 않을 정도의 범위인 것이 필요하다.
본 실시예에서는 광 가공용의 광원으로서 Q-switch YAG 레이저의 제3 고조파를 이용하고 있지만, 광원은 이에 한정되지 않고 Q-switch YAG 레이저의 제4 고조파(파장 266㎚)나 KrF 엑시머 레이저 등의 펄스 레이저, 및 램프광이어도 된다. 또한, 본 실시예에서는 레이저 가공은 0.4J/㎠·pulse에서 5회 조사함으로써 행하고 있지만, 가공 조건은 이에 한정되지 않고 가공 영역 내에 잔사가 발생하지 않거나, 또는 반사 방지막의 하층에 형성되어 있는 층간 절연막에 손상을 주지 않고 가공할 수 있는 플루엔스나 조사 횟수이면 된다. 또한, 본 실시예에서는 대기 하에서 광 가공을 행하였지만 흐르는 물에서 행해도 된다.
또한, 본 실시예에서는 광 가공 시에는 광의 조사 영역을 가공 영역과 동일한 크기로 하여 가공을 행하였지만, 제1 실시예에서도 설명한 바와 같이 광의 조사 영역을 슬릿 형상으로 조이고, 기판과 광을 상대적으로 주사함으로써 가공을 행해도 된다.
또한, 본 실시예에서는 피가공막이 반사 방지막인 경우에 대해서 설명했지만, 피가공막은 이에 한정되지 않고, 레지스트막, 산화 규소막, 폴리이미드막 등의 도포막이면 어느 것에 이용해도 상관없다.
또, 본 발명은 상기 실시예에 한정되는 것이 아니다. 예를 들면, 각 실시예에서는 반도체 장치의 제조 공정에 적용한 예를 나타내었지만, 다른 용도에도 이용할 수 있다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서, 여러가지 변형하여 실시할 수 있다.
이상 설명한 바와 같이 본 발명에 따르면, 피처리 기판 위에 형성된 피가공막을 선택적으로 제거하여, 패턴을 형성하는 방법에 관하여, 피가공막 상에 수용성의 보호막을 형성 후에 보호막과 피가공막의 가공을 일괄적으로 행하거나, 또는 피가공막의 내부 응력이 작게 하는 처리를 행함으로써 가공 영역 주변에 파티클이나 잔사가 없는 광 가공을 행할 수 있다.
도 1은 제1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 2는 제1 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 3은 제1 실시예에 따른 보호막의 제거 처리를 나타내는 도면.
도 4는 제1 실시예에 따른 반도체 장치의 제조 공정의 변형예를 나타내는 도면.
도 5는 제1 실시예에 따른 반도체 장치의 제조 공정의 변형예를 나타내는 도면.
도 6은 제1 실시예에 따른 반도체 장치의 제조 공정의 변형예를 나타내는 도면.
도 7은 제2 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 8은 제3 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
도 9는 제4 실시예에 따른 반도체 장치의 제조 공정을 나타내는 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
101 : 반도체 기판
102 : 층간 절연막
105 : 비어 플러그
106 : 얼라이먼트 마크
107 : Al막
109 : 보호막
110 : 가공광
112 : 레지스트막
113 : 얼라이먼트광(참조광)

Claims (29)

  1. 기판 상의 피가공막 상에 수용성의 보호막을 형성하는 공정과,
    가공광을 조사하여, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거하는 공정과,
    상기 보호막을 물에 의해 용해 제거하는 공정을 포함하는 것을 특징으로 하는 가공 방법.
  2. 제1항에 있어서,
    상기 가공광의 파장 λ에 있어서의 상기 보호막에 상기 보호막의 감쇠 계수 k가 상기 피가공막의 감쇠 계수 k'보다 작은 보호막을 이용하는 것을 특징으로 하는 가공 방법.
  3. 제2항에 있어서,
    상기 가공의 조사는 상기 보호막의 비열 CF, 흡수 계수 α, 감쇠 계수 k, 반사율 RF, 상기 보호막의 온도 변화 ΔT, 상기 보호막의 융점 Tm, 대기 온도 T0 , 상기 가공광의 플루엔스 F, 상기 가공광의 파장 λ로 하였을 때,
    의 관계를 만족하는 조건에서 행하는 것을 특징으로 하는 가공 방법.
  4. 제1항에 있어서,
    상기 보호막의 성질로서, 상기 보호막 및 상기 피가공막의 가공 영역을 선택적으로 제거한 후에도, 가공 영역 주변의 상기 보호막이 수용성을 유지하는 성질을 갖는 것을 특징으로 하는 가공 방법.
  5. 제1항에 있어서,
    상기 보호막은 친수기를 갖는 유기 재료로 구성되어 있는 것을 특징으로 하는 가공 방법.
  6. 제1항에 있어서,
    상기 보호막은 무기 재료로 구성되어 있는 것을 특징으로 하는 가공 방법.
  7. 제1항에 있어서,
    상기 보호막은 상기 기판 위의 일부에 선택 형성되는 것을 특징으로 하는 가공 방법.
  8. 피가공막 위에 유기 수지로 구성된 유기막을 형성하는 공정과,
    상기 유기막의 내부 응력을 작게 하는 공정과,
    상기 유기막에 가공광을 조사하여, 상기 가공 영역의 상기 유기막을 선택 제거하는 공정과,
    상기 유기막을 마스크로 하여, 상기 피가공막을 에칭하는 공정을 포함하는 것을 특징으로 하는 가공 방법.
  9. 제8항에 있어서,
    상기 유기막은 유기 수지와, 해당 수지의 주쇄를 분해하기 위한 촉매로서 기능하는 분해 개시제를 함유하는 것을 특징으로 하는 가공 방법.
  10. 제9항에 있어서,
    상기 수지의 내부 응력을 작게 하는 처리는, 가열 처리에 의해 상기 분해 개시제가 상기 유기 수지의 주쇄를 분해하는 것을 특징으로 하는 가공 방법.
  11. 제9항에 있어서,
    상기 수지의 내부 응력을 작게 하는 처리는, 에너지선의 조사에 의해 상기 분해 개시제가 상기 유기 수지의 주쇄를 분해하는 것을 특징으로 하는 가공 방법.
  12. 제11항에 있어서,
    상기 에너지선은 자외선, 원자외선, 심자외선, 전자선 중 어느 하나를 포함하는 것을 특징으로 하는 가공 방법.
  13. 기판 위에 용제를 포함하는 도포막 형성용 약액을 공급하여 상기 기판 주면에 액막을 형성하는 공정과,
    액막 내에 함유되는 용제의 일부를 제거함으로써 피가공막을 형성하는 공정과,
    상기 피가공막의 가공 영역에 가공광을 선택 조사하여, 상기 피가공막을 선택 제거하는 공정과,
    상기 가공광 조사 후에, 피가공막 내에 함유되는 용제를 거의 완벽하게 제거하는 본 가열 처리를 행하는 공정을 포함하는 것을 특징으로 하는 가공 방법.
  14. 제13항에 있어서,
    액막 내에 함유되는 용제의 일부의 제거는 스핀 드라이 처리, 감압 처리, 및 프리 가열 처리를 포함하는 그룹에서 하나 이상 선택된 처리를 조합하는 것을 특징으로 하는 가공 방법.
  15. 제14항에 있어서,
    상기 프리 가열 처리의 처리 온도는, 상기 본 가열 처리의 처리 온도 이하인 것을 특징으로 하는 가공 방법.
  16. 제1항, 제8항 및 제13항 중 어느 한 항에 있어서,
    상기 가공광의 조사는 상기 가공 영역 위에 기류 또는 액류가 형성된 상태에서 행하는 것을 특징으로 하는 가공 방법.
  17. 제1항, 제8항 및 제13항 중 어느 한 항에 있어서,
    상기 기판은 상기 가공 영역에 형성된 얼라이먼트 마크, 또는 위치 어긋남 계측 마크를 구비하는 것을 특징으로 하는 가공 방법.
  18. 제1항, 제8항 및 제13항 중 어느 한 항에 있어서,
    상기 피가공막은 반사 방지막, 금속막, 금속 산화막, 실리콘 질화막, 또는 실리콘 탄화막, 실리콘 산화막, 다결정 Si 중 어느 하나인 것을 특징으로 하는 가공 방법.
  19. 제1항, 제8항 및 제13항 중 어느 한 항에 있어서,
    상기 가공광은 레이저광, 램프광인 것을 특징으로 하는 가공 방법.
  20. 제1항, 제8항 및 제13항 중 어느 한 항에 있어서,
    상기 가공광의 상기 기판 위에서의 조사 형상은 상기 가공 영역보다 작고,
    상기 가공광을 상기 기판에 대하여 주사시키는 것을 특징으로 하는 가공 방법.
  21. 제20항에 있어서,
    상기 가공광의 조사 형상은 상기 가공광의 주사 방향의 폭이 상기 가공 영역의 상기 주사 방향의 폭보다 짧은 사각형인 것을 특징으로 하는 가공 방법.
  22. 제20항에 있어서,
    상기 가공광이 상기 주사 방향을 따라 등간격으로 복수 조사되어 있는 것을 특징으로 하는 가공 방법.
  23. 반도체 기판과 위치 정렬 마크를 구비하는 피처리 기판 위에, 피가공막 및 수용성의 보호막을 형성하는 공정과,
    상기 위치 정렬 마크를 포함하는 가공 영역의 상기 보호막 및 상기 피가공막에 대하여 가공광을 조사하여, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거하는 공정과,
    상기 가공광의 조사 후, 상기 보호막을 물에 의해 용해 제거하는 공정과,
    상기 피가공막 상에 감광성막을 형성하는 공정과,
    상기 위치 정렬 마크에 참조광을 조사하여 해당 마크의 위치를 인식하는 공정과,
    인식된 위치 정렬 마크의 위치 정보에 기초하여, 상기 감광성막의 소정의 위치에 에너지선을 조사하여 해당 감광성막에 잠상을 형성하는 공정과,
    상기 잠상이 형성된 감광성막을 현상하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  24. 반도체 기판과 위치 정렬 마크를 구비하는 피처리 기판 위에, 피가공막 및 수용성의 보호막을 형성하는 공정과,
    상기 위치 정렬 마크를 포함하는 가공 영역의 상기 보호막 및 상기 피가공막에 대하여 가공광을 조사하고, 상기 보호막 및 상기 피가공막의 가공 영역을 선택 제거하는 공정과,
    상기 가공광의 조사 후, 상기 보호막을 물에 의해 용해 제거하는 공정과,
    상기 피가공막 상에 반사 방지막 및 감광성막을 순차적으로 형성하는 공정과,
    상기 위치 정렬 마크에 참조광을 조사하여 해당 마크의 위치를 인식하는 공정과,
    인식된 위치 정렬 마크의 위치 정보에 기초하여, 상기 감광성막의 소정의 위치에 에너지선을 조사하여 해당 감광성막에 잠상을 형성하는 공정과,
    상기 잠상이 형성된 감광성막을 현상하는 공정을 포함하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  25. 반도체 기판과 위치 정렬 마크를 구비하는 피처리 기판 위에, 피가공막 및 유기막을 형성하는 공정과,
    상기 유기막의 내부 응력을 작게 하는 공정과,
    상기 위치 정렬 마크를 포함하는 영역의 상기 유기막에 대하여 가공광을 조사함으로써, 상기 유기막을 선택적으로 제거하는 공정과,
    상기 유기막을 마스크로 하여 상기 피가공막을 에칭하는 공정과,
    상기 피가공막의 에칭 후, 상기 유기막을 제거하는 공정과,
    상기 피가공막 상에 감광성막을 형성하는 공정과,
    상기 위치 정렬 마크에 참조광을 조사하여 해당 마크의 위치를 인식하는 공정과,
    인식된 위치 정렬 마크의 위치 정보에 기초하여 상기 감광성막의 소정의 위치에 에너지선을 조사하여 해당 감광성막에 잠상을 형성하는 공정과,
    상기 잠상이 형성된 감광성막을 현상하는 공정을 포함하는 반도체 장치의 제조 방법.
  26. 반도체 기판과 위치 정렬 마크를 구비하는 피처리 기판 위에, 피가공막 및 유기막을 형성하는 공정과,
    상기 유기막의 내부 응력을 작게 하는 공정과,
    상기 위치 정렬 마크를 포함하는 영역의 상기 유기막에 대하여 가공광을 조사함으로써, 상기 유기막을 선택적으로 제거하는 공정과,
    상기 유기막을 마스크로 하여 상기 피가공막을 에칭하는 공정과,
    상기 피가공막의 에칭 후, 상기 유기막을 제거하는 공정과,
    상기 피가공막 상에 반사 방지막 및 감광성막을 순차적으로 형성하는 공정과,
    상기 위치 정렬 마크에 참조광을 조사하여 해당 마크의 위치를 인식하는 공정과,
    인식된 위치 정렬 마크의 위치 정보에 기초하여 상기 감광성막의 소정의 위치에 에너지선을 조사하여 해당 감광성막에 잠상을 형성하는 공정과,
    상기 잠상이 형성된 감광성막을 현상하는 공정을 포함하는 반도체 장치의 제조 방법.
  27. 반도체 기판과 위치 정렬 마크를 구비하는 피처리 기판 위에 용제를 함유하는 도포막 형성용 약액을 공급하여 해당 기판 주면에 액막을 형성하는 공정과,
    액막 내에 함유되는 용제의 일부를 제거함으로써 피가공막을 형성하는 공정과,
    상기 위치 정렬 마크를 포함하는 영역의 상기 피가공막에 가공광을 선택 조사하여, 상기 피가공막을 선택 제거하는 공정과,
    상기 가공 광조사 후에, 피가공막 내에 함유되는 용제를 거의 완벽하게 제거하는 본 가열 처리를 행하는 공정과,
    상기 피가공막 상에 감광성막을 형성하는 공정과,
    상기 위치 정렬 마크에 참조광을 조사하여 해당 마크의 위치를 인식하는 공정과,
    인식된 위치 정렬 마크의 위치 정보에 기초하여 상기 감광성막의 소정의 위치에 에너지선을 조사하여 해당 감광성막에 잠상을 형성하는 공정과,
    상기 잠상이 형성된 감광성막을 현상하는 공정을 포함하는 반도체 장치의 제조 방법.
  28. 제27항에 있어서,
    액막 내에 함유되는 용제의 일부의 제거는 스핀 드라이 처리, 감압 처리, 및 프리 가열 처리를 포함하는 그룹에서 하나 이상 선택된 처리를 조합하는 것을 특징으로 하는 반도체 장치의 제조 방법.
  29. 제28항에 있어서,
    상기 프리 가열 처리의 처리 온도는 상기 본 가열 처리의 처리 온도 이하인 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020040063081A 2003-08-13 2004-08-11 가공 방법 및 반도체 장치의 제조 방법 KR100624592B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00292973 2003-08-13
JP2003292973A JP2005059064A (ja) 2003-08-13 2003-08-13 加工方法及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
KR20050019047A true KR20050019047A (ko) 2005-02-28
KR100624592B1 KR100624592B1 (ko) 2006-09-20

Family

ID=34370113

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040063081A KR100624592B1 (ko) 2003-08-13 2004-08-11 가공 방법 및 반도체 장치의 제조 방법

Country Status (5)

Country Link
US (1) US20050069815A1 (ko)
JP (1) JP2005059064A (ko)
KR (1) KR100624592B1 (ko)
CN (3) CN1963994A (ko)
TW (1) TWI291392B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007299947A (ja) * 2006-04-28 2007-11-15 Toshiba Corp 半導体装置の製造方法
CN1870234B (zh) * 2006-06-15 2011-07-20 友达光电股份有限公司 薄膜晶体管的制作方法
JP2008085118A (ja) 2006-09-28 2008-04-10 Toshiba Corp 半導体装置の製造方法
CN102837369B (zh) * 2012-09-18 2015-06-03 广东工业大学 一种绿激光划片蓝宝石的工艺方法
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
US9779932B2 (en) * 2015-12-11 2017-10-03 Suss Microtec Photonic Systems Inc. Sacrificial layer for post-laser debris removal systems
KR102178118B1 (ko) 2017-09-25 2020-11-13 주식회사 엘지화학 액정 배향용 필름의 제조방법
CN111761954A (zh) * 2020-07-29 2020-10-13 东莞通华液晶有限公司 一种lcd玻璃板的油墨网印工艺
CN117817135A (zh) * 2024-03-05 2024-04-05 鑫业诚智能装备(无锡)有限公司 一种激光自动标刻装置及标刻方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2599513B2 (ja) * 1990-06-25 1997-04-09 インターナショナル・ビジネス・マシーンズ・コーポレイション アブレーション・マスク
EP0552058B1 (en) * 1992-01-17 1996-12-18 Fujitsu Limited Method of producing multi-layered wiring substrate
JPH08255795A (ja) * 1995-03-15 1996-10-01 Sony Corp 半導体製造方法および装置
US6232417B1 (en) * 1996-03-07 2001-05-15 The B. F. Goodrich Company Photoresist compositions comprising polycyclic polymers with acid labile pendant groups
US6231917B1 (en) * 1998-06-19 2001-05-15 Kabushiki Kaisha Toshiba Method of forming liquid film
JP2000164565A (ja) * 1998-11-26 2000-06-16 Sony Corp 半導体製造装置
KR100465864B1 (ko) * 1999-03-15 2005-01-24 주식회사 하이닉스반도체 유기 난반사방지 중합체 및 그의 제조방법
US6294460B1 (en) * 2000-05-31 2001-09-25 Advanced Micro Devices, Inc. Semiconductor manufacturing method using a high extinction coefficient dielectric photomask
TW550635B (en) * 2001-03-09 2003-09-01 Toshiba Corp Manufacturing system of electronic devices
JP3854889B2 (ja) * 2001-04-19 2006-12-06 キヤノン株式会社 金属または金属化合物パターンの製造方法および電子源の製造方法
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
US7074358B2 (en) * 2001-12-13 2006-07-11 Alexander Sergeievich Gybin Polymer casting method and apparatus
WO2003055636A1 (en) * 2001-12-21 2003-07-10 Ifire Technology Inc. Method of laser ablation for patterning thin film layers for electroluminescent displays
CN1276306C (zh) * 2002-05-14 2006-09-20 株式会社东芝 加工方法及半导体器件的制造方法
JP2004322168A (ja) * 2003-04-25 2004-11-18 Disco Abrasive Syst Ltd レーザー加工装置

Also Published As

Publication number Publication date
US20050069815A1 (en) 2005-03-31
TWI291392B (en) 2007-12-21
KR100624592B1 (ko) 2006-09-20
CN100338731C (zh) 2007-09-19
CN1581432A (zh) 2005-02-16
JP2005059064A (ja) 2005-03-10
CN1963994A (zh) 2007-05-16
TW200505614A (en) 2005-02-16
CN1963995A (zh) 2007-05-16

Similar Documents

Publication Publication Date Title
US5733711A (en) Process for forming both fixed and variable patterns on a single photoresist resin mask
US5505320A (en) Method employing laser ablating for providing a pattern on a substrate
TW200523989A (en) Method for forming resist pattern and method for manufacturing semiconductor device
JP4524744B2 (ja) 有機マスクの形成方法及び該有機マスクを利用したパターン形成方法
JPH10307383A (ja) マスク上の欠陥を修理する方法
JP3387062B2 (ja) 光透過可能基板の欠陥を矯正又は修理する方法及びフォトマスク又はレチクルを形成する方法
KR100624592B1 (ko) 가공 방법 및 반도체 장치의 제조 방법
US20080289651A1 (en) Method and apparatus for wafer edge cleaning
JPH04327993A (ja) スクリーンがけ作業用の開裂可能ポリマーマスク
JP2697447B2 (ja) レーザアブレーション加工方法と電子装置
JP2008085118A (ja) 半導体装置の製造方法
JP2004335873A (ja) パターン形成方法
JP2008242175A (ja) 薄膜パターンの形成方法及びカラーフィルタ用ブラックマトリックス基板の製造方法
TWI401542B (zh) 移除上塗層而減低浸潤式微影之缺陷
JP4001785B2 (ja) 印刷可能交互位相シフト・フィーチャを除去するためのフェムト秒レーザ融除によるテーパ付きイオン埋込み
US5356758A (en) Method and apparatus for positively patterning a surface-sensitive resist on a semiconductor wafer
JP2007130688A (ja) 加工方法及び半導体装置の製造方法
JP2007096340A (ja) 加工方法及び半導体装置の製造方法
KR100280857B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2002529802A (ja) 間接的なレジストのレーザパタニング
US5866302A (en) Pattern formation method
JPH11168052A (ja) 半導体装置の製造方法
JPH0778820A (ja) 薄膜パターンの形成方法
JPS62219525A (ja) 光照射エツチング法
JP4178227B2 (ja) 基板処理方法及び半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110727

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee