KR20050014312A - 반도체소자의 배선방법 - Google Patents

반도체소자의 배선방법

Info

Publication number
KR20050014312A
KR20050014312A KR1020030052887A KR20030052887A KR20050014312A KR 20050014312 A KR20050014312 A KR 20050014312A KR 1020030052887 A KR1020030052887 A KR 1020030052887A KR 20030052887 A KR20030052887 A KR 20030052887A KR 20050014312 A KR20050014312 A KR 20050014312A
Authority
KR
South Korea
Prior art keywords
hard mask
photoresist pattern
mask patterns
contact holes
interlayer insulating
Prior art date
Application number
KR1020030052887A
Other languages
English (en)
Inventor
김형진
이정훈
정병홍
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020030052887A priority Critical patent/KR20050014312A/ko
Publication of KR20050014312A publication Critical patent/KR20050014312A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48—Data lines or contacts therefor
    • H10B12/482—Bit lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

반도체 소자의 배선방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 것을 구비한다. 상기 층간절연막 상에 복수개의 평행한 하드마스크 패턴들을 형성한다. 상기 하드마스크 패턴들을 갖는 반도체기판 상에 블록 감광막 패턴들을 형성한다. 상기 블록 감광막 패턴은 상기 하드마스크 패턴들과 교차하는 라인형태의 개구부를 갖도록 형성된다. 상기 블록 감광막 패턴 및 상기 하드마스크 패턴들을 식각 마스크로 사용하여 상기 층간절연막을 부분 식각하여 상기 하드마스크 패턴들 사이에 예비 콘택홀을 형성한다. 이어서, 상기 블록 감광막 패턴을 제거한다. 상기 하드마스크 패턴들을 식각 마스크로 사용하여 상기 층간절연막을 식각하여 상기 예비 콘택홀들 하부에 상기 반도체기판을 노출시키는 콘택홀들을 형성함과 동시에 상기 하드마스크 패턴들 사이에 배선 그루부들을 형성한다. 상기 배선 그루브들 및 상기 콘택홀들을 채우는 도전막 패턴들을 형성한다.

Description

반도체소자의 배선방법 {method of forming interconnection lines in a semiconductor device}
본 발명은 반도체소자의 제조방법에 관한 것으로, 특히 반도체 소자의 배선방법에 관한 것이다.
반도체 소자의 고 집적화는 포토리소그래피 기술의 해상력 향상과 밀접한 관계를 가지고 있다. 따라서 반도체 소자의 미세화와 함께 L/S(line and space) 타입이나 콘택트 타입의 피치(pitch)가 적어지면서 마스크로 사용되는 포토레지스트 패턴의 미세화가 요구되어 포토리소그래피 공정에 많은 부담을 주게된다.
포토리소그래피 기술에 있어서, 포토레지스트 패턴의 분해능(F)은 다음의 수학식 으로 표현될 수 있다.
F=0.5* λ/NA
여기서, λ는 광원의 파장을 나타내고, NA는 렌즈의 수차(numerical aperture) 를 나타낸다.
상기 수학식으로부터 알 수 있듯이, 상기 분해능(F)은 광원의 파장(λ)에 비례하고 수차(NA)에 반비례한다. 따라서, 상기 분해능(F)을 향상시키기 위해서는 짧은 파장을 갖는 빛이 요구되고 큰 수차를 갖는 렌즈가 요구된다.
최근에, 고집적 반도체소자를 제조하는 데 있어서, 193nm의 파장을 갖는 ArF 레이저와 같은 빛이 널리 사용되고 있다. 그러나, 상기 ArF 레이저를 사용하여 포토리소그래피 공정을 실시할지라도, 150nm의 피치를 갖는 패턴들을 형성하는 데 한계가 있다.
도1 내지 도3c는 종래의 비트라인 형성방법을 설명하기 위한 단면도들이다. 각 도면들에 있어서, 참조부호 "A"로 표시된 영역은 주변회로 영역을 나타내고 참조부호 "B"로 표시된 영역은 셀 어레이 영역을 나타낸다.
도 1을 참조하면, 반도체기판(100)상에 제1 층간절연막(102)을 형성한다. 상기 제1 층간절연막(102)상에 제1 포토레지스트 패턴(104)을 형성한다. 상기 제1포토레지스트 패턴(104)은 상기 제1 층간절연막(102)의 소정영역들을 노출시키는 개구부들을 갖도록 포토리소그래피 공정을 사용하여 형성된다. 상기 개구부들의 직경 및 그들 사이의 간격이 미세한 크기를 갖는 경우에, 상기 제1 포토레지스트 패턴(104)을 형성하기 위한 포토리소그래피 공정에 사용되는 노광 빛의 파장을 감소시켜야 한다. 그렇지 않으면, 도 1에 도시된 바와 같이 비정상적인 프로파일을 갖는 포토레지스트 패턴(104a 또는 104b)이 형성될 수 있다.
한편, 상기 개구부들의 프로파일을 개선시키기 위하여 단 파장을 갖는 노광 빛을 사용하는 경우에, 상기 단 파장의 노광 빛에 적합한 감광막은 후속의 식각 공정동안 불량한 식각 선택비를 보인다. 따라서, 이상적인 프로파일을 갖는 제1 포토레지스트 패턴(104)을 형성하기 위한 포토리소그래피 공정에 있어서, 노광 빛의 파장을 감소시키는 데 한계가 있다.
도 2를 참조하면, 상기 제1 포토레지스트 패턴(104a 또는 104b)을 형성한 후에 상기 제1 포토레지스트 패턴(104a 또는 104b)을 식각마스크로 하여 노출된 부분의 상기 제1 층간절연막(102)을 식각하여 콘택홀(106)을 형성한다. 이 과정에서 상술한 포토레지스트 패턴의 변형이 상기 제1 층간절연막(102)식각 공정에 그대로 반영된다. 그 결과 상기 제1 층간절연막(102)내에 원하는 콘택홀 프로파일(108)이 형성되지 않고 과도하게 식각되거나 상기 반도체기판(100)상의 활성영역까지 식각되지 않고 상기 제1 층간절연막(102)이 남게 되어 변형된 콘택홀 프로파일(108a 또는 108b)로 나타난다. 이어서 상기 제1 포토레지스트 패턴(104a 또는 104b)을 제거한다.
도 3a 및 도 3b를 참조하면, 상기 콘택홀(106)내에 도전성 물질을 증착한 후 화학적 기계적 연마등의 평탄화공정을 통해 상기 제1 층간절연막(102)이 노출될때까지 상기 도전성 물질을 연마하여 콘택플러그(110)를 형성한다. 그러나 이과정에서 상술한 바와 같이 상기 제1 층간절연막(102)이 과식각되거나 충분히 식각되지 않은 경우에는 상기 도 3a에 나타낸 바와 같이 상기 콘택 플러그(110)간에 단락이 발생하게 되거나, 상기 도 3b에 나타낸 바와 같이 상기 콘택 플러그(110)와 상기 반도체 기판(100)상의 활성영역간에 콘택이 형성되지 않게 된다.
도 3c를 참조하면, 상기 콘택 플러그(110)를 형성한 후 상기 제 1층간절연막 (102)상에 식각정지층인 질화실리콘막(112)과 제2 층간절연막(114)을 차례로 형성한다. 이어서 상기 제2 층간절연막(114)상에 제2 포토레지스트 패턴(116)을 형성한다. 상기 제2 포토레지스트 패턴(116)은 상기 제2 층간절연막(114)의 소정영역들을 노출시키는 개구부들을 갖도록 포토리소그래피 공정을 사용하여 형성된다. 상기 제2 포토레지스트 패턴(116)을 식각마스크로 하여 상기 제2 층간절연막(114)과 상기 질화실리콘막(112)을 식각한다. 그 결과 상기 제2 층간절연막(114)내에 비트라인 그루브가 형성된다. 이어서 상기 제2 포토레지스트 패턴(116)을 제거하고 상기 비트라인 그루브에 도전성물질을 증착하여 비트라인 (118)을 형성한다.
이 과정에서 상기 제2 포토레지스트 패턴(116) 형성시 마스크의 오정렬 (misalign)이 발생하는 경우에는 상기 콘택플러그(110)와 상기 비트라인(118)의 접촉면적이 감소하게 된다. 그 결과 접촉 저항이 증가되어 소자의 특성이 열악해지는 문제점이 있다.
본 발명이 이루고자 하는 기술적 과제는 단파장의 노광 빛을 사용하지 않고도 미세패턴을 형성할 수 있는 반도체 소자의 배선방법을 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 콘택홀과 배선을 동시에 형성함으로써 상술한 오정렬 문제를 해결하기 위한 반도체 소자의 배선 방법을 제공하는데 있다.
도 1 내지 도 3c는 종래의 비트라인 형성방법을 설명하기 위한 단면도 들이다.
도 4는 본발명의 일실시예에 의해 비트라인이 형성된 셀어레이 영역의 평면도이다.
도 5a 내지 도 8b는 본발명의 일 실시예에 의한 반도체 소자의 비트라인 형성방법을 공정순서에 따라 도시한 단면도이다.
* 도면의 주요부분에 대한 설명*
100,400 : 반도체 기판 102 : 제 1 층간 절연막
104,408 : 제 1 포토레지스트 패턴 106,416 : 콘택홀
108 : 콘택홀 프로파일 110 : 콘택 플러그
112 : 식각정지층 유전체막 114 : 제 2 층간 절연막
116,412 : 제 2 포토레지스트 패턴 414 : 비트라인 그루브
118,418 : 비트라인 404 : 층간 절연막
406 : 하드마스크막 410 : 콘택 개구부
상기 기술적 과제들을 이루기 위하여, 본 발명은 하드마스크(hard mask)막과 블록 포토레지스트 패턴을 이용하여 배선 콘택 형성단계를 배선 형성단계에 병합함으로써 배선 콘택과 배선을 동시에 형성하는 것을 특징으로 하는 반도체 소자의 배선방법을 제공한다.
본 발명에 의한 반도체 소자의 배선방법은 반도체 기판상에 층간절연막 및 하드마스크막을 차례로 형성한다. 이어서 상기 하드마스크막을 패터닝하여 복수개의 평행한 하드마스크 패턴들을 형성한다. 상기 하드마스크 패턴들을 갖는 반도체 기판상에 블록 포토레지스트 패턴을 형성하되, 상기 블록 포토레지스트 패턴은 상기 하드마스크 패턴들과 교차하는 라인형태의 개구부를 갖도록 형성한다. 그 후 상기 블록 포토레지스트 패턴 및 상기 하드마스크 패턴들을 식각 마스크로 사용하여 상기 층간절연막을 부분식각하여 상기 하드마스크 패턴들 사이에 예비 배선 콘택홀을 형성한다. 이어서 상기 블록 포토레지스트 패턴을 제거한 후 상기 하드마스크 패턴들을 식각마스크로 사용하여 상기 층간절연막을 식각하여 상기 예비 콘택홀들 하부에 상기 반도체 기판을 노출시키는 배선 콘택홀들을 형성함과 동시에 상기 하드마스크 패턴들 사이에 상기 배선 콘택홀들보다 얕은 배선 그루브들을 형성한다. 상기 배선 콘택홀과 상기 배선 그루브를 채우는 도전막 패턴들을 형성한다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 4는 본발명에 의해 비트라인이 형성된 셀 어레이 영역의 평면도이다. 도 5a 내지 도 8b는 본 발명에 의한 반도체 소자의 비트라인 형성방법을 나타낸 단면도이다. 도 5a 내지 도 8b에 있어서, 도 5a, 도 6a, 도 7a, 도 8a는 도 4의 Ⅰ-Ⅰ' 방향의 수직 단면도이며, 도 5b, 도 6b, 도 7b, 도 8b는 도 4의 Ⅱ-Ⅱ' 방향의 수직 단면도이다. 또 도 5c, 도 6c는 도 4의 Ⅲ-Ⅲ' 방향의 수직 단면도이다.
도4, 도 5a, 도 5b 및 도 5c를 참조하면, 반도체 기판(400)상에 활성영역과 필드영역을 분리한다. 이는 예를 들어 LOCOS(local oxidation of silicon) 또는 STI(shallow trench isolation)등의 공정에 의하여 이루어 진다. 그 후 상기 활성영역내에 통상의 방법으로 게이트 패턴(402)을 형성한다. 상기 게이트 패턴(402)을 갖는 상기 반도체 기판(400)상에 층간절연막(404)과 하드마스크막(406)을 차례로 증착 한다. 상기 층간절연막(404)은 예를 들어 산화실리콘(SiO2)으로 형성되며, 상기 하드마스크막(406)은 예를 들어 질화실리콘(SiN)으로 형성된다.
상기 하드마스크막(406)상에 제1 포토레지스트 패턴(408)을 형성한다. 상기 제1 포토레지스트 패턴(408)은 상기 하드마스크막(406)의 소정영역을 노출시키는 개구부를 갖는다. 이어서 상기 제1 포토레지스트 패턴(408)을 식각마스크로 하여 상기 하드마스크막(406)을 식각한다. 그 결과 도 4에 도시한 바와 같이 상기 층간절연막(404)상에 라인형태의 평행한 하드마스크막(406) 패턴들이 형성된다.
이어서 도 4, 도 6a, 도 6b 및 도 6c를 참조하면, 상기 제1 포토레지스트 패턴(408)을 제거한 후, 상기 반도체 기판(400)상에 제2 포토레지스트 패턴(412)을 형성한다. 상기 제2 포토레지스트 패턴(412)은 상기 하드마스크(406)와 직교하는 라인 (line)형태의 개구부를 갖도록 블록단위로 형성한다. 이 단계에서 포토리소그래피 공정은 KrF 또는 i-line을 노광빛으로 사용한다. 종래기술에 의한 반도체소자의 비트라인 형성방법에서는 미세한 패턴을 갖는 콘택영역을 형성하기 위하여 단파장을 갖는 노광빛, 예를 들어 ArF를 노광빛으로 하는 포토리소그래피 공정을 시행한다. 하지만 본 발명에서는 상술한 바와같이 KrF 또는 i-line을 노광빛으로 사용하여 라인형태의 블록단위로 포토레지스트 패턴을 형성함으로써 공정관점에서 ArF 공정을 줄일 수 있게 된다. 본 단계를 수행한 결과, 도 4에 나타난 바와 같이 직교하는 상기 제2 포토레지스트 패턴(412)과 상기 하드마스크막(406)에 의하여 콘택 개구부(410)가 정의된다.
도 4, 도 7a 및 도 7b를 참조하면, 상기 콘택개구부(410)에 대하여 상기 제2 포토레지스트 패턴(412)과 상기 하드마스크막(406)을 식각마스크로 하여 1차 이방성 식각을 진행하여 상기 층간절연막(404)내에 예비 콘택홀을 형성한다. 상기 1차 이방성 식각은 상기 콘택개구부(410)의 상기 층간절연막(404)을 일정두께 남기고 종료한다. 이때 식각되지 않고 남는 상기 층간절연막(404)의 두께(t1) 즉, 상기 반도체 기판(400)상의 활성영역으로부터 식각이 종료되는 면까지의 두께는 상기 게이트(402)로부터 상기 층간절연막(404)의 상부면까지의 두께(t2)보다 얇은 것이 바람직하다.
이어서 도 4, 도 8a 및 도 8b를 참조하면, 상기 1차 식각을 완료한 후 상기 제2 포토레지스트 패턴(412)을 제거한다. 그후 상기 하드마스크막(406)을 식각 마스크로 하여 상기 제2 포토레지스트 패턴(412)에 의하여 마스킹되었던 상기 층간절연막 (404)과 상기 콘택개구부(410)에 형성된 상기 예비 콘택홀에 남은 층간절연막을 동시에 식각하여 비트라인 그루브(414)와 콘택홀(416)을 형성한다..
상기 1차 식각단계에서 상기 제2 포토레지스트 패턴(412)에 의해 마스킹 되었던 상기 비트라인 그루브(414)와, 상기 콘택개구부(410)의 층간절연막 잔존부분이 동시에 식각되면서 자연스럽게 비트라인 그루브(414)와 콘택홀(416)이 함께 형성된다. 이때 상기 비트라인 그루브(414)의 깊이(t3)는 상기 1차 식각단계에서 식각되지 않고 남는 상기 층간절연막(404)의 두께(t1)와 같거나 더 깊을 수 있다. 이와 같이 상기 비트라인 그루브(414)와 콘택홀(416)을 동시에 형성함으로써 상술한 바와 같은 포토 마스크의 미스얼라인에 의한 문제점을 제거할 수 있다.
이어서, 도면에 도시하지는 않았지만, 상기 비트라인 그루브(414) 및 콘택홀 (416)내에 통상의 다마신 공정을 사용하여 비트라인(418)을 형성한다.
상술한 바와 같이 본 발명에 따르면, 포토공정 관점에서 단파장의 노광빛을 사용하는 공정을 줄임으로써 원가 절감 및 공정단순화에 기여할수 있게됨은 물론 안정된 콘택홀 프로파일(profile) 확보 및 식각시 층간 절연물의 손실을 최소화 할 수 있다.
또한 상술한 바와 같이 배선과 배선 콘택을 동시에 형성할 수 있게 됨으로써 배선과 배선 콘택의 미스얼라인을 최소화 할 수 있으며 종래기술에 비해 층간절연막 증착공정이 줄어들게 되므로 공정단순화에 기여할 수 있다.

Claims (3)

  1. 반도체기판 상에 층간절연막 및 하드마스크막을 차례로 형성하고,
    상기 하드마스크막을 패터닝하여 복수개의 평행한 하드마스크 패턴들을 형성하고,
    상기 하드마스크 패턴들을 갖는 반도체기판 상에 블록 포토레지스트 패턴을 형성하되, 상기 블록 포토레지스트 패턴은 상기 하드마스크 패턴들과 교차하는 라인 형태의 개구부를 갖도록 형성되고,
    상기 블록 포토레지스트 패턴 및 상기 하드마스크 패턴들을 식각 마스크로 사용하여 상기 층간절연막을 부분 식각하여 상기 하드마스크 패턴들 사이에 예비 배선 콘택홀들을 형성하고,
    상기 블록 포토레지스트 패턴을 제거하고,
    상기 하드마스크 패턴들을 식각마스크로 사용하여 상기 층간절연막을 식각하여 상기 예비 콘택홀들 하부에 상기 반도체기판을 노출시키는 배선 콘택홀들을 형성함과 동시에 상기 하드마스크 패턴들 사이에 상기 배선 콘택홀들보다 얕은 배선 그루브들을 형성하고,
    상기 배선 콘택홀들과 상기 배선 그루브들을 채우는 도전막 패턴을 형성하는 것을 포함하는 반도체 소자의 배선방법.
  2. 제 1 항에 있어서,
    상기 하드마스크는 질화실리콘막인 것을 특징으로 하는 반도체 소자의 배선방법.
  3. 제 1항에 있어서,
    상기 블록 포토레지스트 패턴은 KrF 또는 i-line을 광원으로 사용하여 형성하는 것을 특징으로 하는 반도체 소자의 배선방법.
KR1020030052887A 2003-07-30 2003-07-30 반도체소자의 배선방법 KR20050014312A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030052887A KR20050014312A (ko) 2003-07-30 2003-07-30 반도체소자의 배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030052887A KR20050014312A (ko) 2003-07-30 2003-07-30 반도체소자의 배선방법

Publications (1)

Publication Number Publication Date
KR20050014312A true KR20050014312A (ko) 2005-02-07

Family

ID=37225468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030052887A KR20050014312A (ko) 2003-07-30 2003-07-30 반도체소자의 배선방법

Country Status (1)

Country Link
KR (1) KR20050014312A (ko)

Similar Documents

Publication Publication Date Title
KR101087835B1 (ko) 반도체 소자의 미세 패턴 형성방법
KR100476924B1 (ko) 반도체 장치의 미세 패턴 형성 방법
KR100726148B1 (ko) 반도체소자의 제조방법
KR100568452B1 (ko) 얼라인먼트 키를 갖는 반도체 소자의 제조방법 및 그에의하여 제조된 반도체 소자.
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100215524B1 (ko) 반도체장치 및 그의 제조방법
KR100315034B1 (ko) 반도체소자의제조방법
KR20050014312A (ko) 반도체소자의 배선방법
KR100995142B1 (ko) 반도체소자의 컨택홀 형성방법
KR20020002018A (ko) 반도체소자의 제조방법
KR100289661B1 (ko) 반도체 소자의 제조방법
KR20000043904A (ko) 반도체 소자의 콘택홀 형성 방법
KR100464657B1 (ko) 이중 스토리지노드 콘택플러그 형성방법
KR19990039110A (ko) 반도체소자의 콘택홀 형성방법
KR20060113282A (ko) 반도체소자의 제조방법
KR100470390B1 (ko) 에스램소자 제조시 다마신을 이용한 국부배선 스페이스최소화방법
KR100304440B1 (ko) 반도체소자의 제조방법
KR100527589B1 (ko) 반도체소자의 제조방법
KR20030058635A (ko) 반도체소자의 제조방법
KR20010005303A (ko) 자기정렬적인 콘택 형성방법
KR100333548B1 (ko) 반도체소자의 제조방법
KR100861188B1 (ko) 반도체소자의 제조방법
KR100604587B1 (ko) 반도체 소자의 제조방법
KR20020095910A (ko) 반도체소자의 제조방법
KR19990069742A (ko) 트렌치 공정을 이용하는 반도체소자의 정렬키 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid