KR20050009575A - 반도체소자의 금속배선 형성방법 - Google Patents

반도체소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR20050009575A
KR20050009575A KR1020030049325A KR20030049325A KR20050009575A KR 20050009575 A KR20050009575 A KR 20050009575A KR 1020030049325 A KR1020030049325 A KR 1020030049325A KR 20030049325 A KR20030049325 A KR 20030049325A KR 20050009575 A KR20050009575 A KR 20050009575A
Authority
KR
South Korea
Prior art keywords
film
buried
layer
via hole
metal wiring
Prior art date
Application number
KR1020030049325A
Other languages
English (en)
Inventor
홍은석
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020030049325A priority Critical patent/KR20050009575A/ko
Publication of KR20050009575A publication Critical patent/KR20050009575A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 본 발명의 사상은 금속배선이 매몰된 제1 층간 절연막상에 확산 방지막, 제2 층간 절연막 및 캡핑막을 순차적으로 형성한 후 상기 캡핑막의 소정영역에 포토레지스트 패턴을 형성한 후, 이를 식각마스크로 식각공정을 수행하여, 비아홀을 형성하는 단계, 상기 비아홀에 제1 매립막을 형성한 후 에치백공정을 수행하고, 제2 매립막을 증착하는 단계, 상기 포토레지스트 패턴을 식각마스크로 상기 제2 매립막과 캡핑막을 식각한후 상기 비아홀에 매립된 상기 제1 매립막을 제거하여 비아홀 및 금속배선 트렌치를 다시 형성하는 단계 및 상기 형성된 비아홀 및 금속배선 트렌치에 구리금속을 매립하여 비아 및 금속배선을 형성하는 단계를 포함한다. 따라서 SOG계열의 무기 BARC막을 사용하고, 에치백공정을 사용하여 비아 및 금속배선을 매립함으로써, 금속배선패턴의 간격에 따라 다른 매립특성의 차이를 개선할 수 있게 되고, 무기 BARC막을 사용하여 비아 및 금속배선을 매립하기 때문에, 듀얼 다마신공정 도중 층간절연막들의 유전율저하를 방지할 수 있게 된다.

Description

반도체소자의 금속배선 형성방법{Method of forming metal line in semiconductor device}
본 발명은 반도체소자의 금속배선 형성방법에 관한 것으로, 더욱 상세하게는듀얼다마신공정을 통해 형성하는 금속배선 형성방법에 관한 것이다.
최근 반도체소자가 점차적으로 고집적화 및 고밀도화됨에 따라 듀얼 다마신 공정을 통해 형성하는 금속배선에는 저항이 작은 구리를 사용하고 있다.
종래 기술에 따라 금속배선을 형성하는 듀얼 다마신 공정시 비아홀 식각후 유기 BARC(Bottom anti reflective coating)막 또는 SOG(Spin on glass) 계열의 BARC막을 매립하여 트렌치 식각시 비아홀 바닥이 오픈되는 것을 방지하였다. 그러나 금속배선패턴의 간격에 따라 상기 BARC막의 매립특성이 달라지기 때문에 후속 트렌치 식각시 프로파일이 왜곡되기 쉽고, 식각조건 설정이 어렵게 되는 문제점이 있다.
또한 유기 BARC막의 경우 고온에서의 증착이 이루어기 때문에 이는 플라즈마식각을 통해 제거해야 한다. 그러나 듀얼 다마신공정을 수행하는 층간절연막들은 플라즈마 식각에 노출될 경우 유전율의 저하 등의 열화를 가져오게 되는 문제점이 있다.
상술한 문제점을 해결하기 위한 본 발명의 목적은 금속배선패턴의 간격에 따라 다른 매립특성의 차이를 개선할 수 있도록 하는 반도체소자의 금속배선 형성방법을 제공함에 있다.
또한, 본 발명의 목적은 듀얼 다마신공정 도중 층간절연막들의 유전율저하를 방지할 수 있도록 하는 반도체소자의 금속배선 형성방법을 제공함에 있다.
도 1 내지 도 6은 본 발명의 바람직한 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
*도면의 주요부분에 대한 부호의 설명*
10:제1 층간절연막 12: 구리금속배선
14; 확산방지막 16; 제2 층간절연막
18: 캡핑막 20: 제1 매립막
22; 제2 매립막 M: 금속배선
V: 비아 PR: 포토레지스트 패턴
상술한 목적을 달성하기 위한 본 발명의 사상은 금속배선이 매몰된 제1 층간 절연막상에 확산 방지막, 제2 층간 절연막 및 캡핑막을 순차적으로 형성한 후 상기 캡핑막의 소정영역에 포토레지스트 패턴을 형성한 후, 이를 식각마스크로 식각공정을 수행하여, 비아홀을 형성하는 단계, 상기 비아홀에 제1 매립막을 형성한 후 에치백공정을 수행하고, 제2 매립막을 증착하는 단계, 상기 포토레지스트 패턴을 식각마스크로 상기 제2 매립막과 캡핑막을 식각한후 상기 비아홀에 매립된 상기 제1 매립막을 제거하여 비아홀 및 금속배선 트렌치를 다시 형성하는 단계 및 상기 형성된 비아홀 및 금속배선 트렌치에 구리금속을 매립하여 비아 및 금속배선을 형성하는 단계를 포함한다.
상기 제1 매립막은 SOG(Spin on glass)계열의 무기 BARC막으로 매립한 후 250℃ 정도의 온도에서 베이킹(Baking)하여 형성하는 것이 바람직하다.
상기 제2 매립막은 SOG(Spin on glass)계열의 무기 BARC막으로 매립한 후 250℃ 정도의 온도에서 베이킹(Baking)하여 형성하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시 예를 상세히 설명한다. 그러나 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있지만 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안 된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해 제공되어지는 것이다. 따라서 도면에서의 막의 두께 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한 어떤 막이 다른 막 또는 반도체 기판의 '상'에 있다 또는 접촉하고 있다 라고 기재되는 경우에, 상기 어떤 막은 상기 다른 막 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는 그 사이에 제 3의 막이 개재되어질 수도 있다.
도 1 내지 도 6은 본 발명의 바람직한 실시예인 반도체소자의 금속배선 형성방법을 설명하기 위한 단면도들이다.
도 1을 참조하면, 구리금속배선(12)이 매몰된 제1 층간 절연막(10)상에 확산 방지막(14), 제2 층간 절연막(16) 및 캡핑막(18)을 순차적으로 형성한다. 상기 캡핑막(18)의 소정영역에 포토레지스트 패턴(미도시)을 형성한 후, 이를 식각마스크로 확산 방지막(14)전까지 식각공정을 수행하여, 비아홀(VH)을 형성한다. 확산 방지막(14)은 구리금속배선(12)의 확산을 방지하기 위해 100~ 500Å 정도의 두께의 질화막으로 형성한다.
도 2를 참조하면, 이 비아홀(VH)을 SOG(Spin on glass)계열의 무기 BARC막으로 매립한 후 250℃ 정도의 온도에서 베이킹(Baking)하여 제1 매립막(20)을 형성한다. 이 제1 매립막(20)은 SiCO로 형성한다.
도 3을 참조하면, 제1 매립막(20)에 플라즈마 공정에 의한 에치백공정을 수행한 후 SOG(Spin on glass)계열의 무기 BARC막을 재증착하고, 이를 250℃ 정도의 온도에서 베이킹하여 제2 매립막(22)을 형성한다. 제1 매립막(20)은 매립되는 영역에 따라 매립차이를 가지게 되는 데, 이 매립차이를 완화시키기 위해 에치백공정과BARC막의 재증착을 수행한다. 상기 제2 매립막(22)의 상부에 금속배선 트렌치의 영역을 정의하는 포토레지스트 패턴(PR)을 형성한다.
도 4를 참조하면, 포토레지스트 패턴(PR)을 식각마스크로 제2 매립막(22)과 캡핑막(18)을 식각한다.
도 5를 참조하면, 제2 절연막(16)의 소정높이만큼만 제거한 후 비아홀에 매립된 제1 매립막(20)을 모두 제거함으로써, 비아홀(VH) 및 금속배선 트렌치(MT)를 다시 형성한다.
도 6을 참조하면, 이 비아홀(VH) 및 금속배선 트렌치(MT)를 식각마스크로 하부의 확산방지막(14)을 식각하여 구리금속배선(12)과 비아홀(VH) 및 금속배선 트렌치(MT)가 접촉한다. 이 접촉한 비아홀(VH) 및 금속배선 트렌치(MT)에 구리금속을 매립한 후 CMP공정 등의 평탄화공정을 수행하여 비아(V) 및 금속배선(M)을 형성한다.
본 발명에 의하면, SOG계열의 무기 BARC막을 사용하고, 에치백공정을 사용하여 비아 및 금속배선을 매립함으로써, 금속배선패턴의 간격에 따라 다른 매립특성의 차이를 개선할 수 있게 된다.
무기 BARC막을 사용하여 비아 및 금속배선을 매립하기 때문에, 듀얼 다마신공정 도중 층간절연막들의 유전율저하를 방지할 수 있게 된다.
이상에서 살펴본 바와 같이 본 발명에 의하면, SOG계열의 무기 BARC막을 사용하고, 에치백공정을 사용하여 비아 및 금속배선을 매립함으로써, 금속배선패턴의 간격에 따라 다른 매립특성의 차이를 개선할 수 있게 되는 효과가 있다.
무기 BARC막을 사용하여 비아 및 금속배선을 매립하기 때문에, 듀얼 다마신공정 도중 층간절연막들의 유전율저하를 방지할 수 있게 되는 효과가 있다.
본 발명은 구체적인 실시 예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다.

Claims (3)

  1. 금속배선이 매몰된 제1 층간 절연막상에 확산 방지막, 제2 층간 절연막 및 캡핑막을 순차적으로 형성한 후 상기 캡핑막의 소정영역에 포토레지스트 패턴을 형성한 후, 이를 식각마스크로 식각공정을 수행하여, 비아홀을 형성하는 단계;
    상기 비아홀에 제1 매립막을 형성한 후 에치백공정을 수행하고, 제2 매립막을 증착하는 단계;
    상기 포토레지스트 패턴을 식각마스크로 상기 제2 매립막과 캡핑막을 식각한후 상기 비아홀에 매립된 상기 제1 매립막을 제거하여 비아홀 및 금속배선 트렌치를 다시 형성하는 단계; 및
    상기 형성된 비아홀 및 금속배선 트렌치에 구리금속을 매립하여 비아 및 금속배선을 형성하는 단계를 포함하는 반도체소자의 금속배선 형성방법.
  2. 제1 항에 있어서, 상기 제1 매립막은
    SOG(Spin on glass)계열의 무기 BARC막으로 매립한 후 250℃ 정도의 온도에서 베이킹(Baking)하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
  3. 제1 항에 있어서, 상기 제2 매립막은
    SOG(Spin on glass)계열의 무기 BARC막으로 매립한 후 250℃ 정도의 온도에서 베이킹(Baking)하여 형성하는 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
KR1020030049325A 2003-07-18 2003-07-18 반도체소자의 금속배선 형성방법 KR20050009575A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030049325A KR20050009575A (ko) 2003-07-18 2003-07-18 반도체소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030049325A KR20050009575A (ko) 2003-07-18 2003-07-18 반도체소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR20050009575A true KR20050009575A (ko) 2005-01-25

Family

ID=37222288

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030049325A KR20050009575A (ko) 2003-07-18 2003-07-18 반도체소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR20050009575A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765746B1 (ko) * 2005-01-04 2007-10-15 삼성전자주식회사 인쇄장치 상태정보 제공방법 및 장치
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100765746B1 (ko) * 2005-01-04 2007-10-15 삼성전자주식회사 인쇄장치 상태정보 제공방법 및 장치
US7365025B2 (en) 2006-02-06 2008-04-29 Samsung Electronics Co., Ltd. Methods of forming dual-damascene interconnect structures on semiconductor substrates using multiple planarization layers having different porosity characteristics

Similar Documents

Publication Publication Date Title
US7545045B2 (en) Dummy via for reducing proximity effect and method of using the same
KR0179292B1 (ko) 반도체소자의 다층배선 형성방법
CN100533725C (zh) 半导体器件的金属互连形成方法
KR100703559B1 (ko) 듀얼다마신 구조를 가지는 반도체 소자 및 그 제조방법
KR20050009575A (ko) 반도체소자의 금속배선 형성방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100571407B1 (ko) 반도체 소자의 배선 제조 방법
US6340638B1 (en) Method for forming a passivation layer on copper conductive elements
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR100497165B1 (ko) 반도체 소자의 금속배선 형성방법
KR20100036008A (ko) 반도체 소자의 금속배선 형성방법
KR100338092B1 (ko) 반도체소자의제조방법
KR100652303B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20020125209A1 (en) Method of making upper conductive line in dual damascene having lower copper lines
KR100260522B1 (ko) 반도체소자의콘택홀매립방법
KR20010025972A (ko) 반도체 장치의 배선 형성방법
KR100552835B1 (ko) 반도체소자의 금속 플러그 형성방법
KR100827483B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR101077021B1 (ko) 반도체 소자의 금속배선 형성방법
KR20040077307A (ko) 다마신 금속 배선 형성방법
CN114078749A (zh) 半导体结构及其形成方法
KR100703560B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR20120024907A (ko) 반도체 소자의 금속배선 형성방법
KR100571408B1 (ko) 반도체 소자의 듀얼 다마신 배선 제조 방법
KR20020096680A (ko) 비아홀 형성 방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Withdrawal due to no request for examination