KR20040099137A

KR20040099137A - 표시장치와 그의 구동방법 및 그 표시장치를 이용한 전자기기

Info

Publication number: KR20040099137A
Application number: KR1020040033779A
Authority: KR
Inventors: 마사미 엔도
Original assignee: 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 2003-05-16
Filing date: 2004-05-13
Publication date: 2004-11-26
Also published as: TW200428319A; US7551166B2; US20040227764A1; CN100430983C; KR101070352B1; CN1551082A; TWI367466B

Abstract

본 발명은 메모리의 판독 시간과 기입 시간 사이에 차(差)가 거의 없는 구동방법을 이용하는 경우라도 프레임 주파수가 떨어지지 않는 표시장치를 제공하는 것을 과제로 한다. 본 발명에 의하면, 기입 신호의 주기마다 2개의 메모리의 배당을 결정하고 기입 개시 신호와 수평방향 동기 신호를 통하여 판독 개시를 결정하여 판독 장치와 기입 장치를 동기화한다.

Description

표시장치와 그의 구동방법 및 그 표시장치를 이용한 전자 기기{Display device, method for driving the same, and electronic device using the same}

본 발명은 표시장치 및 그의 구동방법에 관한 것이고, 더 구체적으로는, 발광 소자를 사용하고 메모리 제어회로를 가지는 표시장치에 관한 것이다. 메모리 제어회로란 SRAM(Static Random Acess Memory)과 같은 메모리의 기입 및 판독을 제어하는 것을 말한다.

발광 소자를 화소마다 배치하고 그들 발광 소자의 발광을 제어하여 화상을 표시하는 표시장치에 관하여 아래에 설명한다.

본 명세서에서, 발광 소자는 전계가 발생하면 발광하는 유기 화합물층을 양극과 음극 사이에 끼운 구조를 가지는 소자(EL 소자)를 의미하는 것으로 설명하고 있지만, 발광 소자는 이것에 한정되는 것은 아니다.

또한, 본 명세서에서, 발광 소자는, 일중항 여기자(singlet exciton)로부터 기저(基底) 상태로 천이(遷移)할 때의 발광(형광)을 이용하는 소자와, 삼중항 여기자(triplet exciton)로부터 기저 상태로 천이할 때의 발광(인광)을 이용하는 소자 모두를 의미하는 것으로 설명한다.

유기 화합물층으로서는, 정공 주입층, 정공 수송층, 발광층, 전자 수송층, 전자 주입층 등을 예로 들 수 있다. 발광 소자는 기본적으로 양극/발광층/음극의 순으로 적층한 구조로 나타내지만, 그 외에, 양극/정공 주입층/발광층/전자 주입층/음극의 순으로 적층한 구조나 양극/정공 주입층/정공 수송층/발광층/전자수송층/전자 주입층/음극의 순으로 적층한 구조 등이 있다.

표시장치는 디스플레이와 그 디스플레이에 신호를 입력하는 주변 회로로 구성되어 있다.

디스플레이의 구성에 대하여 도 8에 블럭도를 나타낸다.

도 8에서, 디스플레이(2000)는 시프트 레지스터(2110)와 LAT A(2111) 및 LAT B(2112)를 포함하는 소스 신호선 구동회로(2107)와, 게이트 신호선 구동회로(2108)와, 화소부(2109)로 구성되어 있다. 소스 신호선 구동회로(2107)와 게이트 신호선 구동회로(2108)에 데이터를 입력하는 디스플레이 콘트롤러(2002)도 설치되어 잇다. 화소부는 매트릭스 형태로 화소가 배치된 구성으로 되어 있다. 또한, 신호 제어회로(2001)는 메모리 콘트롤러(2003), CPU(2004), 메모리 A(2005) 및 메모리 B(2006)를 포함한다.

각 화소에는 박막트랜지스터(이하, TFT라 칭함)가 배치되어 있다. 여기에서는, 화소마다 2개의 TFT를 배치하고 각 화소의 발광 소자의 발광을 제어하는 방법에 대하여 설명한다.

도 9는 표시장치의 화소부의 구성을 나타낸다.

화소부(2700)에는 소스 신호선(S1∼Sx), 게이트 신호선(G1∼Gy), 전원 공급선(V1∼Vx)이 배치되고, x열 y행의 화소도 배치되어 있다(x와 y는 자연수이다). 각 화소(2705)는 스위칭용 TFT(2701), 구동용 TFT(2702), 보유 용량(2703) 및 발광 소자(2704)를 가지고 있다.

화소는 소스 신호선(S1∼Sx) 중 하나의 소스 신호선(S), 게이트 신호선(G1∼Gy) 중 하나의 게이트 신호선(G), 전원 공급선(V1∼Vx) 중 하나의 전원 공급선(V), 스위칭용 TFT(2701), 구동용 TFT(2702), 보유 용량(2703), 및 발광 소자(2704)로 구성되어 있다.

스위칭용 TFT(2701)의 게이트 전극은 게이트 신호선(G)에 접속되고, 스위칭용 TFT(2701)의 소스 영역과 드레인 영역은 한 쪽은 소스 신호선(S)에 접속되고, 다른 한 쪽은 구동용 TFT(2702)의 게이트 전극 혹은 보유 용량(2703)의 한 쪽 전극에 접속되어 있다. 구동용 TFT(2702)의 소스 영역과 드레인 영역은 한 쪽은 전원 공급선(V)에 접속되고, 다른 한 쪽은 발광 소자(2704)의 양극 혹은 음극에 접속되어 있다. 보유 용량(2703)의 2개의 전극 중 하나, 즉, 구동용 TFT(2702) 및 스위칭용 TFT(2701)에 접속되어 있지 않은 전극은 전원 공급선(V)에 접속되어 있다.

본 명세서에서는, 구동용 TFT(2702)의 소스 영역 혹은 드레인 영역이 발광 소자(2704)의 양극에 접속되어 있는 경우, 발광 소자(2704)의 양극을 화소 전극이라 부르고, 발광 소자(2704)의 음극을 대향 전극이라 부른다. 다른 한편, 구동용 TFT(2702)의 소스 영역 혹은 드레인 영역이 발광 소자(2704)의 음극에 접속되어 있는 경우에는, 발광 소자(2704)의 음극을 화소 전극이라 부르고, 발광 소자(2704)의 양극을 대향 전극이라 부른다.

또한, 전원 공급선(V)에 부여되는 전위를 전원 전위라 하고, 대향 전극에 부여되는 전위를 대향 전위라 부르기로 한다.

스위칭용 TFT(2701) 및 구동용 TFT(2702)는 p채널형 TFT라도 n채널형 TFT라도 상관없지만, 발광 소자(2704)의 화소 전극이 양극인 경우에는, 구동용TFT(2702)는 p채널형 TFT가 바람직하고, 스위칭용 TFT(2701)는 n채널형 TFT가 바람직하다. 한편, 화소 전극이 음극인 경우에는, 구동용 TFT(2702)는 n채널형 TFT가 바람직하고, 스위칭용 TFT(2701)는 p채널형 TFT가 바람직하다.

상기 구성의 화소에서 화상을 표시할 때의 동작을 아래에 설명한다.

게이트 신호선(G)에 신호가 입력되고, 스위칭용 TFT(2701)의 게이트 전극의 전위가 변화하고, 그래서, 게이트 전압이 변화한다. 이렇게 하여, 도통(道通) 상태가 된 스위칭용 TFT(2701)의 소스·드레인 사이를 통하여 소스 신호선(S)으로부터 구동용 TFT(2702)의 게이트 전극에 신호가 입력된다. 또한, 보유 용량(2703)에 신호가 저장된다. 구동용 TFT(2702)의 게이트 전극에 입력된 신호에 따라 구동용 TFT(2702)의 게이트 전압이 변화하고, 소스·드레인 사이가 도통 상태가 된다. 전원 공급선(V)의 전위가 구동용 TFT(2702)를 통하여 발광 소자(2704)의 화소 전극에 부여된다. 이렇게 하여 발광 소자(2704)가 발광한다.

이와 같은 구성의 화소에서 계조(階調)를 표현하는 방법에 관하여 설명한다. 계조 표현 방법에는 크게 나누어 아날로그 방식과 디지털 방식이 있다. 디지털 방식은 아날로그 방식과 비교하여 TFT의 편차에 강하다는 점에서 유리하다. 여기에서는 디지털 방식의 계조 표현 방식에 주목한다. 디지털 방식의 계조 표현 방법으로서, 시간 계조 방식의 계조 표현 방식을 예로 들 수 있다. 시간 계조 방식의 구동방법에 관하여 아래에 상세하게 설명한다.

시간 계조 방식의 구동방법은 표시장치의 각 화소가 발광하는 기간을 제어함으로써 계조를 표현하는 방법이다. 1 화상을 표시하는 기간을 1 프레임 기간이라고 하면, 1 프레임 기간은 다수의 서브프레임(sub-frame) 기간으로 분할된다.

서브프레임 기간마다 점등 혹은 비점등으로 하고, 즉, 각 화소의 발광 소자를 발광시키거나 또는 발광시키지 않거나에 따라 1 프레임 기간 당 발광 소자가 발광하는 기간을 제어하고, 각 화소의 계조가 표현된다.

이러한 시간 계조 방식의 구동방법에 대하여 도 10(A) 및 도 10(B)의 타이밍 차트를 사용하여 상세하게 설명한다. 또한, 도 10(A) 및 도 10(B)에서는, 4 비트의 디지털 영상 신호를 사용하여 계조를 표현하는 경우의 예를 나타낸다. 또한, 화소 및 화소부의 구성으로서는 도 9에 도시한 것을 참조한다. 여기에서, 대향 전위는 외부 전원(도시하지 않음)에 따라 전원 공급선(V1∼Vx)의 전위(전원 전위)와 같은 정도의 전위나, 대향 전위와 전원 공급선(V1∼Vx)의 전위와의 사이에서 발광 소자(2704)가 발광하게 하기에 충분한 전위차를 가지도록 전환될 수 있다.

1 프레임 기간(F)은 다수의 서브프레임 기간(SF1∼SF4)으로 분할된다. 제1 서브프레임 기간(SF1)에서 우선 게이트 신호선(G1)이 선택되고, 게이트 신호선(G1)에 게이트 전극이 접속된 스위칭용 TFT(2701)를 가지는 화소들 각각에 소스 신호선(S1∼Sx)으로부터 디지털 영상 신호가 입력된다. 이 입력된 디지털 영상 신호에 의해 각 화소의 구동용 TFT(2702)가 온(ON) 상태 혹은 오프(OFF) 상태가 된다.

본 명세서에서 TFT의 "온 상태"란 게이트 전압에 따라 소스·드레인 사이가 도통(道通) 상태인 것을 나타내고, TFT의 "오프 상태"란 게이트 전압에 따라 소스·드레인 사이가 비도통(非道通) 상태인 것을 나타내기로 한다.

이 때, 발광 소자(2704)의 대향 전위는 전원 공급선(V1∼Vx)의 전위(전원 전위)와 거의 동등하게 설정되어 있으므로, 구동용 TFT(2702)가 온 상태가 된 화소에서도 발광 소자(2704)는 발광하지 않는다. 모든 게이트 신호선(G1∼Gy)에 대하여 상기한 동작을 반복하여, 기입 기간(Ta1)이 종료된다. 또한, 제1 서브프레임 기간(SF1)의 기입 기간을 Ta1이라 부른다. 일반적으로, j(j는 자연수)번째 서브프레임 기간의 기입 기간을 Taj라고 부르기로 한다.

기입 기간(Ta1)이 종료하면, 대향 전위는 전원 전위와의 사이에 발광 소자(2704)가 발광하게 하기에 충분한 전위차를 가지도록 변화한다. 이렇게 하여, 표시 기간(Ts1)이 시작된다. 또한, 제1 서브프레임 기간(SF1)의 표시 기간을 Ts1이라고 부른다. 일반적으로, j(j는 자연수)번째 서브프레임 기간의 표시 기간을 Tsj라고 부르기로 한다. 표시 기간(Ts1)에서, 각 화소의 발광 소자(2704)는 입력된 신호에 따라 발광 혹은 비발광의 상태가 된다.

상기 동작을 모든 서브프레임 기간(SF1∼SF4)에 대하여 반복하여, 1 프레임 기간(F1)이 종료된다. 여기에서, 서브프레임 기간(SF1∼SF4)의 표시 기간(Ts1∼Ts4)의 길이를 적절히 설정하여, 1 프레임 기간(F) 당 발광 소자(2704)가 발광한 서브프레임 기간의 표시 기간의 누계(累計)에 의해 계조를 표현한다. 즉, 1 프레임 기간 중의 점등 시간의 총합으로 계조를 표현한다.

일반적으로, n 비트의 디지털 비디오 신호를 입력하여 2ⁿ계조를 표현하는 방법에 대하여 설명한다. 이 때, 예를 들어, 1 프레임 기간을 n개의 서브프레임기간(SF1∼SFn)으로 분할하고, 각 서브프레임 기간(SF1∼SFn)의 표시 기간(Ts1∼Tsn)의 길이의 비가 Ts1 : Ts2 : ‥‥ : Tsn-1 : Tsn = 2⁰: 2^-1: ‥‥ : 2-ⁿ⁺²: 2-ⁿ⁺¹이 되도록 설정한다. 또한, 기입 기간(Ta1∼Tan)의 길이는 모두 같다.

1 프레임 기간 중에 발광 소자(2704)에서 발광 상태가 선택된 표시 기간(Ts)의 총합을 구함으로써, 1 프레임 기간에서의 화소의 계조가 결정된다. 예를 들어, n = 8일 때 모든 표시 기간에서 화소가 발광한 경우의 휘도를 100%로 하면, Ts8과 Ts7에서 화소가 발광한 경우에는 1%의 휘도를 표현할 수 있고, Ts6과 Ts4와 Ts1을 선택한 경우에는 60%의 휘도를 표현할 수 있다.

이와 같은 시간 계조 방법으로 표시하기 위해서는 신호를 시간 계조용 신호로 변환하는 회로가 필요하다. 종래 사용되고 있는 제어회로의 개략도를 도 2에 나타낸다. 제어회로(200)는 데이터를 기억하는 메모리 A(201) 및 메모리 B(202), 데이터를 판독하여 메모리에 기입하는 논리 회로(W-LOGIC)(203), 메모리로부터 데이터를 판독하고 그 데이터를 디스플레이에 출력하는 논리 회로(R-LOGIC)(204)로 구성된다.

도 3은 종래의 제어회로의 타이밍 차트를 나타낸다. W-LOGIC(203)에 입력된 디지털 데이터를 시간 계조 방식에 맞춘 데이터로 하기 위하여 메모리 A(201) 및 메모리 B(202)를 사용하여 번갈아 데이터의 기입 및 판독을 행한다.

R-LOGIC(204)이 메모리 A(201)에 기억된 신호의 판독을 행하면, 동시에, 다음 프레임 기간에 사용될 수 있는 디지털 비디오 신호가 W-LOGIC(203)을 통하여 메모리 B(202)에 입력되어, 기억되기 시작한다.

이와 같이, 제어회로(200)는 각각 1 프레임 기간분의 디지털 비디오 신호를 기억할 수 있는 메모리 A(201) 및 메모리 B(202)를 가지고 있고, 이들 메모리 A(201) 및 메모리 B(202)를 번갈아 사용하여 디지털 비디오 신호를 샘플링한다.

이 때, 종래의 방법에서는, 메모리 A(201) 또는 메모리 B(202)에 기입한 후, 다음 판독 신호가 올 때까지 제어회로가 대기 상태(Wait)에 있게 된다. 또한 메모리 A(201) 및 메모리 B(202)의 기입과 판독의 기능 변환은 시간이 좀 더 걸리는 판독 측에 타이밍을 맞추어 행한다.(도 3)

종래의 방법에서는, 판독 시간을 기입 시간보다 충분히 길게 설정하고 있었다. 그 때문에, 기입을 수시로 행하고, 판독이 끝나고 나서 동작 기능을 변환하는 방식으로도 문제는 없었다.

그러나, 메모리의 판독 시간과 기입 시간 사이에 차(差)가 거의 없는 구동방법은 종래와 같이 기입 후 판독이 행해질 때까지 대기 상태를 계속하는 방법에 의하면 메모리에 기입하는 타이밍이 늦어지게 되어, 결과적으로 프레임 주파수가 떨어진다는 문제점이 있었다.

도 1은 본 발명의 일 예의 블럭도.

도 2는 종래 예의 블럭도.

도 3은 종래 예의 동작의 타이밍 차트.

도 4는 본 발명의 동작의 타이밍 차트.

도 5는 본 발명의 동작의 타이밍 차트.

도 6은 본 발명의 실시예를 나타내는 도면.

도 7은 본 발명의 표시장치의 일례를 나타내는 도면.

도 8은 종래 예의 블럭도.

도 9는 매트릭스 형상으로 배치된 화소의 회로도.

도 10(A) 및 도 10(B)는 종래 예의 동작의 타이밍 차트.

도 11은 본 발명의 표시장치의 일례를 나타내는 도면.

도 12(A) 내지 도 12(G)는 본 발명을 사용한 전자 기기의 예를 나타내는 도면.

도 13은 본 발명의 표시장치의 일례를 나타내는 도면.

도 14는 본 발명의 다른 예의 블럭도.

상술한 종래 기술의 과제를 해결하기 위하여, 본 발명에서는 아래의 수단을 강구하였다. 즉, 기입 신호의 주기마다 2개의 메모리의 배당을 결정하고, 기입 개시 신호와 수평방향 동기 신호를 통하여 기입 개시를 결정한다.

발광 소자를 가지고 있고 점등 시간의 길이로 계조를 표현하는 표시장치에 있어서, 제1 내지 제4 신호, 제1 및 제2 메모리, 판독 장치 및 기입 장치를 포함하는 제어회로를 가지고 있고, 상기 제1 신호는 수직방향 동기 신호이고, 상기 제2 신호는 수평방향 동기 신호이고, 상기 제3 신호는 상기 제1 신호로부터 제공되는 타이밍에 따라 상기 제1 메모리 및 상기 제2 메모리에의 기입과 판독의 역할을 결정하고, 기입 신호의 개시마다 상기 제1 메모리 및 상기 제2 메모리의 역할을 바꾸고, 상기 제4 신호는 상기 기입 신호와 제2 수평방향 동기 신호의 상태에 따라 결정되고, 상기 제4 신호는 상기 기입 신호가 기입 가능 상태에 있고 상기 제2 수평방향 동기 신호가 판독 가능 상태에 있을 경우에 판독 가능 상태에 있고, 상기 기입 신호가 기입 가능 상태에 있고 상기 제2 수평방향 동기 신호가 판독 대기 상태에 있을 경우에 판독 대기 상태에 있으며, 상기 판독 장치 및 상기 기입 장치는 상기 제1 메모리가 판독 역할을 하고 제2 메모리가 기입 역할을 하는 경우나 또는 상기 제1 메모리가 기입 역할을 하고 제2 메모리가 판독 역할을 하는 경우에 동기화되는 것을 특징으로 하는 표시장치에 의해 상기 과제를 해결할 수 있다.

또한, 판독 장치 및 기입 장치는 FPGA이어도 좋고, LSI이어도 좋다. 또한, 판독 장치 및 기입 장치는 표시장치와 동일 기판 상에 구성되어 있어도 좋다.

이것에 의해, 메모리의 판독과 기입에 걸리는 시간에 차가 거의 없는 경우라도, 최적의 기간에 동작 기능을 바꾸는 것이 가능하기 때문에, 프레임 주파수가 저하된다는 문제가 해결될 수 있다.

[실시형태]

도 1은 본 발명의 대표적인 구성을 나타내는 블럭도이다.

제어회로(100)는 메모리 A(101) 및 메모리 B(102), 메모리의 기입 또는 판독 기능을 선택하는 셀렉터(selector)(103, 104), 메모리에의 기입을 행하는 논리 회로(W-LOGIC)(105), 메모리로부터의 판독을 행하여 출력을 하는 논리 회로(R-LOGIC)(106), 수직방향 동기 신호(SYNC)의 개시점을 결정하는 회로(TOP)(107)를 포함한다.

동기화를 달성하기 위해, SYNC, G_CK, RAM_SELECTOR, READ_ENABLE의 신호가 새롭게 채택된다.

RAM_SELECTOR는 SYNC 신호가 입력될 때마다 반전되고, 메모리 A(101) 및 메모리 B(102)의 기입용과 판독용의 역할이 셀렉터(103, 104)에 의해 바뀐다.

도 4는 TOP(107), W-LOGIC(105), R-LOGIC(106)의 동작의 타이밍 차트를 나타낸다. SYNC 신호가 입력되면 RAM-SELECTOR는 반전되고, 2개의 메모리 A(101)와 메모리 B(102)의 기입과 판독의 역할이 바뀐다. 동시에, W-LOGIC는 기입을 행하고 R-LOGIC는 판독을 개시하며, READ_ENABLE 신호가 High(또는 Low)로 된다.

도 5는 기입, 판독의 타이밍과 동기화에 관한 타이밍 차트를 나타낸다.

수직방향 동기 신호(SYNC)에 의해 RAM_SELECTOR가 반전되고, 기입용 메모리와 판독용 메모리의 역할이 바뀐다. 따라서, W-LOGIC는 데이터 기입을 위해 도 1에 나타낸 메모리 A(101)와 메모리 B(102)를 번갈아 사용한다.

READ_ENABLE는 High일 때 R-LIGIC이 판독 가능 상태에 있는 것을 나타내고, Low일 때 대기 상태(Wait)에 있는 것을 나타내는 신호인 것으로 한다.

또한, READ_ENABLE는 RAM_SELECTOR가 반전된 후 수평방향 동기 신호(G_CK)의 개시점(High)으로부터 기입 가능 상태(High)가 되고, R-LOGIC은 기입 대기 상태(Wait)로부터 판독 가능 상태가 된다. 또한, R-LOGIC의 판독 대기 상태(Wait)는 판독 주기가 끝난 시점에서 자동적으로 판독 대기 상태(Wait)가 된다. 즉, RAM_SELECTOR가 수직방향 동기 신호로부터 변경되고, 판독 대기 상태(Wait)의 기간이 G_CK, READ_ENABLE 신호의 각 상태로부터 변경된다. 또한, 수평방향 동기 신호(G_CK)의 개시와 판독 가능 상태 또는 대기 상태를 나타내는 READ_ENABLE은 High 또는 Low라도 좋다.

따라서, R-LOGIC의 대기 상태(Wait)의 기간을 조정함으로써, 상이한 기입 주기와 판독 주기가 동기화된다.

또한, 본 실시형태는 도 1의 블럭도에 한정되는 것은 아니고, 도 14에 나타낸 블럭도가 사용될 수도 있다.

본 발명의 실시예에 대하여 설명한다.

[실시예 1]

본 실시예에서는, OLED 소자를 사용한 표시 패널에 신호를 출력하는 제어회로의 구성의 일례를 도 6을 사용하여 설명한다.

제어회로(601)에는 18 비트(6 비트 ×RGB)의 비디오 데이터(Video_Data)와 제어 신호가 입력된다. 비디오 데이터가 입력되고 나서 디스플레이(608)로 출력될 때까지의 동작을 설명한다.

각 행의 판독의 제어는 VCLK(주기 68.8 ㎲)에 의해 행해진다. 먼저, SYNC신호의 입력에 의해 비디오 데이터의 입력이 시작된다. SYNC 신호가 입력된 후 일정 기간의 오프(off) 기간을 거쳐 W-LOGIC(602)에 비디오 데이터의 입력이 시작된다. VCLK 반주기(半周期)에 대하여 1행분의 비디오 데이터가 판독된다. 220행분의 입력이 끝나면 일정 기간의 오프 기간을 거쳐 재차 SYNC 신호가 입력되고 비디오 데이터가 입력된다. 전체 화면에 대한 입력 주기는 16.6698 ms(VCLK 243 주기분, 1초간에 60 주기)이다.

1행 내의 각 블럭의 판독의 제어는 HCLK(주기 400 ns)에 의해 행해진다. 비디오 인에이블(Video_Enable)이 High인 기간 중에 HCLK가 비디오 데이터를 읽어낸다. 1행분, 즉, 176 블럭분의 데이터를 다 읽은 후 일정 기간의 오프 기간(비디오 인에이블이 Low)을 거쳐 다음 행의 비디오 데이터를 읽어낸다. 이것을 220행분 반복함으로써, 한 화면분의 데이터가 완성된다.

한편, FPGA(601)에는 메모리 A(606) 및 메모리 B(607)가 접속되고 SYNC 신호가 입력마다 RAM_SELECT 값이 반전된다.

FPGA로부터의 신호 RAM_SELECT에 의해, 어떤 메모리에 기입할지 또는 판독할지가 결정된다.

각 FPGA는 6 ×8 ×3 = 144개의 플립 플롭으로 구성되고, 각 플립 플롭은 어떤 점에서의 한 색에 대한 데이터(6 비트)를 저장할 수 있다. 데이터는 HCLK에 의해 다음 플립 플롭으로 순차적으로 출력되고, 플립 플롭에 8블록분의 데이터가 갖춰지면, 그 데이터가 144개의 레지스터에 저장되고, RAM_SELECT에 의해 선택된 메모리에 기입된다.

디스플레이(608)는 시간 계조로 화상을 표시하기 때문에, 메모리 A(606) 또는 메모리 B(607)에 기입된 데이터는 패널에의 출력을 위해 재정렬되고, 순차적으로 디스플레이(608)에 출력된다. R-LOGIC(603)은 패널에의 출력을 위해 재정렬된 전체 화면분의 데이터를 메모리 A(606) 또는 메모리 B(607)로부터 판독하여, 디스플레이(608)로 출력한다.

디스플레이(608)에 화상을 표시할 때에는 비디오 신호 데이터는 4(어드레스)×RGB(3색) = 12비트 단위로 처리된다. G1_CK, G2_CK, G1_CKB, G2_CKB는 주기가 각각 12 ㎲인 클럭 신호이다. G1_CK 및 G1_CKB가 상승 또는 하강하는 타이밍에서 비디오 신호 데이터가 입력되는 행이 이동한다.

G1_SP가 하강하고 나서 2주기(24 ㎲) 후에 상부 행으로부터 순차적으로 기입이 행해진다. 220행분의 기입이 끝나면 1 화면분의 표시가 되지만, 다음 화면의 표시 전에 기입을 늦추기 위해 4주기(48 ㎲)분의 더미 사이클(dummy cycle)이 들어간다. 또한, 필요에 따라 기입의 소거를 행할 때에는 G2_SP를 상승시킨다.

S_CK 및 S_CKB는 주기가 각각 200 ns인 클럭 신호이다. S_CK 및 S_CKB가 상승 또는 하강하는 타이밍에서 비디오 신호가 입력되는 블럭이 이동한다. G1_CLK가 상승 혹은 하강하고 나서 4주기(800 ns) 후에 S_LAT가 High가 되어 전하를 보존하고, 이어서 S_SP가 High로부터 Low로 될 때, 비디오 신호 데이터의 입력이 시작된다. 데이터 입력은 4 어드레스마다 행하므로, 44회 반복함으로써 1행분의 기입이 종료한다.

W-LOGIC(602)과 R-LOGIC(603)의 동작은 발진 소자(609)로부터 PLL(610)을 통하여 클럭 신호를 입력함으로써 행해진다. 또한, 메모리 A(606) 및 메모리 B(607)에의 기입·판독의 타이밍은 TOP(611)를 통한 클럭 신호의 상승 및 하강을 사용하여 제어된다.

W-LOGIC(602) 및 R-LOGIC(603)에는 공지의 LSI를 사용하여도 좋고 FPGA를 사용할 수도 있다.

본 실시예는 W-LOGIC(602), R-LOGIC(603), TOP(611), 메모리 A(606)와 메모리 B(607), 그리고 메모리를 선택하는 셀렉터(604, 605)에 적용되고 있다.

[실시예 2]

본 실시예에서는, 실시예 1의 제어회로를 구비한 OLED 소자를 사용한 표시장치의 일례를 도 7에 나타낸다.

이 표시장치의 패널(700)은 제어회로(701), 소스 신호선 구동회로(702), 게이트 신호선 구동회로(703, 704), 표시부(705), 메모리(706), FPC(707), 및 커넥터(708)를 포함하고 있다. 표시장치의 각 회로는 패널(700) 상에 형성되거나 혹은 외부에 장착된다.

이 표시장치의 동작에 대하여 설명한다. FPC(707)로부터 커넥터(708)를 통하여 보내진 데이터 및 제어 신호는 제어회로(701)에 입력되고, 메모리(706)에서 그 데이터를 출력용으로 재정렬하여 재차 제어회로(701)로 송부한다. 제어회로(701)는 데이터 및 표시에 사용하는 신호를 소스 신호선 구동회로(702) 및 게이트 신호선 구동회로(703, 704)로 보내고, OLED 소자를 사용한 표시부(705)에서 표시를 행한다.

소스 신호선 구동회로(702) 및 게이트 신호선 구동회로(703, 704)는 공지의 것을 사용할 수도 있다. 또한, 회로의 구성에 따라서는 게이트 신호선 구동회로는 하나이어도 좋다.

본 실시예는 제어회로(701)에 적용된다.

[실시예 3]

본 실시예에서는, 실시예 1의 제어회로를 구비한 OLED 소자를 사용한 표시장치 중 실시예 2와는 다른 일례를 도 13에 나타낸다.

이 표시장치의 패널(900)은 제어회로(901), 소스 신호선 구동회로(902), 게이트 신호선 구동회로(903, 904), 표시부(905), 메모리(906), FPC(907), 및 커넥터(908)를 포함하고 있다. 표시장치의 각 회로는 패널(900) 상에 형성되거나 혹은 외부에 장착된다.

이 표시장치의 동작에 대하여 설명한다. FPC(907)로부터 커넥터(908)를 통하여 보내진 데이터 및 제어 신호는 제어회로(901)에 입력된 후에 그 데이터를 FPC(907) 내의 메모리(906)로 복귀시켜 출력용으로 재정렬하여 재차 제어회로(901)로 송부한다. 제어회로(901)는 데이터 및 표시에 사용하는 신호를 소스 신호선 구동회로(902) 및 게이트 신호선 구동회로(903, 904)로 보내고, OLED 소자를 사용한 표시부(905)에서 표시를 행한다.

실시예 2와의 차이는 메모리(906)가 FPC(907) 내에 통합되어 있다는 점이다. 이것에 의해, 표시장치의 소형화를 도모할 수 있다.

실시예 2와 마찬가지로 소스 신호선 구동회로(902) 및 게이트 신호선 구동회로(903, 904)는 공지의 것을 사용할 수도 있다. 또한, 회로의 구성에 따라서는 게이트 신호선 구동회로는 하나라도 좋다.

본 실시예는 제어회로(901)에 적용된다.

[실시예 4]

본 실시예에서는, 실시예 1 내지 실시예 3과는 다른 구성을 가지는 OLED 소자를 사용한 디스플레이에 출력하는 제어회로의 구성의 일례를 도 11을 사용하여 설명한다.

시간 계조 표시는 아날로그 표시에 비하여 필연적으로 동작 주파수가 높아진다. 일반적으로 고화질을 얻기 위해서는 의사(擬似) 윤곽(pseudo-contour)의 발생을 억제할 필요가 있고, 그것을 위해서는 서브프레임을 10 이상으로 할 필요가 있다. 그 때문에, 동작 주파수도 10배 이상으로 해야 한다.

이와 같은 동작 주파수로 장치를 구동하기 위해서는, 사용하는 SRAM도 고속 동작이 필요하고, 고속동작용의 SRAM-IC를 사용할 필요가 있다.

그러나, 고속동작용의 SRAM은 기억 시의 소비 전력이 커서, 모바일 기기에는 적당하지 않다. 또한, 저소비 전력의 SRAM을 사용하기 위해서는, 주파수를 좀 더 낮출 필요가 있다.

도 11에 나타내는 바와 같이, 디지털 영상 신호(1701)는 SRAM 1 및 2(1703, 1704)에 기입하기 전에 직렬-병렬 변환회로(1702)를 사용하여 직렬로부터 병렬로 변경되고, 그 후에, 스위치(1706, 1707)를 통하여 디스플레이(1705)에의 기입을 행한다. 이와 같은 대책을 취함으로써, 호출 시에도 저주파수로 병렬의 호출이 가능하게 되므로, 저소비 전력 SRAM을 저주파수로 변경할 수 있어, 모바일 기기의 전력을 낮출 수 있다.

[실시예 5]

본 발명을 사용한 전자 기기의 예로서는, 비디오 카메라, 디지털 카메라, 고글형 디스플레이(헤드 장착형 디스플레이), 네비게이션 시스템, 음향 재생 장치(카오디오 시스템, 오디오 콤포넌트 등), 노트북 컴퓨터, 게임 기기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기 또는 전자 서적 등), 기록 매체를 구비한 화상 재생 장치(구체적으로는 Digital Versatile Disc(DVD) 등의 기록 매체를 재생하고 그 화상을 표시할 수 있는 표시장치를 구비한 장치) 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 12(A) 내지 도 12(G)에 나타낸다.

도 12(A)는 액정 표시장치 혹은 OLED 표시장치를 나타내는 것으로, 이 표시장치는 케이스(1001), 지지대(1002), 표시부(1003) 등에 의해 구성되어 있다. 본 발명은 표시부(1003)를 가지는 표시장치의 구동회로에 적용될 수 있다.

도 12(B)는 비디오 카메라를 나타내는 것으로, 이 비디오 카메라는 본체(1011), 표시부(1012), 음성 입력 유닛(1013), 조작 스위치(1014), 배터리(1015), 수상부(1016) 등에 의해 구성되어 있다. 본 발명은 표시부(1012)를 가지는 표시장치의 구동회로에 적용될 수 있다.

도 12(C)는 노트북 컴퓨터를 나타내는 것으로, 이 노트북 컴퓨터는 본체(1021), 케이스(1022), 표시부(1023), 키보드(1024) 등에 의해 구성되어 있다. 본 발명은 표시부(1023)를 가지는 표시장치의 구동회로에 적용될 수 있다.

도 12(D)는 휴대형 정보 단말기를 나타내는 것으로, 이 정보 단말기는 본체(1031), 스타일러스(stylus)(1032), 표시부(1033), 조작 버튼(1034), 외부 인터페이스(1035) 등에 의해 구성되어 있다. 본 발명은 표시부(1033)를 가지는 표시장치의 구동회로에 적용될 수 있다.

도 12(E)는 음성 재생 장치, 구체적으로는 차량 탑재용 오디오 장치를 나타내는 것으로, 이 장치는 본체(1041), 표시부(1042), 조작 스위치(1043, 1044) 등에 의해 구성되어 있다. 본 발명은 표시부(1042)를 가지는 표시장치의 구동회로에 적용될 수 있다. 또한, 여기에서는 차량 탑재용 오디오 장치를 예로 들었으나, 휴대형 혹은 가정용 오디오 장치에 적용하여도 좋다.

도 12(F)는 디지털 카메라를 나타내는 것으로, 이 디지털 카메라는 본체(1051), 표시부 A(1052), 접안부(1053), 조작 스위치(1054), 표시부 B(1055), 배터리(1056) 등에 의해 구성되어 있다. 본 발명은 표시부 A(1052) 및 표시부 B(1055)를 가지는 표시장치의 구동회로에 적용될 수 있다.

도 12(G)는 휴대 전화기를 나타내는 것으로, 이 휴대 전화기는 본제(1061), 음성 출력부(1062), 음성 입력부(1063), 표시부(1064), 조작 스위치(1065), 안테나(1066) 등에 의해 구성되어 있다. 본 발명은 표시부(1064)를 가지는 표시장치의 구동회로에 적용될 수 있다.

이들 전자 기기에 사용되는 표시장치는 유리 기판뿐만 아니라, 내열성의 플라스틱 기판을 사용할 수도 있다. 그렇게 함으로써 한층 경량화를 도모할 수 있다.

또한, 본 실시예에서 나타내는 예는 극히 일례이고, 이러한 용도에 한정되는 것은 아니라는 것을 부기한다.

본 실시예는 실시형태 및 실시예 1 내지 실시예 4와 자유롭게 조합하여 실시될 수 있다.

OLED 소자를 사용한 표시장치에 있어서, 본 발명의 제어회로를 사용함으로써, 효율적으로 메모리에 기입과 판독의 전환을 함으로써, 프레임 주파수의 저하를 방지할 수 있다.

Claims

제어회로를 포함하는 표시장치로서, 그 제어회로가,

데이터를 기억하는 제1 및 제2 메모리;

상기 제1 및 제2 메모리의 기입과 판독의 역할을 선택하는 제1 및 제2 메모리 셀렉터;

상기 제1 및 제2 메모리에의 기입을 행하는 논리 회로;

상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 논리 회로; 및

수직방향 동기 신호의 개시점을 결정하는 회로를 포함하는 것을 특징으로 하는 표시장치.
제 1 항에 있어서, 상기 메모리와, 상기 제1 및 제2 메모리에의 기입을 행하는 상기 논리 회로와, 상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로가 표시부와 일체로 기판 위에 형성된 것을 특징으로 하는 표시장치.
제 1 항에 있어서, 상기 메모리가 FPC 위에 실장된 것을 특징으로 하는 표시장치.
제 1 항에 있어서, 상기 메모리가 기판 위에 실장된 것을 특징으로 하는 표시장치.
제 1 항에 따른 표시장치를 구비한 것을 특징으로 하는 전자 기기.
제어회로를 포함하는 표시장치로서, 그 제어회로가,

데이터를 기억하는 제1 및 제2 메모리;

상기 제1 및 제2 메모리의 기입과 판독의 역할을 선택하는 제1 및 제2 메모리 셀렉터;

상기 제1 및 제2 메모리에의 기입을 행하는 논리 회로;

상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 논리 회로; 및

수직방향 동기 신호의 개시점을 결정하는 회로를 포함하고;

상기 제어회로는 공급된 신호를 시간 계조로 표시를 행하기 위한 신호로 전환하는 수단을 가지고 있는 것을 특징으로 하는 표시장치.
제 6 항에 있어서, 상기 메모리와, 상기 제1 및 제2 메모리에의 기입을 행하는 상기 논리 회로와, 상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로가 표시부와 일체로 기판 위에 형성된 것을 특징으로 하는 표시장치.
제 6 항에 있어서, 상기 메모리가 FPC 위에 실장된 것을 특징으로 하는 표시장치.
제 6 항에 있어서, 상기 메모리가 기판 위에 실장된 것을 특징으로 하는 표시장치.
제 6 항에 따른 표시장치를 구비한 것을 특징으로 하는 전자 기기.
데이터를 기억하는 제1 및 제2 메모리,

상기 제1 및 제2 메모리의 기입과 판독의 역할을 선택하는 제1 및 제2 메모리 셀렉터,

상기 제1 및 제2 메모리에의 기입을 행하는 논리 회로,

상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 논리 회로, 및

수직방향 동기 신호의 개시점을 결정하는 회로를 포함하는 제어회로;

상기 수직방향 동기 신호인 제1 신호;

수평방향 동기 신호인 제2 신호;

상기 제1 신호로부터 제공되는 타이밍에 따라 상기 제1 및 제2 메모리의 기입과 판독의 역할을 선택하고, 상기 제1 신호의 개시마다 상기 제1 및 제2 메모리의 역할을 바꾸는 제3 신호; 및

상기 제1 및 제2 신호의 상태에 따라, 상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로의 상태를 결정하는 제4 신호를 포함하는 것을 특징으로 하는 표시장치.
제 11 항에 있어서, 상기 메모리와, 상기 제1 및 제2 메모리에의 기입을 행하는 상기 논리 회로와, 상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로가 표시부와 일체로 기판 위에 형성된 것을 특징으로 하는 표시장치.
제 11 항에 있어서, 상기 메모리가 FPC 위에 실장된 것을 특징으로 하는 표시장치.
제 11 항에 있어서, 상기 메모리가 기판 위에 실장된 것을 특징으로 하는 표시장치.
제 11 항에 따른 표시장치를 구비한 것을 특징으로 하는 전자 기기.
발광 소자를 가지고 있고 점등 시간의 길이로 계조를 표현하는 표시장치로서,

상기 표시장치가, 제1 내지 제4 신호, 제1 및 제2 메모리, 판독 장치 및 기입 장치를 포함하는 제어회로를 가지고 있고,

상기 제1 신호는 수직방향 동기 신호이고,

상기 제2 신호는 수평방향 동기 신호이고,

상기 제3 신호는 상기 제1 신호로부터 제공되는 타이밍에 따라 상기 제1 및제2 메모리에의 기입과 판독의 역할을 선택하고, 기입 신호의 개시마다 상기 제1 및 제2 메모리의 역할을 바꾸고,

상기 제4 신호는 상기 기입 신호와 상기 수평방향 동기 신호의 상태에 따라 결정되고,

상기 제4 신호는, 상기 기입 신호가 기입 가능 상태에 있고 상기 수평방향 동기 신호가 판독 가능 상태에 있을 경우에 판독 가능 상태에 있고, 상기 기입 신호가 기입 가능 상태에 있고 상기 수평방향 동기 신호가 판독 대기 상태에 있을 경우에는 판독 대기 상태에 있으며,

상기 판독 장치 및 상기 기입 장치는 상기 제1 메모리가 판독 역할을 하고 상기 제2 메모리가 기입 역할을 하는 경우나 상기 제1 메모리가 기입 역할을 하고 상기 제2 메모리가 판독 역할을 하는 경우에 동기화되는 것을 특징으로 하는 표시장치.
제 16 항에 있어서, 상기 메모리가 FPC 위에 실장된 것을 특징으로 하는 표시장치.
제 16 항에 있어서, 상기 메모리가 기판 위에 실장된 것을 특징으로 하는 표시장치.
제 16 항에 따른 표시장치를 구비한 것을 특징으로 하는 전자 기기.
데이터를 기억하는 제1 및 제2 메모리;

비디오 신호를 직렬로부터 병렬로 변환하는 변환 회로; 및

제1 및 제2 스위치를 포함하고;

상기 비디오 신호는 상기 변환 회로에 의해 병렬로 변환된 후에 상기 제1 스위치를 통하여 상기 제1 메모리 또는 상기 제2 메모리에 입력되고,

상기 제1 메모리 또는 상기 제2 메모리의 출력 신호가 상기 제2 스위치를 통하여 디스플레이에 입력되는 것을 특징으로 하는 표시장치.
제 20 항에 있어서, 상기 메모리가 FPC 위에 실장된 것을 특징으로 하는 표시장치.
제 20 항에 있어서, 상기 메모리가 기판 위에 실장된 것을 특징으로 하는 표시장치.
제 20 항에 따른 표시장치를 구비한 것을 특징으로 하는 전자 기기.
데이터를 기억하는 제1 및 제2 메모리,

상기 제1 및 제2 메모리의 기입과 판독의 역할을 선택하는 제1 및 제2 메모리 셀렉터,

상기 제1 및 제2 메모리에의 기입을 행하는 논리 회로,

상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 논리 회로, 및

수직방향 동기 신호의 개시점을 결정하는 회로를 포함하는 제어회로;

상기 수직방향 동기 신호인 제1 신호;

수평방향 동기 신호인 제2 신호;

상기 제1 신호로부터 제공되는 타이밍에 따라 상기 제1 및 제2 메모리의 기입과 판독의 역할을 선택하고, 상기 제1 신호의 개시마다 상기 제1 및 제2 메모리의 역할을 바꾸는 제3 신호; 및

상기 제1 및 제2 신호의 상태에 따라, 상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로의 상태를 결정하는 제4 신호를 포함하는 표시장치를 구동하는 방법으로서;

상기 방법이, 상기 제1 내지 제4 신호를 조정함으로써, 상기 제1 및 제2 메모리에의 기입을 행하는 상기 논리 회로를 상기 제1 및 제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로와 동기시키는 것을 포함하는 것을 특징으로 하는 표시장치 구동방법.
제 24 항에 있어서,

상기 제4 신호는 상기 제1 신호가 기입 가능 상태에 있고 상기 제2 신호가 판독 가능 상태에 있을 경우에 판독 가능 상태로 되고,

상기 제1 및 제2 메모리에의 기입을 행하는 상기 논리 회로와 상기 제1 및제2 메모리로부터의 판독을 행하여 출력하는 상기 논리 회로는 상기 제1 신호가 기입 가능 상태에 있고 상기 제2 신호가 판독 대기 상태에 있을 경우에 상기 제4 신호를 판독 대기 상태로 함으로써 동기화되는 것을 특징으로 하는 표시장치 구동방법.