KR20040093623A - 상변화 기억 소자 및 그 형성방법 - Google Patents
상변화 기억 소자 및 그 형성방법 Download PDFInfo
- Publication number
- KR20040093623A KR20040093623A KR1020030027561A KR20030027561A KR20040093623A KR 20040093623 A KR20040093623 A KR 20040093623A KR 1020030027561 A KR1020030027561 A KR 1020030027561A KR 20030027561 A KR20030027561 A KR 20030027561A KR 20040093623 A KR20040093623 A KR 20040093623A
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- phase change
- change material
- diffusion barrier
- contact plug
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 22
- 238000009792 diffusion process Methods 0.000 claims abstract description 82
- 230000004888 barrier function Effects 0.000 claims abstract description 60
- 239000010410 layer Substances 0.000 claims abstract description 60
- 239000011229 interlayer Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 239000004065 semiconductor Substances 0.000 claims abstract description 23
- 238000005530 etching Methods 0.000 claims abstract description 19
- 239000012782 phase change material Substances 0.000 claims description 82
- 230000002265 prevention Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 150000004767 nitrides Chemical class 0.000 claims description 11
- 230000000149 penetrating effect Effects 0.000 claims 2
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 239000000463 material Substances 0.000 abstract description 11
- 230000010363 phase shift Effects 0.000 abstract 7
- 239000012535 impurity Substances 0.000 description 11
- 238000002955 isolation Methods 0.000 description 7
- 229910052721 tungsten Inorganic materials 0.000 description 7
- 239000010937 tungsten Substances 0.000 description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- UQZIWOQVLUASCR-UHFFFAOYSA-N alumane;titanium Chemical compound [AlH3].[Ti] UQZIWOQVLUASCR-UHFFFAOYSA-N 0.000 description 4
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 4
- -1 tungsten nitride Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000004380 ashing Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B23/00—Specially shaped nuts or heads of bolts or screws for rotations by a tool
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F16—ENGINEERING ELEMENTS AND UNITS; GENERAL MEASURES FOR PRODUCING AND MAINTAINING EFFECTIVE FUNCTIONING OF MACHINES OR INSTALLATIONS; THERMAL INSULATION IN GENERAL
- F16B—DEVICES FOR FASTENING OR SECURING CONSTRUCTIONAL ELEMENTS OR MACHINE PARTS TOGETHER, e.g. NAILS, BOLTS, CIRCLIPS, CLAMPS, CLIPS OR WEDGES; JOINTS OR JOINTING
- F16B37/00—Nuts or like thread-engaging members
- F16B37/16—Wing-nuts
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
상변화 기억 소자 및 그 형성방법을 제공한다. 이 기억 소자는 반도체 기판 상에 형성된 층간절연막을 구비한다. 콘택플러그가 층간절연막을 관통하여 반도체기판의 소정영역에 접속한다. 콘택플러그 상에 차례로 적층된 상변화 물질 패턴 및 확산 방지 패턴이 배치된다. 확산 방지 패턴은 상변화 물질 패턴의 상부면에 비하여 넓은 하부면을 갖는다. 상변화 기억 소자의 형성방법은 반도체기판 상에 층간절연막을 형성하는 단계를 구비한다. 층간절연막을 관통하여 반도체기판의 소정영역과 접촉하는 콘택플러그를 형성한다. 콘택플러그 상에 차례로 적층된 상변화 물질 패턴 및 확산 방지 패턴을 형성한다. 이때, 확산 방지 패턴은 상변화 물질 패턴의 상부면에 비하여 넓은 하부면을 갖도록 형성한다. 이에 따라, 상변화 물질 패턴은 종래의 그것 보다 감소된 크기로 형성할 수 있다. 그 결과, 상변화 물질 패턴의 저항이 증가되어 동작전류를 감소시킬 수 있다.
Description
본 발명은 반도체 소자 및 그 형성방법에 관한 것으로, 특히 상변화 기억 소자 및 그 형성방법에 관한 것이다.
비휘발성 기억 소자는 그들의 전원이 차단될지라도 그들 내에 저장된 데이트들이 소멸되지 않는 특징을 갖는다. 비휘발성 기억 소자는 Mask ROM, EPROM, EEPROM, FLASH 기억소자 또는 강유전체 기억 소자등이 있다.
최근에 새로운 비휘발성 기억 소자로 상변화 기억 소자가 제안된 바 있다.상기 상변화 기억 소자는 데이타의 저장매체로 상변화 물질막을 채택한다. 상기 상변화 물질막이란 온도에 따라 2개의 안정된 상태(two stable states)를 갖는다. 다시 말해서, 상기 상변화 물질막은 용융온도 보다 높은 온도에서 제1 기간 동안 가열한 후에 급속히 냉각시키면, 비정질 상태(amorphous state)로 변한다. 이에 반하여, 상기 상변화 물질막을 상기 용융온도 보다 낮고, 결정화 온도보다 높은 온도에서 상기 제1 기간 보다 긴 제2 기간 동안 가열한 후에 냉각시키면, 상기 상변화 물질막은 결정 상태로 변한다. 이때, 상기 비정질 상태의 상변화 물질막은 상기 결정 상태의 상변화 물질막에 비하여 높은 비저항을 갖는다. 따라서, 일기 모드에서 상기 상변화 물질막을 통하여 흐르는 전류를 감지함으로써, 상기 상변화 기억 셀에 저장된 정보가 논리 "1"인지 또는 논리 "0"인지를 판변할 수 있다. 상기 상변화 물질막은 게르마늄(Ge),텔루리움(Te) 및 스티비움(Sb)을 함유하는 화합물막(GST막)을 널리 사용한다.
통상, 상기 상변화 물질막의 상태를 변환시키기 위한 온도는 주울 열(Joule's heat)을 이용한다. 즉, 상기 상변화 물질막의 비저항 또는 상기 상변화 물질막을 통과하여 흐르는 동작 전류의 량등을 이용하여 주울 열을 발생시킨다. 상기 동작 전류란 데이타를 기록하는 프로그램 동작 또는 소거 동작에 사용되는 전류이다.
한편, 상기 상변화 기억 소자는 상기 주울열을 발생시키기 위하여 많은 동작전류가 요구된다. 이로 인하여, 상기 상변화 기억 소자의 전력소모가 증가하거나, 셀 크기가 증가할 수 있다. 종래의 상변화 기억 소자의 형성방법을 도 1 및 도 2를참조하여 설명한다.
도 1 및 도 2는 종래의 상변화 기억 소자의 형성방법을 설명하기 위한 단면도들이다.
도 1 및 도 2를 참조하면, 반도체기판(1) 상에 제1 층간절연막(2)을 형성하고, 상기 제1 층간절연막(2)을 관통하여 상기 반도체기판(1)의 소정영역과 접속하는 제1 콘택플러그(3)를 형성한다. 상기 콘택플러그(3)는 티타늄질화막으로 형성한다. 도시하지 않았지만, 상기 제1 콘택플러그(3)는 모스 트랜지스터의 소오스/드레인 영역에 접속한다.
상기 제1 콘택플러그(3)를 갖는 반도체기판(1) 전면 상에 상변화 물질막(4) 및 확산 방지막(5)을 차례로 형성한다. 상기 상변화 물질막(4)은 GST막으로 형성하고, 상기 확산 방지막(5)은 티타늄질화막으로 형성한다. 상기 확산 방지막(5) 상에 패턴을 정의하는 감광막 패턴(6)을 형성한다. 상기 감광막 패턴(6)은 상기 제1 콘택플러그(3)의 상부에 형성된다.
상기 감광막 패턴(6)을 식각마스크로 사용하여 상기 확산 방지막(5) 및 상기 상변화 물질막(4)을 연속적으로 패터닝하여 차례로 적층된 상변화 물질 패턴(4a) 및 확산 방지 패턴(5a)을 형성한다. 이어서, 상기 감광막 패턴(6)을 제거하고, 상기 패턴들(4a,5a)을 갖는 반도체기판(1) 상에 제2 층간절연막(7)을 형성한다. 상기 제2 층간절연막(7)을 관통하여 상기 확산 방지 패턴(5a)의 소정영역과 접속하는 제2 콘택플러그(8)를 형성한다. 상기 제2 콘택플러그(8) 상면과 접속하는 배선(9)을 형성한다.
상술한 종래기술에 있어서, 상기 확산 방지 패턴(5a)은 상기 제2 콘택플러그(8)과의 정렬마진등을 고려하여 그것의 면적을 감소시키는데 한계가 있다. 이에 따라, 상기 확산 방지 패턴(5a)에 정렬된 측벽을 갖으며, 동일한 크기로 형성되는 상기 상변화 물질 패턴(4a)의 크기를 감소시키는데 한계가 있다. 결과적으로, 상기 상변화 기억 소자는 동작전류의 감소가 어려워짐으로 인하여, 셀 크기가 증가할 수 있다.
본 발명이 이루고자 하는 기술적 과제는 상변화 물질 패턴의 크기를 감소시킬 수 있는 상변화 기억 소자를 제공하는데 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 상변화 물질 패턴의 크기를 감소시킬 수 있는 상변화 기억 소자의 형성방법을 제공하는데 있다.
도 1 및 도 2는 종래의 상변화 기억 소자의 형성방법을 설명하기 위한 단면도들이다.
도 3은 본 발명의 바람직한 실시예에 따른 상변화 기억 소자를 보여주는 단면도이다.
도 4 내지 도 7은 도 3의 상변화 기억 소자의 형성방법을 설명하기 위한 단면도들이다.
상술한 기술적 과제를 해결하기 위한 상변화 기억 소자를 제공한다. 이 기억 소자는 반도체 기판 상에 형성된 층간절연막을 포함한다. 콘택플러그가 상기 층간절연막을 관통하여 상기 반도체기판의 소정영역에 접속한다. 상기 콘택플러그 상에 차례로 적층된 상변화 물질 패턴 및 확산 방지 패턴이 배치된다. 상기 확산 방지 패턴은 상기 상변화 물질 패턴의 상부면에 비하여 넓은 하부면을 갖는다.
구체적으로, 상기 콘택플러그 및 상기 확산 방지 패턴은 도전성 금속질화막으로 이루어질 수 있다. 상기 상변화 물질 패턴은 상기 콘택플러그의 상부면 보다 넓은 하부면을 갖는 것이 바람직하며, 상기 상변화 물질 패턴은 상기 확산 방지 패턴에 비하여 식각선택비를 갖는다.
상술한 다른 기술적 과제를 해결하기 위한 상변화 기억 소자의 형성방법을 제공한다. 이 방법은 반도체기판 상에 층간절연막을 형성하는 단계를 포함한다. 상기 층간절연막을 관통하여 상기 반도체기판의 소정영역과 접촉하는 콘택플러그를 형성한다. 상기 콘택플러그 상에 차례로 적층된 상변화 물질 패턴 및 확산 방지 패턴을 형성한다. 이때, 상기 확산 방지 패턴은 상기 상변화 물질 패턴의 상부면에 비하여 넓은 하부면을 갖도록 형성한다.
구체적으로, 상기 콘택플러그 및 상기 확산 방지 패턴은 도전성 금속질화막으로 형성할 수 있다. 상기 상변화 물질 패턴 및 상기 확산 방지 패턴을 형성하는 단계는 상기 콘택플러그를 갖는 반도체기판 전면 상에 상변화 물질막 및 확산 방지막을 차례로 형성하는 단계, 상기 상변화 물질막이 노출될때까지 상기 확산 방지막을 선택적으로 이방성 식각하여 상기 콘택플러그의 상부에 확산 방지 패턴을 형성하는 단계; 및 상기 확산 방지 패턴을 마스크로 사용하여 상기 상변화 물질막을 등방성 식각하여 상변화 물질 패턴을 형성하는 단계를 포함할 수 있다. 이때, 상기 상변화 물질막은 상기 확산 방지막에 대하여 식각선택비를 갖는 것이 바람직하다. 상기 상변화 물질 패턴은 상기 콘택플러그의 상면의 면적에 비하여 넓은 하부면을 갖도록 형성하는 것이 바람직하다.
이하, 첨부한 도면들을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예에 한정되지 않고 다른 형태로 구체화 될 수도 있다. 오히려, 여기서 소개되는 실시들은 개시된 내용이철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다. 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어 진 것이다. 또한, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우는 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제 3의 층이 개재 될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 동일한 구성요소들을 나타낸다.
도 3은 본 발명의 바람직한 실시예에 따른 상변화 기억 소자를 보여주는 단면도이다.
도 3을 참조하면, 반도체 기판(101)의 소정영역에 소자분리막(103)이 형성되어 활성영역을 한정한다. 상기 소자분리막(103)은 트렌치 소자분리막일 수 있다. 상기 활성영역에 불순물확산층(105)이 배치된다. 상기 불순물확산층(105)은 모스 트랜지스터(미도시함)의 소오스/드레인 영역일 수 있다.
상기 소자분리막(103) 및 불순물확산층(105)을 갖는 반도체기판(101) 전면 상에 제1 층간절연막(107)이 배치된다. 상기 제1 층간절연막(107)은 실리콘산화막으로 이루어질 수 있다. 상기 제1 층간절연막(107)을 관통하여 상기 불순물확산층(105)의 소정영역과 접속하는 제1 콘택플러그(109)가 배치된다. 상기 제1 콘택플러그(109)는 도전성 금속질화막으로 이루어지는 것이 바람직하다. 상기 도전성 금속질화막은 티타늄질화막, 탄탈늄질화막, 티타늄알루미늄질화막 또는 텅스텐질화막일 수 있다. 상기 제1 콘택플러그(109) 및 상기 불순물확산층(105) 사이에 버퍼 도전 패턴(미도시함)이 개재될 수도 있다.
상기 제1 콘택플러그(109) 상에 차례로 적층된 상변화 물질 패턴(111a), 확산 방지 패턴(113a) 및 하드마스크 패턴(115a)이 배치된다. 이때, 상기 확산 방지 패턴(113a)의 하부면은 상기 상변화 물질 패턴(111a)의 상부면에 비하여 넓은 면적을 갖는다. 다시 말해서, 상기 확산 방지 패턴(113a)은 요구되는 최소 면적을 갖도록 형성되며, 상기 상변화 물질 패턴(111a)은 상기 확산 방지 패턴(113a)의 면적에 비하여 좁은 면적을 갖는다. 따라서, 상기 상변화 물질 패턴(111a)은 종래의 그것에 비하여 감소된 크기를 갖는다. 그 결과, 상기 상변화 물질 패턴(111a)의 저항이 증가되어 상변화 기억 소자의 동작전류를 감소시킬 수 있다. 또한, 상기 상변화 물질 패턴(111a)의 크기가 감소됨으로써, 상기 상변화 물질 패턴(111a)의 열손실이 감소될 수 있다. 이에 따라, 상기 동작전류는 더욱 감소될 수 있다.
상기 상변화 물질 패턴(111a)의 하부면은 상기 제1 콘택플러그(109)의 상부면에 비하여 넓은 면적을 갖는 것이 바람직하다. 따라서, 상기 상변화 물질 패턴(111a)은 상기 제1 콘택플러그(109)의 상부면을 덮는다.
상기 상변화 물질 패턴(111a)은 두가지의 안정된 상태를 갖는 물질막으로서, 특히, 상기 확산 방지 패턴(113a)에 대하여 식각선택비를 갖는 것이 바람직하다. 예를 들면, 상기 상변화 물질 패턴(111a)은 GST막으로 이루어지는 것이 바람직하다. 상기 확산 방지 패턴(113a)은 상기 상변화 물질 패턴(111a)에 대하여 반응성이 적은 도전막, 예를 들면, 도전성 금속질화막으로 이루어지는 것이 바람직하다. 상기 도전성 금속질화막은 티타늄질화막, 탄탈늄질화막, 티타늄알루미늄질화막 또는 텅스텐질화막일 수 있다. 상기 하드마스크 패턴(115a)은 상기 확산 방지패턴(113a)의 측벽에 정렬된 측벽을 갖는다. 상기 하드마스크 패턴(115a)은 상기 확산 방지 패턴(113a)에 대하여 식각선택비를 갖는 절연막, 예컨대, 실리콘질화막으로 이루어질 수 있다. 상기 하드마스크 패턴(113a)은 생략될 수도 있다.
상기 제1 콘택플러그(109)는 하부전극에 해당하고, 상기 상변화 물질 패턴(111a)은 정보저장요소에 해당하며, 상기 확산 방지 패턴(113a)은 상부전극에 해당한다. 상기 제1 콘택플러그(109) 및 상기 확산 방지 패턴(113a)은 도전성 금속질화막으로 이루어짐으로서, 상기 상변화 물질 패턴(111a)과의 반응이 극히 미약하다.
상기 패턴들(111a,113a,115a) 및 상기 제1 층간절연막(107)을 덮는 제2 층간절연막(121)이 배치된다. 상기 제2 층간절연막(121)의 상부면은 평탄화될 수 있다. 상기 제2 층간절연막(121)은 실리콘산화막으로 이루어질 수 있다. 상기 제2 층간절연막(121) 및 상기 하드마스크 패턴(115a)을 관통하여 상기 확산 방지 패턴(113a)의 소정영역과 접속하는 제2 콘택플러그(123)이 배치된다. 상기 제2 콘택플러그(123)의 상부면과 접속하는 배선(125a)이 배치된다. 상기 제2 콘택플러그(123) 및 상기 배선(125a)은 각각 비트라인 콘택플러그 및 비트라인에 해당할 수 있다. 상기 제2 콘택플러그(123) 및 상기 배선(125a)은 텅스텐으로 이루어질 수 있다.
도 4 내지 도 7은 도 3의 상변화 기억 소자의 형성방법을 설명하기 위한 단면도들이다.
도 4를 참조하면, 반도체기판(101)의 소정영역에 활성영역을 한정하는 소자분리막(103)을 형성한다. 상기 소자분리막(103)은 실리콘산화막으로 형성할 수 있으며, 트렌치 소자분리막으로 형성할 수 있다. 상기 활성영역에 불순물 이온들을 선택적으로 주입하여 불순물확산층(105)을 형성한다. 상기 불순물확산층(105)을 형성하기 전에, 상기 활성영역 상에 게이트 패턴(미도시함)을 형성할 수 있다. 상기 불순물확산층(105)은 상기 게이트 패턴 양측에 형성되는 소오스/드레인 영역일 수 있다.
상기 불순물확산층(105)을 갖는 반도체기판(101) 전면 상에 제1 층간절연막(107)을 형성한다. 상기 제1 층간절연막(107)은 실리콘산화막으로 형성할 수 있다. 상기 제1 층간절연막(107)을 관통하여 상기 불순물확산층(105)의 소정영역에 접속하는 제1 콘택플러그(109)를 형성한다. 상기 제1 콘택플러그(109)는 도전성 금속질화막으로 형성하는 것이 바람직하다. 예를 들면, 티타늄질화막, 탄탈늄질화막, 티타늄알루미늄질화막 또는 텅스텐질화막으로 형성할 수 있다.
상기 제1 콘택플러그(109)를 갖는 반도체기판(101) 전면 상에 상변화 물질막(111), 확산방지막(113) 및 하드마스크막(115)을 차례로 형성한다. 상기 상변화 물질막(111)은 2가지 안정된 상태를 갖는 물질막으로 형성한다. 이에 더하여, 상기 상변화 물질막(111)은 상기 확산방지막(113)에 대하여 식각선택비는 갖는 물질막으로 형성하는 것이 바람직하다. 예를 들면, 상기 상변화 물질막(111)은 GST막으로 형성할 수 있다. 상기 확산 방지막(113)은 도전성 금속질화막으로 형성하는 것이 바람직하다. 예를 들면, 티타늄질화막, 탄탈늄질화막, 티타늄알루미늄질화막 또는 텅스텐질화막으로 형성할 수 있다. 상기 하드마스크막(115)은 상기 확산 방지막(113)에 대하여 식각선택비를 갖는 절연막, 예컨대, 실리콘질화막으로 형성할 수 있다. 상기 하드마스크막(115)은 생략될 수도 있다.
상기 하드마스크막(115) 상에 패턴을 정의하는 감광막 패턴(117)을 형성한다. 상기 감광막 패턴(117)은 상기 제1 콘택플러그(109)의 상부에 형성된다.
도 5 및 도 6을 참조하면, 상기 감광막 패턴(117)을 마스크로 사용하여 상기 상변화 물질막(111)이 노출될때까지 상기 하드마스크막(115) 및 상기 확산 방지막(113)을 연속적으로 이방성 식각하여 상기 상변화 물질막(111) 상에 적층된 확산 방지 패턴(113a) 및 하드마스크 패턴(115a)을 형성한다. 이어서, 상기 감광막 패턴(117)을 애슁공정등을 이용하여 제거한다.
상기 하드마스크 패턴(115a) 및 상기 확산 방지 패턴(113a)을 마스크로 사용하여 상기 상변화 물질막(111)을 등방성 식각(예를 들면, 습식식각)하여 상변화 물질 패턴(111a)을 형성한다. 이때, 상기 등방성 식각으로 인하여, 상기 확산 방지 패턴(113a)의 가장자리 하부에 언더컷(under-cut) 영역이 형성된다. 다시 말해서, 상기 상변화 물질 패턴(111a)의 상부면은 상기 확산 방지 패턴(113a)의 하부면에 비하여 좁은 면적을 갖는다. 이에 따라, 상기 상변화 물질 패턴(111a)은 종래의 그것 보다 감소된 크기로 형성된다. 결과적으로, 상기 상변화 물질 패턴(111a)의 저항이 증가되어 동작전류의 량을 감소시킬 수 있다. 이에 더하여, 상기 상변화 물질 패턴(111a)의 크기가 감소됨에 따라, 상기 상변화 물질 패턴(111a) 내의 열손실을 줄여 상기 동작전류량을 더욱 감소시킬 수 있다. 즉, 상기 동작전류의 감소로 상기 상변화 물질 패턴(111a)을 갖는 상변화 기억 셀의 평면적을 감소시킬 수 있다.
상기 상변화 물질 패턴(111a)은 상기 제1 콘택플러그(109)의 상부면에 비하여 넓은 하부면을 갖도록 형성하는 것이 바람직하다.
도 7을 참조하면, 상기 상변화 물질 패턴(111a)을 갖는 반도체기판(101) 전면에 제2 층간절연막(121)을 형성한다. 상기 제2 층간절연막(121)은 실리콘산화막으로 형성할 수 있다. 상기 제2 층간절연막(121)은 상부면이 평탄화될 수 있다.
상기 제2 층간절연막(121) 및 상기 하드마스크 패턴(115a)을 관통하여 상기 확산 방지 패턴(113a)의 소정영역과 접속하는 제2 콘택플러그(123)를 형성한다. 상기 확산 방지 패턴(113a)의 면적은 종래에 비하여 감소되지 않았음으로, 상기 제2 콘택플러그(123) 및 상기 확산 방지 패턴(113a)의 정렬마진은 충분하다. 상기 제2 콘택플러그(123)는 텅스텐으로 형성할 수 있다.
상기 제2 콘택플러그(123)를 갖는 반도체기판(101) 전면 상에 배선도전막(125)을 형성한다. 상기 배선도전막(125)은 텅스텐으로 형성할 수 있다. 상기 배선도전막(125)을 패터닝하여 도 3에 도시된 배선(125a)을 형성한다. 상기 배선(125a)은 상기 제2 콘택플러그(123)와 전기적으로 접속한다.
상술한 바와 같이, 본 발명에 따르면, 상변화 물질막 상에 패터닝공정을 수행하여 확산 방지 패턴을 형성하고, 상기 확산 방지 패턴을 마스크로 사용하여 상기 상변화 물질막을 등방성 식각하여 상변화 물질 패턴을 형성한다. 이에 따라, 상기 확산 방지 패턴의 가장자리 하부에 언더컷 영역이 형성되어, 상기 상변화 물질 패턴은 상기 확산 방지 패턴에 비하여 좁은 면적을 갖도록 형성할 수 있다. 그 결과, 상기 상변화 물질 패턴은 종래의 그것에 비하여 감소된 크기로 형성할 수 있다. 따라서, 상기 상변화 물질 패턴을 갖는 상변화 기억 소자의 동작전류를 감소시킬 수 있다. 이는, 상기 상변화 기억 소자의 평면적을 감소시킬 수 있어, 고집적화에 적합한 상변화 기억소자를 구현할 수 있다.
Claims (10)
- 반도체 기판 상에 형성된 층간절연막;상기 층간절연막을 관통하여 상기 반도체기판의 소정영역에 접속하는 콘택플러그; 및상기 콘택플러그 상에 차례로 적층된 상변화 물질 패턴 및 확산 방지 패턴을 포함하되, 상기 확산 방지 패턴은 상기 상변화 물질 패턴의 상부면에 비하여 넓은 하부면을 갖는 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 콘택플러그 및 상기 확산 방지 패턴은 도전성 금속질화막으로 이루어지는 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 상변화 물질 패턴은 상기 콘택플러그의 상부면 보다 넓은 하부면을 갖는 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 상변화 물질 패턴은 상기 확산 방지 패턴에 비하여 식각선택비를 갖는 것을 특징으로 하는 상변화 기억 소자.
- 제 1 항에 있어서,상기 확산 방지 패턴 상에 형성된 하드마스크 패턴을 더 포함하되, 상기 하드마스크 패턴은 상기 확산 방지 패턴의 측벽에 정렬된 측벽을 갖는 것을 특징으로 하는 상변화 기억 소자.
- 반도체기판 상에 층간절연막을 형성하는 단계;상기 층간절연막을 관통하여 상기 반도체기판의 소정영역과 접촉하는 콘택플러그를 형성하는 단계; 및상기 콘택플러그 상에 차례로 적층된 상변화 물질 패턴 및 확산 방지 패턴을 형성하는 단계를 포함하되, 상기 확산 방지 패턴은 상기 상변화 물질 패턴의 상부면에 비하여 넓은 하부면을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 형성방법.
- 제 6 항에 있어서,상기 콘택플러그 및 상기 확산 방지 패턴은 도전성 금속질화막으로 형성하는 것을 특징으로 하는 상변화 기억 소자의 형성방법.
- 제 6 항에 있어서,상기 상변화 물질 패턴 및 상기 확산 방지 패턴을 형성하는 단계는,상기 콘택플러그를 갖는 반도체기판 전면 상에 상변화 물질막 및 확산 방지막을 차례로 형성하는 단계;상기 상변화 물질막이 노출될때까지 상기 확산 방지막을 선택적으로 이방성 식각하여 상기 콘택플러그의 상부에 확산 방지 패턴을 형성하는 단계; 및상기 확산 방지 패턴을 마스크로 사용하여 상기 상변화 물질막을 등방성 식각하여 상변화 물질 패턴을 형성하는 단계를 포함하되, 상기 상변화 물질막은 상기 확산 방지막에 대하여 식각선택비를 갖는 것을 특징으로 하는 상변화 기억 소자의 형성방법.
- 제 8 항에 있어서,상기 확산 방지 패턴을 형성하기 전에,상기 확산 방지막 상에 하드마스크막을 형성하는 단계를 더 포함하되, 상기 하드마스크막 및 상기 확산 방지막은 연속적으로 이방성 식각하여 차례로 적층된 상기 확산 방지 패턴 및 하드마스크 패턴을 형성하고, 상기 확산 방지 패턴 및 상기 하드마스크 패턴은 정렬된 측벽을 갖는 것을 특징으로 하는 상변화 기억 소자의 형성방법.
- 제 6 항에 있어서,상기 상변화 물질 패턴은 상기 콘택플러그의 상면의 면적에 비하여 넓은 하부면을 갖도록 형성하는 것을 특징으로 하는 상변화 기억 소자의 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027561A KR20040093623A (ko) | 2003-04-30 | 2003-04-30 | 상변화 기억 소자 및 그 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030027561A KR20040093623A (ko) | 2003-04-30 | 2003-04-30 | 상변화 기억 소자 및 그 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040093623A true KR20040093623A (ko) | 2004-11-06 |
Family
ID=37373575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030027561A KR20040093623A (ko) | 2003-04-30 | 2003-04-30 | 상변화 기억 소자 및 그 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040093623A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808365B1 (ko) * | 2005-08-30 | 2008-02-27 | 오보닉스, 아이엔씨. | 상 변화 메모리 셀 내에 상 변화층 형성 |
-
2003
- 2003-04-30 KR KR1020030027561A patent/KR20040093623A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100808365B1 (ko) * | 2005-08-30 | 2008-02-27 | 오보닉스, 아이엔씨. | 상 변화 메모리 셀 내에 상 변화층 형성 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6995388B2 (en) | Phase changeable memory devices and methods of forming the same in which an upper electrode includes a tip that extends toward a lower electrode | |
| KR100481865B1 (ko) | 상변환 기억소자 및 그 제조방법 | |
| US7893417B2 (en) | Phase changeable memory devices | |
| KR100668824B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| US7732250B2 (en) | Methods of forming phase changeable layers including protruding portions in electrodes thereof | |
| US7479671B2 (en) | Thin film phase change memory cell formed on silicon-on-insulator substrate | |
| US7745811B2 (en) | Phase change memory devices and methods for fabricating the same | |
| KR20060001055A (ko) | 상변환 기억 소자 및 그 제조방법 | |
| JP2009182105A (ja) | 半導体装置及びその製造方法 | |
| JP2006019687A (ja) | 相変化記憶素子及びその製造方法 | |
| KR100629265B1 (ko) | 국부적인 고저항영역을 구비하는 도전층 형성방법 및 이를사용하여 제조된 반도체 소자 | |
| JP2008004715A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| KR20080002490A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20050031160A (ko) | 상변환 기억 소자 및 그 형성 방법 | |
| KR20040093623A (ko) | 상변화 기억 소자 및 그 형성방법 | |
| KR20100000927A (ko) | 상변화 메모리 장치의 제조 방법 | |
| KR100650719B1 (ko) | 상변환 기억 소자 및 그 제조방법 | |
| KR20080050099A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR101097866B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR100655570B1 (ko) | 상변화 메모리 및 그 형성방법 | |
| KR20070069767A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR100895819B1 (ko) | 상변화 기억 소자의 제조방법 | |
| KR20070063810A (ko) | 상변환 기억 소자 및 그의 제조방법 | |
| KR20080056063A (ko) | 정보 저장 요소 내에 버퍼 패턴을 갖는 상변이 기억 셀의제조 방법 및 이에 의해 제조된 상변이 기억 셀 | |
| KR20060001050A (ko) | 상변환 기억 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |