KR20040091389A - 저잡음 주파수 변환기 - Google Patents

저잡음 주파수 변환기 Download PDF

Info

Publication number
KR20040091389A
KR20040091389A KR1020030025209A KR20030025209A KR20040091389A KR 20040091389 A KR20040091389 A KR 20040091389A KR 1020030025209 A KR1020030025209 A KR 1020030025209A KR 20030025209 A KR20030025209 A KR 20030025209A KR 20040091389 A KR20040091389 A KR 20040091389A
Authority
KR
South Korea
Prior art keywords
differential
transistor pair
transistor
passive element
current source
Prior art date
Application number
KR1020030025209A
Other languages
English (en)
Other versions
KR100610222B1 (ko
Inventor
신성호
임종태
황명운
안동준
Original Assignee
에스케이 텔레콤주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이 텔레콤주식회사 filed Critical 에스케이 텔레콤주식회사
Priority to KR1020030025209A priority Critical patent/KR100610222B1/ko
Publication of KR20040091389A publication Critical patent/KR20040091389A/ko
Application granted granted Critical
Publication of KR100610222B1 publication Critical patent/KR100610222B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/14—Balanced arrangements
    • H03D7/1425—Balanced arrangements with transistors
    • H03D7/1433—Balanced arrangements with transistors using bipolar transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
    • H03D7/12—Transference of modulation from one carrier to another, e.g. frequency-changing by means of semiconductor devices having more than two electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
    • H03D2200/0041—Functional aspects of demodulators
    • H03D2200/0066—Mixing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

여기에 개시되는 주파수 변환기는 주파수에 따라 서로 다른 이득을 나타내는 LO 신호 입력 버퍼를 구비하기 때문에 우수한 잡음 특성을 나타낸다.

Description

저잡음 주파수 변환기{Low Noise Mixer}
본 발명은 무선통신시스템에 관한 것으로서, 더욱 상세하게는 저잡음 주파수 변환기에 관한 것이다.
오늘날 무선통신 기술은 전자통신산업 분야에 있어서 급속한 성장을 거듭하고 있다. 통신의 궁극적인 목적인 언제, 어디서나, 누구에게나 바로 정보를 전달할 수 있도록, 개인 휴대용 무선통신 기술에 대한 지속적인 연구 개발은 질적인 면과 양적인 면에서 혁신적인 변화를 일으키고 있다.
무선통신 시스템을 구성하는 각 블록(block)은 그 위치에 따라 다양한 사양들을 요구한다. 무선통신이 발달함에 따라 그 사양들은 종래 몇 가지를 만족하는 것에 그치는 것이 아니라 모든 사양들에 높은 완성도를 요구하며 날로 복잡해져가고 있다. 무선통신 시스템의 수신부는 무선주파수(RF) 신호를 전달받고 증폭, 여파(filter) 및 처리(process)가 손쉬운 더 낮은 주파수를 가지는 신호로 변환한다. 이와 같은 주파수 변환은 주파수 변환기(mixer)에서 이루어진다. 수신부의 주파수 변환기는 무선주파수 신호를 국부발진(LO) 신호와 혼합한 후 중간주파수(IF) 신호를 출력한다.
따라서, 이와 같은 주파수 변환기는 RF 신호가 간직하는 정보를 왜곡시키지 않도록 낮음 잡음 특성을 가지는 것이 중요하다. 특히, 코드분할다중접근(CDMA) 시스템에 이용되는 저잡음 주파수 변환기(Low Noise Mixer)의 사양은 우수한 저잡음 특성, 적절한 이득을 필요로 하며, 또한 송신부와의 상호 변조(cross modulation) 등을 막기 위해 높은 선형 특성을 필요로 한다. 게다가, 휴대폰 등에 탑재될 경우, 전력 소모가 작아야 하기 때문에, 상기 나열한 모든 사양들을 높은 수준에서 요구한다.
도 1은 싱글-밸런스드(single-balanced) 주파수 변환기(100)를 개략적으로 도시하는 회로도이다. 도 1을 참조하여, 통상적인 싱글-밸런스드 주파수변환기(100)는 구동부(또는 전류원, 101), 차동트랜지스터 쌍(또는 스위칭 쌍, 103), 상기 차동트랜지스터 쌍(103)을 구동하기 위해 외부 국부 발진기 신호(이하에서 'LO 신호'라 칭함)를 증폭하기 위한 국부 발진기 신호 입력 버퍼(105, 이하에서 'LO 신호 입력 버퍼'라 칭함) 및 출력 부하부(107)를 포함한다. 상기 차동트랜지스터 쌍(103)은 에미터들은 공통 노드(N)를 통해서 상기 구동부(101)에 연결되고, 컬렉터들은 상기 출력 부하부(107)에 연결되고, 베이스들은 상기 LO 신호 입력 버퍼(105)의 출력 신호를 받는 제1트랜지스터(Q1) 및 제2트랜지스터(Q2)를 포함한다. 상기 출력 부하부(107)는 상기 제1 및 제2 트랜지스터(Q1, Q2)의 컬렉터들 및 전원(Vdd) 사이에 연결된 출력 저항들(RL)을 포함한다. 상기 차동트랜지스터 쌍(103)을 구성하는 상기 제1 및 제2트랜지스터들(Q1,Q2)의 콜렉터가 중간주파수신호(IF)를 출력한다. 상기 구동부(101)는 베이스는 무선주파수를 입력받고 컬렉터는 상기 공통 노드(N)에 연결되고 소오스는 접지된 구동 트랜지스터(Q3)를 포함한다. 상기 LO 신호 입력 버퍼(105)는 LO 신호를 입력받아 상기 제1트랜지스터(Q1) 및 제2트랜지스터(Q2)의 베이스들에 제공한다.
도 1과 같은 통상적인 싱글-밸런스드 주파수 변환기 있어서, 출력 잡음은 그것을 구성하는 각각의 구성부의 잡음을 더함으로써 얻어지며 아래 수식 (1)로 주어진다.
상기 수식(1)에서 우변의 첫 번째 항은 구동부(101)의 입력단의 잡음을 나타내고, 두 번째 항은 구동부(101)의 트랜지스터(Q3)의 잡음을 나타내고, 세 번째 항은 차동트랜지스터 쌍(103)의 잡음을 나타내고, 네 번째 항은 출력 부하(107)의 잡음을 나타내고, 다섯 번째 항은 LO 신호 입력 버퍼(105)의 잡음을 나타낸다.
구동부(101)의 입력단 잡음은 입력원 저항(Rs), 트랜지스터(Q3)의 베이스 저항(rb3) 및 트랜지스터(Q3)의 트랜스콘덕턴스(gm3)의 잡음은 트랜지스터(Q3)에 의해 증폭되어 차동트랜지스터 쌍(103)로 입력된다. 출력단으로 전달되는 잡음은 아래 수식 (2)로 주어진다.
상기 수식 (2)에서, IC3 는 트랜지스터(Q3)의 콜렉터 전류를, rπ1는 트랜지스터(Q3)의 입구 저항을, RL은 트랜지스터(Q3)의 출구 저항을, η는 에일리아싱(aliasing) 이후의 잡음 축적 인자(factor)를 타나낸다.
차동트랜지스터 쌍(103)의 두 트랜지스터들(Q1, Q2)에 의한 잡음은 천이 영역(Ts) 동안 직접적으로 출력 부하부(107)에 연결된다. 왜냐하면 트랜지스터들(Q1, Q2)이 천이 영역 동안 선형 영역에서 동작하기 때문이다. 따라서 차동트랜지스터쌍(103)의 출력단의 잡음은 다음 수식 (3)으로 주어진다.
상기 수식 (3)에서 rb1, rb2는 트랜지스터들(Q1, Q2)의 베이스 저항을, gm1은 트랜지스터(Q1)의 트랜스콘덕턴스를, IB1은 트랜지스터(Q1)의 베이스 전류를, IC1은 트랜지스터(Q1)의 컬렉터 전류를, rπ1은 트랜지스터(Q1)의 입구 저항을, RLO는 LO 신호 입력 버퍼의 출력 저항을, RL은 트랜지스터(Q1)의 출구 저항을 나타낸다.
상기 수식 (3)에서 K 는 직접 연결 비율 인자로서 아래 수식 (4)로 주어진다.
상기 수식 (4)에서 A 는 차동트랜지스터 쌍(103)의 입력의 크기(amplitude)를 나타낸다.
LO 신호 입력 버퍼(105)의 입력단 잡음은 LO 신호 입력 버퍼(105)에 의해 증폭되어 출력 부하부(105)에 전달된다. LO 신호 입력 버퍼(105)로 부터의 잡음을 무시할 경우, 출력단으로 전달되는 잡음은 다음 수식 (5)로 주어진다.
수식 (1), 수식 (2), 수식 (3) 및 수식 (5)로부터 주파수 변환기의 잡음은아래 수식 (6)으로 간략히 주어진다.
상기 수식 (6)에서로 가정했다.
상기 수식 (6)으로 부터 LO 신호 입력 버퍼()에 의해 증폭된 잡음이 주파수 변환기에 또 다른 잡음을 제공함을 알 수 있다. 따라서 잡음 지수(NF)를 줄이기 위해서는 I, 1/gm, rb 및 LO 신호 입력 버퍼에 의한 잡음()을 줄여야 함을 알 수 있다.
이에 본 발명의 이루고자 하는 기술적 과제는 LO 신호 입력 버퍼에 의한 잡음을 줄여 잡음 특성이 향상된 저잡음 주파수 변환기를 제공하는 것이다.
도 1은 종래 통상적인 주파수 변환기의 회로도이다.
도 2는 본 발명의 일 실시예에 따른 주파수 변환기의 회로도이다.
도 3은 도 2의 주파수 변환기를 구성하는 LO 신호 입력 버퍼의 회로도이다.
도 4a 및 도 4b는 도 3의 LO 신호 입력 버퍼의 주파수에 따른 출력 임피던스 및 입력 트랜스컨덕턴스를 각각 도시하는 그래프이다.
도면의 주요 부분에 대한 부호의 설명
201 : 제1전류원(구동부) 203 : 제1차동트랜지스터 쌍
205 : LO 신호 입력 버퍼 207 : 제1출력 부하부
211: 제2전류원 213 : 제2차동트랜지스터 쌍
217 : 제2출력 부하부
상기 수식 (6)에서는 아래 수식 (7)로 간략화 될 수 있다.
상기 수식 (7)에서 ZL및 Gm은 각각 LO 신호 입력 버퍼의 출력 임피던스 및 트랜스콘덕턴스이다.
따라서, 상기 기술적 과제를 달성하기 위해, 본 발명의 일 실시예는 LO 신호입력단의 입력 트랜스콘덕턴스단에 수동 소자를 연결하여 중간주파수에서의 이득이 국부발진주파수에서의 이득보다 낮도록, 즉 상기 수식 (7)에서가 최소화 되도록 LO 신호 입력 버퍼를 구성한다.
또한 입력 트랜스콘덕턴스를 적절히 조절하여, 즉 상기 수식 (7)에서가 최소화 되도록 LO 입력 버퍼를 구성한다.
구체적으로, 상기 기술적 과제를 달성하기 위한 본 발명의 주파수 변환기는 제1전류원 및 전원 사이에 연결된 제1차동트랜지스터 쌍과, 제2전류원 및 전원 사이에 연결되며 차동입력단들로부터 국부 발진기 신호를 입력받아 차동출력단들을 통해서 상기 제1차동트랜지스터 쌍의 차동입력단들에 제공하는 제2차동트랜지스터 쌍과, 상기 제2차동트랜지스터 쌍의 차동출력단들을 연결하는 제1수동소자와, 상기 제2전류원에 연결되는 상기 제2차동트랜지스터 쌍의 종단들을 연결하는 제2수동소자를 포함한다.
바람직한 실시예에 있어서, 상기 제1수동소자 및 제2수동소자는 각각 캐패시터, 저항, 인덕터 중 어느 하나 또는 이들이 직병렬로 연결된 것을 포함한다.
일 실시예에 있어서, 상기 제1전류원은 무선주파수 신호를 입력받고, 상기 제1차동트랜지스터 쌍의 차동출력단들은 중간주파수 신호를 출력한다.
바람직한 실시예에 있어서, 상기 제2전류원은 상기 제2수동소자의 양단에 각각 연결된다.
일 실시예에 있어서, 상기 제1차동트랜지스터 쌍의 컬렉터들은 차동출력단들을 구성하며 전원에 공통으로 연결되고 에미터들은 상기 제1전류원에 공통으로 연결되고 베이스들은 차동입력단들을 구성한다. 또, 상기 제2차동트랜지스터 쌍의 컬렉터들은 전원에 공통으로 연결되고 에미터들은 상기 제2전류원에 연결되고 베이스들은 차동입력단들을 구성한다. 상기 제2차동트랜지스터 쌍의 컬렉터들은 상기 제1차동트랜지스터 쌍의 베이스들에 연결된다. 상기 제1수동소자는 상기 제2차동트랜지스터 쌍의 컬렉터들 사이에 연결된 제1캐패시터를 포함하고, 상기 제2수동소자는 상기 제2차동트랜지스터 쌍의 에미터들 사이에 연결된 제2캐패시터를 포함한다.
상기 기술적 과제를 달성하기 위한 본 발명의 일 실시예에 따른 주파수 변환기는 국부 발진기 신호 입력 버퍼와, 베이스들은 상기 국부 발진기 입력 버퍼로부터 출력되는 신호를 입력받고 에미터들은 공통으로 제1전류원에 연결되고 컬렉터들은 출력신호를 제공하는 제1트랜지스터 및 제2트랜지스터를 포함하며, 상기 국부 발진기 신호 입력 버퍼는, 베이스들은 국부 발진기 신호를 입력받고 에미터들은 각각 한 쌍의 제2전류원에 연결되고 컬렉터들은 출력신호를 상기 제1트랜지스터 및 제2트랜지스터의 베이스들에 제공하는 제3트랜지스터 및 제4트랜지스터와, 상기 제3트랜지스터 및 제4트랜지스터의 컬렉터들을 연결시키는 제1수동소자와, 상기 제3트랜지스터 및 제4트랜지스터의 에미터들을 연결시키는 제2수동소자를 포함한다.
이와 같은 본 발명의 주파수 변환기에 따르면, LO 신호 입력 버퍼의 이득이 주파수에 따라 변하게 되며 따라서 수동소자의 임피던스를 적절히 조절하여 우수한 저잡음 특성의 주파수 변환기를 구현할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나, 본 발명은 여기서 설명되어지는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되어지는 것이다.
도 2는 본 발명의 일 실시예에 따른 주파수 변환기를 도시하는 회로도이다. 도 2에서는 바이폴라정션 트랜지스터가 사용되었으나 다른 종류의 트랜지스터, 예컨대, 전계효과 트랜지스터가 사용될 수 도 있다. 도 2를 참조하여, 본 발명의 주파수 변환기(200)는 제1전류원(구동부, 201), 제1차동트랜지스터 쌍(또는 스위칭 쌍, 203), 상기 제1차동트랜지스터 쌍(203)을 구동하기 위해 LO 신호를 증폭하기 위한 LO 신호 입력 버퍼(205) 및 제1출력 부하부(207)를 포함한다. 상기 제1차동트랜지스터 쌍(203)의 에미터들은 공통 노드(N)를 통해서 상기 구동부(201)에 연결되고, 컬렉터들은 상기 제1출력 부하부(207)에 연결되고, 베이스들은 LO 신호 입력 버퍼(205)의 출력 신호를 받는 제1트랜지스터(Q1) 및 제2트랜지스터(Q2)를 포함한다. 상기 트랜지스터들(Q1, Q2)의 게이트들은 차동입력단들을 구성하고, 컬렉터들은 차동출력단을 구성한다. 상기 제1출력 부하부(207)는 상기 제1 및 제2 트랜지스터들(Q1, Q2)의 컬렉터들 및 전원(Vdd) 사이에 연결된 제1출력 인덕터(L1) 및 제2출력 인덕터(L2)를 포함한다. 상기 제1차동트랜지스터 쌍(203)을 구성하는 제1 및 제2트랜지스터들(Q1,Q2)의 콜렉터 단(차동출력단들, IF_out))에서 중간주파수신호(IF)를 출력한다. 상기 제1구동부(201)는 베이스는 입력단(RF_in)을통해서 무선주파수(RF)를 입력받고 컬렉터는 공통 노드에 연결되고 소오스는 접지된 구동 트랜지스터(Q5)를 포함한다.
상기 LO 신호 입력 버퍼(205)는 제2전류원(구동부, 211), 제2차동트랜지스터 쌍(또는 스위칭 쌍, 213), 제2출력 부하부(217), 상기 제2차동트랜지스터 쌍(213)의 출력단을 연결하는 제1캐패시터(C1), 그리고 상기 제2구동부(211)에 연결되는 제2차동트랜지스터 쌍(213)의 종단들을 연결시키는 제2캐패시터(C2)를 포함한다. 상기 제2구동부(211)는 상기 제2캐패시터(C2)의 양단에 연결된 한 쌍의 전류원들(211a, 211b)을 포함한다. 상기 제2차동트랜지스터 쌍(213)은 에미터들은 상기 제2캐패시터(C2)의 양단들에 연결되고, 베이스들은 입력단(LO_in)을 통해서 LO 신호를 입력받고, 컬렉터들은 출력단(LO_out)을 구성하며 상기 제1캐패시터(C1)의 양단들에 연결되고 상기 제1차동트랜지스터 쌍(203)을 구성하는 두 트랜지스터들(Q1, Q2)의 베이스들에 연결되는 제3트랜지스터(Q3) 및 제4트랜지스터(Q4)를 포함한다. 상기 제3 및 제4트랜지스터(Q3,Q4)의 베이스들은 차동입력단(LO_in)을 구성하고 컬렉터들은 차동출력단(LO_out)을 구성한다. 상기 제2출력 부하부(217)는 상기 제1캐패시터(C1)의 양단들에 연결된 제3인덕터(L3) 및 제4인덕터(L4)를 포함한다.
상기 제1캐패시터(C1) 및 제2캐패시터(C2) 대신 다른 수동 소자, 예컨대, 저항, 인덕터를 사용할 수 있다. 또한 이들 수동 소자들을 직병렬로 연결하여 사용할 수 도 있다.
도 3은 도 2의 LO 신호 입력 버퍼(205)만을 도시한 것이다. 도 3을 참조하여본 발명의 LO 신호 입력 버퍼(205)에 대해서 상세히 설명하기로 한다. 도 3을 참조하면, LO 신호 입력 버퍼(205)는 에미터 단에는 제2캐패시터(C2)를 컬렉터 단에는 제1캐패시터(C1)를 구비한다. 두 트랜지스터들(Q3,Q4)의 입력 트랜스컨덕터단에 제2캐패시터(C2)가 있고, 출력단에는 제1캐패시터(C1) 및 인덕터들(L3, L4)로 이루어진 공진회로가 있어 주파수에 따라 서로 다른 이득을 나타내게 된다. 따라서, 캐패시터들(C1, C2) 및 인덕터(L3, L4)의 값을 적절히 조절하여 상기 수식 (7)의 값, 특히및의 값을 최소화 할 수 있고 이에 따라 LO 신호 입력 버퍼(205)에서 출력되는 잡음을 줄일 수 있다. 결과적으로 주파수 변환기의 잡음 지수를 감소시킬 수 있다.
상기 수식 (7)의 값및을 최소화하기 위해서 출력 공진 주파수(p3) 및 입력 트랜스컨덕턴스단의 제로(zero, p1)를 LO 주파수 부근에 위치하도록 한다.
도 4a 및 도 4b는 LO 신호 입력 버퍼(205)의 출력단 부하 및 입력단 트랜스컨덕턴스의 주파수 특성을 보여주는 그래프이다. 도시된 바와 같이 출력 임피던스 및 입력 트랜스컨덕터가 각각 주파수에 따라 변하며, 출력 공진 주파수(p3)가 LO 주파수에 실질적으로 위치하며 이때 출력 임피던스(ZL)가 최대가 된다.
본 발명의 주파수 변환기가 가지는 효과를 카덴스(Cadence)의 스펙트라-알에프(Spectre-RF)모의 실험(simulation)을 통해서 확인해 보았다. 모의 실험에서SiGe 0.35 ㎛ BiCMOS ST-Microelectronics 6G 모델을 사용했다. 본 발명과의 대비를 위해서 두 가지 유형의 대조군을 준비했다. 첫 번째 유형(Type-I)은 에미터 캐패시터(C2) 및 출력단의 공진 회로(C1)가 없는 경우이며, 두 번째 유형(Type-II)은 출력단 공진 회로(C1)는 있으나 에미터 캐패시터(C2)는 없는 경우이다. 모의 실험에서 LO 주파수 및 중간 주파수(IF)를 각각 1.08GHz, 190MHz로 설정하였고, 전원 전압은 기생 패키지 및 레이아웃 효과를 포함하는 약 27℃ 에서 약 2.7V로 설정하였다. 이와 같은 조건에서 진행된 모의 실험 결과가 아래 표 1에 정리되어 있다. 표 1에서 Type-III 은 본 발명의 주파수 변환기를 가리킨다.
Type-I Type-II Type-III
이득 13.3dB 13.4dB 13.8dB
5nV/ 1nV/ 0.8nV/
잡음 지수(SSB NF) 8.3dB 5.7dB 5dB
상기 표 1로부터 알 수 있듯이 본 발명에 따른 주파수 변환기에 따르면, 잡음 지수가 첫 번째 유형 및 두 번째 유형에 비해 월등히 감소되었음을 확인할 수 있다. 이는 잡음 지수가 LO 신호 입력 버퍼에 의해, 특히 IF 주파수 및 LO 주파수에서의 이득에 따라 결정되기 때문이다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 전술한 실시예들은 본 발명을 실시하는데 있어 최선의 상태를 설명하기 위한 것이며, 본 발명과 같은 다른 발명을 이용하는데 당업계에 알려진 다른 상태로의 실시, 그리고 발명의 구체적인 적용 분야 및 용도에서 요구되는 다양한 변경도 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
이상에서 설명한 본 발명에 따르면, 주파수에 따라서 서로 다른 이득을 나타내기 때문에 LO 신호 입력 버퍼에 의한 잡음을 최소화 할 수 있고 결과적으로 주파수 변환기의 저잡음 특성을 향상시킬 수 있다.

Claims (6)

  1. 제1전류원 및 전원 사이에 연결된 제1차동트랜지스터 쌍;
    제2전류원 및 전원 사이에 연결되며 차동입력단들로부터 국부 발진기 신호를 입력받아 차동출력단들을 통해서 상기 제1차동트랜지스터 쌍의 차동입력단들에 제공하는 제2차동트랜지스터 쌍;
    상기 제2차동트랜지스터 쌍의 차동출력단들을 연결하는 제1수동소자;
    상기 제2전류원에 연결되는 상기 제2차동트랜지스터 쌍의 종단들을 연결하는 제2수동소자를 포함하는 주파수 변환기.
  2. 제 1 항에 있어서,
    상기 제1수동소자 및 제2수동소자는 각각 캐패시터, 저항, 인덕터 중 어느 하나 또는 이들이 직병렬로 연결된 것을 포함하는 주파수 변환기.
  3. 제 1 항에 있어서,
    상기 제1차동트랜지스터 쌍의 상기 제1전류원은 무선주파수 신호를 입력받고, 상기 제1차동트랜지스터 쌍의 상기 차동출력단들은 중간주파수 신호를 출력하는 주파수 변환기.
  4. 제 1 항에 있어서,
    상기 제1차동트랜지스터 쌍의 컬렉터들은 차동출력단들을 구성하며 전원에 공통으로 연결되고 에미터들은 상기 제1전류원에 공통으로 연결되고 베이스들은 차동입력단들을 구성하며,
    상기 제2차동트랜지스터 쌍의 컬렉터들은 전원에 공통으로 연결되고 에미터들은 상기 제2전류원에 연결되고 베이스들은 차동입력단들을 구성하며,
    상기 제2차동트랜지스터 쌍의 컬렉터들은 상기 제1차동트랜지스터 쌍의 베이스들에 연결되고,
    상기 제1수동소자는 상기 제2차동트랜지스터 쌍의 컬렉터들 사이에 연결된 제1캐패시터를 포함하고, 상기 제2수동소자는 상기 제2차동트랜지스터 쌍의 에미터들 사이에 연결된 제2캐패시터를 포함하는 주파수 변환기.
  5. 국부 발진기 신호 입력 버퍼;
    베이스들은 상기 국부 발진기 입력 버퍼로부터 출력되는 신호를 입력받고 에미터들은 공통으로 제1전류원에 연결되고 컬렉터들은 출력신호를 제공하는 제1트랜지스터 및 제2트랜지스터를 포함하되,
    상기 국부 발진기 신호 입력 버퍼는,
    베이스들은 국부 발진기 신호를 입력받고 에미터들은 각각 한 쌍의 제2전류원에 연결되고 컬렉터들은 출력신호를 상기 제1트랜지스터 및 제2트랜지스터의 베이스들에 제공하는 제3트랜지스터 및 제4트랜지스터;
    상기 제3트랜지스터 및 제4트랜지스터의 컬렉터들을 연결시키는 제1수동소자;
    상기 제3트랜지스터 및 제4트랜지스터의 에미터들을 연결시키는 제2수동소자를 포함하는 주파수 변환기.
  6. 제 5 항에 있어서,
    상기 제1수동소자 및 제2수동소자는 캐패시터, 인덕터, 저항 중 어느 하나 또는 이들이 직병렬로 연결된 것을 포함하는 주파수 변환기.
KR1020030025209A 2003-04-21 2003-04-21 저잡음 주파수 변환기 KR100610222B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020030025209A KR100610222B1 (ko) 2003-04-21 2003-04-21 저잡음 주파수 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020030025209A KR100610222B1 (ko) 2003-04-21 2003-04-21 저잡음 주파수 변환기

Publications (2)

Publication Number Publication Date
KR20040091389A true KR20040091389A (ko) 2004-10-28
KR100610222B1 KR100610222B1 (ko) 2006-08-09

Family

ID=37372050

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030025209A KR100610222B1 (ko) 2003-04-21 2003-04-21 저잡음 주파수 변환기

Country Status (1)

Country Link
KR (1) KR100610222B1 (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03230605A (ja) * 1990-02-05 1991-10-14 Matsushita Electric Ind Co Ltd 差動形発振回路及び周波数変換回路
US5379457A (en) * 1993-06-28 1995-01-03 Hewlett-Packard Company Low noise active mixer
US6529721B1 (en) * 1999-06-04 2003-03-04 Infineon Technologies North America Corp. Low-noise mixer and method
US6157822A (en) * 1999-07-08 2000-12-05 Motorola, Inc. Tuned low power/low noise mixer
KR100701678B1 (ko) * 2000-04-26 2007-03-29 주식회사 하이닉스반도체 위상 혼합기
JP2002135057A (ja) * 2000-10-23 2002-05-10 Matsushita Electric Ind Co Ltd ミキサ回路とその回路を使用する移動体通信システム

Also Published As

Publication number Publication date
KR100610222B1 (ko) 2006-08-09

Similar Documents

Publication Publication Date Title
US8577322B1 (en) Signal mixer having a single-ended input and a differential output
US7215201B2 (en) Integrated circuit having a low power, gain-enhanced, low noise amplifying circuit
US20020084855A1 (en) Low power low noise amplifier
US6147559A (en) Noise figure and linearity improvement technique using shunt feedback
US6037825A (en) Tree mixer operable in class A, B or AB
US6859085B2 (en) Mixer circuit and differential amplifier circuit
CN101248578B (zh) 低噪声混频器
KR20030011800A (ko) 고 주파수 수신기와 그 프론트 엔드, 통신 장치 및 저잡음 증폭기
US7023279B2 (en) Linear pre-amplifier for radio-frequency power amplifier
US20070018727A1 (en) Variable gain amplifier and wireless communication apparatus including the same
CN109004905B (zh) 一种带有巴伦的上变频混频器
JP2004521545A (ja) 直結バイアス回路を有する高周波増幅回路
Kim et al. Up-conversion mixer for PCS application using Si BJT
KR100610222B1 (ko) 저잡음 주파수 변환기
US7345548B2 (en) Radiofrequency amplifier device, in particular for cellular mobile telephone
US6538501B2 (en) Radio frequency amplifier and tuner
JP2000059147A (ja) ミキサー回路
US7652509B2 (en) Differential input and output transconductance circuit
EP1418665A1 (en) Frequency converter
US7342432B2 (en) Mixer circuit having improved linearity and noise figure
KR100345456B1 (ko) 마이크로웨이브모노리식집적회로용주파수혼합기
JP2001102877A (ja) 増幅回路およびこれを用いた無線装置
KR100736394B1 (ko) 선형성이 향상된 차동 회로, 이를 구비하는 차동 증폭 회로및 믹서 회로
US6594474B1 (en) Controlled-gain power amplifier device, in particular for radio-frequency circuits applied to cellular mobile telephony
KR100298207B1 (ko) 단일밸런스능동혼합기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130718

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150723

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160801

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170731

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180731

Year of fee payment: 13