KR100701678B1 - 위상 혼합기 - Google Patents

위상 혼합기 Download PDF

Info

Publication number
KR100701678B1
KR100701678B1 KR1020000022140A KR20000022140A KR100701678B1 KR 100701678 B1 KR100701678 B1 KR 100701678B1 KR 1020000022140 A KR1020000022140 A KR 1020000022140A KR 20000022140 A KR20000022140 A KR 20000022140A KR 100701678 B1 KR100701678 B1 KR 100701678B1
Authority
KR
South Korea
Prior art keywords
output
signal
nmos transistor
input
phase mixer
Prior art date
Application number
KR1020000022140A
Other languages
English (en)
Other versions
KR20010097770A (ko
Inventor
최견규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000022140A priority Critical patent/KR100701678B1/ko
Publication of KR20010097770A publication Critical patent/KR20010097770A/ko
Application granted granted Critical
Publication of KR100701678B1 publication Critical patent/KR100701678B1/ko

Links

Images

Classifications

    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/30—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage
    • E03D1/33—Adaptations or arrangements of floats
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/02—High-level flushing systems
    • E03D1/14—Cisterns discharging variable quantities of water also cisterns with bell siphons in combination with flushing valves
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D1/00—Water flushing devices with cisterns ; Setting up a range of flushing devices or water-closets; Combinations of several flushing devices
    • E03D1/30—Valves for high or low level cisterns; Their arrangement ; Flushing mechanisms in the cistern, optionally with provisions for a pre-or a post- flushing and for cutting off the flushing mechanism in case of leakage
    • E03D1/32—Arrangement of inlet valves
    • E—FIXED CONSTRUCTIONS
    • E03—WATER SUPPLY; SEWERAGE
    • E03D—WATER-CLOSETS OR URINALS WITH FLUSHING DEVICES; FLUSHING VALVES THEREFOR
    • E03D2201/00—Details and methods of use for water closets and urinals not otherwise provided for
    • E03D2201/20—Noise reduction features

Landscapes

  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Hydrology & Water Resources (AREA)
  • Public Health (AREA)
  • Water Supply & Treatment (AREA)
  • Amplifiers (AREA)

Abstract

따라서 본 발명에 따른 위상 혼합기는 디바이스의 특성이 빠르거나 느린 경우에도 안정된 형태의 출력을 얻을 수 있도록 하는데 그 목적이 있다. 이와 같은 목적의 본 발명은 출력 발생부와 가변 캐패시터, 제어부를 포함하여 이루어진다. 출력 발생부는 제 1 입력 신호의 위상과 제 2 입력 신호의 위상이 혼합된 출력을 발생시킨다. 가변 캐패시터는 출력 발생부의 출력단에 연결된다. 제어부는 디바이스의 전기적 입출력 특성에 따라 가변 캐패시터의 용량을 제어한다. 따라서 본 발명에 따른 위상 혼합기는 디바이스의 입출력 특성이 빠르거나 느린 경우에도 왜곡이 발생하지 않는 안정된 형태의 출력을 제공한다.
위상 혼합기

Description

위상 혼합기{PHASE MIXER}
도 1은 종래의 위상 혼합기를 나타낸 회로도.
도 2는 종래의 위상 혼합기의 동작 특성을 나타낸 그래프.
도 3은 본 발명에 따른 위상 혼합기를 나타낸 회로도.
도 4는 본 발명에 따른 위상 혼합기의 동작 특성을 나타낸 그래프.
* 도면의 주요 부분에 대한 부호의 설명 *
102, 104, 302, 304 : 저항
106, 108, 112, 114, 306, 308, 312, 314 : 엔모스 트랜지스터
110, 116, 310, 316 : 전류원
318, 320 : 출력 캐패시턴스 제어부
322, 324, 326, 328, 332, 334, 336, 338 : 모스 캐패시터
342 : 디바이스 특성 검출기
PD1, PD2 : 특성 검출 신호
본 발명은 위상 혼합기에 관한 것으로, 두 신호의 위상차의 중간 값을 갖는 새로운 위상의 신호를 발생시키는 위상 혼합기에 관한 것이다.
도 1은 종래의 위상 혼합기를 나타낸 회로도이다. 도 1에 나타낸 바와 같이 종래의 위상 혼합기는 제 1 및 제 2 차동 증폭기로 구성된다. 제 1 차동 증폭기는 제 1 저항(102) 및 제 2 저항(104)을 부하 소자로 하고, 제 1 엔모스 트랜지스터(106) 및 제 2 엔모스 트랜지스터(108)를 구동 소자로 하여 구성되며, 제 1 전류원(IK1)을 갖는다. 제 1 엔모스 트랜지스터(106)는 제 1 데이터 신호(K1)에 의해 제어되고, 제 2 엔모스 트랜지스터(108)는 제 1 데이터바 신호(K1b)에 의해 제어된다. 제 2 엔모스 트랜지스터(108)의 드레인에서는 차동 출력 신호(Kout)가 출력되고, 제 1 엔모스 트랜지스터(106)의 드레인에서는 차동 출력바 신호(Koutb)가 출력된다.
제 2 차동 증폭기는 제 1 저항(102)과 제 2 저항(104)을 부하 소자로 하고, 제 3 엔모스 트랜지스터(112)와 제 4 엔모스 트랜지스터(114)를 구동 소자로 하여 구성되며, 제 2 전류원(IK2)을 갖는다. 제 3 엔모스 트랜지스터(112)는 제 2 데이터 신호(K2)에 의해 제어되고, 제 4 엔모스 트랜지스터(114)는 제 2 데이터바 신호(K2b)에 의해 제어된다. 제 4 엔모스 트랜지스터(114)의 드레인은 제 2 엔모스 트랜지스터(108)의 드레인에 연결되어 차동 출력 신호(Kout)를 출력하고, 제 3 엔모스 트랜지스터(112)의 드레인은 제 1 엔모스 트랜지스터(106)의 드레인에 연결되어 차동 출력바 신호(Koutb)를 출력한다.
차동 출력 신호(Kout)의 크기는 제 1 데이터 신호(K1)와 제 2 데이터 신호(K2)의 크기에 따라 결정된다. 제 1 차동 증폭기의 제 1 전류원(110)에서 공급되는 전류 IK1과 제 2 차동 증폭기의 제 2 전류원(116)에서 공급되는 전류 IK2의 양은 1:1로 서 동일하다.
도 2는 종래의 위상 혼합기의 동작 특성을 나타낸 그래프이다. 도 2(a)는 디바이스가 정상적인 입출력 특성을 갖는 경우로서, 차동 출력 신호(Kout)의 처음 1/2는 제 1 데이터 신호(K1)에 의한 것이고 나머지 1/2는 제 2 데이터 신호(K2)에 의한 것이다.
도 2(b)는 디바이스의 입출력 특성이 빠른 경우로서, 제 1 데이터 신호(K1)가 너무 빠르게 상승하여 차동 출력 신호(Kout) 역시 빠르게 상승한다. 그러나 제 1 데이터 신호(K1)가 정점에 이른 뒤에도 제 2 데이터 신호(K2)는 아직 상승하지 않기 때문에 시간 t1 구간에서는 차동 출력 신호(Kout)는 중간 레벨에 머물러 있게 된다. 이후 제 2 데이터 신호(K2)가 상승하여 구간 t1 이후의 차동 출력 신호(Kout)를 발생시킨다.
도 2(c)는 디바이스의 입출력 특성이 느린 경우로서, 제 1 데이터 신호(K1)가 너무 느리게 상승하여 제 1 데이터 신호(K1)가 미처 정점에 이르지 못한 상태에서 제 2 데이터 신호(K2)의 상승이 시작된다. 이 때문에 시간 t2 구간에서는 차동 출력 신호(Kout)가 제 1 데이터 신호(K1)와 제 2 데이터 신호(K2) 모두에 의해 구동되어 정상적인 경우보다 훨씬 빠르게 상승한다. t2 구간 이후에는 제 1 데이터 신호(K1)에 의한 구동이 종료되어 단지 제 2 데이터 신호(K2)에 의한 구동만이 이루어진다.
이처럼 디바이스의 입출력 특성이 빠르거나 느린 경우에는 차동 출력 신호(Kout)에 계단 파형 형태의 왜곡이 발생하여, 위상 혼합기의 안정성을 신뢰할 수 없게 된다.
따라서 본 발명에 따른 위상 혼합기는 디바이스의 특성이 빠르거나 느린 경우에도 안정된 형태의 출력을 얻을 수 있도록 하는데 그 목적이 있다.
이와 같은 목적의 본 발명은 출력 발생부와 가변 캐패시터, 제어부를 포함하여 이루어진다.
출력 발생부는 제 1 입력 신호의 위상과 제 2 입력 신호의 위상이 혼합된 출력을 발생시킨다.
가변 캐패시터는 출력 발생부의 출력단에 연결된다.
제어부는 디바이스의 전기적 입출력 특성에 따라 가변 캐패시터의 용량을 제어한다.
본 발명에 따른 위상 혼합기의 바람직한 실시예를 도 3과 도 4를 참조하여 설명하면 다음과 같다.
먼저 도 3은 본 발명에 따른 위상 혼합기를 나타낸 회로도이다. 도 3에 나타낸 바와 같이 종래의 위상 혼합기는 제 1 및 제 2 차동 증폭기와 제 1 및 제 2 출력 캐패시턴스 제어부, 디바이스 특성 검출기로 구성된다. 제 1 차동 증폭기는 제 1 저항(302) 및 제 2 저항(304)을 부하 소자로 하고, 제 1 엔모스 트랜지스터(306) 및 제 2 엔모스 트랜지스터(308)를 구동 소자로 하여 구성되며, 제 1 전류원(IK1)을 갖는다. 제 1 엔모스 트랜지스터(306)는 제 1 데이터 신호(K1)에 의해 제어되고, 제 2 엔모스 트랜지스터(308)는 제 1 데이터바 신호(K1b)에 의해 제어된다. 제 2 엔모스 트랜지스터(308)의 드레인에서는 차동 출력 신호(Kout)가 출력되고, 제 1 엔모스 트랜지스터(306)의 드레인에서는 차동 출력바 신호(Koutb)가 출력된다.
제 2 차동 증폭기는 제 1 저항(302)과 제 2 저항(304)을 부하 소자로 하고, 제 3 엔모스 트랜지스터(312)와 제 4 엔모스 트랜지스터(314)를 구동 소자로 하여 구성되며, 제 2 전류원(IK2)을 갖는다. 제 3 엔모스 트랜지스터(312)는 제 2 데이터 신호(K2)에 의해 제어되고, 제 4 엔모스 트랜지스터(314)는 제 2 데이터바 신호(K2b)에 의해 제어된다. 제 4 엔모스 트랜지스터(314)의 드레인은 제 2 엔모스 트랜지스터(308)의 드레인에 연결되어 차동 출력 신호(Kout)를 출력하고, 제 3 엔모스 트랜지스터(312)의 드레인은 제 1 엔모스 트랜지스터(306)의 드레인에 연결되어 차동 출력바 신호(Koutb)를 출력한다.
차동 출력 신호(Kout)의 크기는 제 1 데이터 신호(K1)와 제 2 데이터 신호(K2)의 크기에 따라 결정된다. 본 실시 예에서는 제 1 차동 증폭기의 제 1 전류원(310)에서 공급되는 전류 IK1과 제 2 차동 증폭기의 제 2 전류원(316)에서 공급되는 전류 IK2의 양은 1:1로서 동일하다.
디바이스 특성 검출기(342)는 소정의 테스트를 통하여 디바이스의 입출력 특성을 파악한 다음 특성 검출 신호(PD1)(PD2)를 발생시킨다. 디바이스가 정상적인 입출력 특성을 가지면 제 1 특성 검출 신호(PD1) 또는 제 2 특성 검출 신호(PD2) 가운데 하나만 활성화된다. 만약 디바이스가 빠른 입출력 특성을 가진다면 제 1 및 제 2 특성 검출 신호가 모두 활성화되어 캐패시턴스를 최대화한다. 반대로 디바이스가 느린 입출력 특성을 가진다면 제 1 및 제 2 특성 검출 신호(PD1)(PD2)가 모두 비활성화되어 캐패시턴스를 최소화한다.
제 1 출력 캐패시턴스 제어부(318)에서, 모스 캐패시터(324)(328)의 게이트가 차동 출력 신호(Kout)의 출력단에 연결되고, 또 다른 모스 캐패시터(322)(326)의 게이트가 차동 출력바 신호(Koutb)의 출력단에 연결된다. 각 모스 캐패시터는 디바이스 특성 검출기(342)에서 출력되는 제 1 특성 검출 신호(PD1)의 레벨에 따라 선택적으로 활성화된다.
제 2 출력 캐패시턴스 제어부(320)에서, 모스 캐패시터(334)(338)의 게이트가 차동 출력 신호(Kout)의 출력단에 연결되고, 또 다른 모스 캐패시터(332)(336)의 게이트가 차동 출력바 신호(Koutb)의 출력단에 연결된다. 각 모스 캐패시터는 디바이스 특성 검출기(342)에서 출력되는 제 2 특성 검출 신호(PD2)의 레벨에 따라 선택적으로 활성화된다.
따라서, 디바이스 특성 검출기(342)에서 출력되는 특성 검출 신호(PD1)(PD2)의 레벨에 따라 제 1 및 제 2 모스 캐패시턴스 제어부(318)(320)의 캐패시턴스 값이 가변 제어되어 차동 출력 신호(Kout) 및 차동 출력바 신호(Koutb)의 왜곡을 보상하게 된다.
도 4는 본 발명에 따른 위상 혼합기의 동작 특성을 나타낸 그래프이다. 도 4(a)는 디바이스가 정상적인 입출력 특성을 갖는 경우이고, 도 2(b)는 디바이스의 입출력 특성이 빠른 경우이며, 도 2(c)는 디바이스의 입출력 특성이 느린 경우이다. 종래의 기술에서는 디바이스의 입출력 특성이 빠른 경우와 느린 경우에 각각 구간 t1과 t2에서 왜곡이 발생하였으나, 도 4에 나타낸 본 발명에 따른 위상 혼합기의 경우에는 가변 캐패시턴스에 의해 보상이 이루어져서 왜곡이 전혀 발생하지 않는다.
따라서 본 발명에 따른 위상 혼합기는 디바이스의 입출력 특성이 빠르거나 느린 경우에도 왜곡이 발생하지 않는 안정된 형태의 출력을 제공한다.

Claims (3)

  1. 제 1 입력 신호의 위상과 제 2 입력 신호의 위상이 혼합된 출력을 발생시키는 출력 발생부와;
    상기 출력 발생부의 출력단에 연결되는 가변 캐패시터와;
    상기 출력 발생부의 전기적 입출력 특성에 따라 상기 가변 캐패시터의 용량을 제어하는 제어부를 포함하는 위상 혼합기.
  2. 청구항 1에 있어서, 상기 출력 발생부는,
    상기 제 1 입력 신호가 입력되는 제 1 차동 증폭기와, 상기 제 2 입력 신호가 입력되는 제 2 차동 증폭기를 포함하여 이루어지는 것이 특징인 위상 혼합기.
  3. 청구항 1에 있어서, 상기 가변 캐패시터는,
    상기 제어부의 제어에 의해 선택적으로 활성화되는 모스 캐패시터로 이루어지는 것이 특징인 위상 혼합기.
KR1020000022140A 2000-04-26 2000-04-26 위상 혼합기 KR100701678B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000022140A KR100701678B1 (ko) 2000-04-26 2000-04-26 위상 혼합기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000022140A KR100701678B1 (ko) 2000-04-26 2000-04-26 위상 혼합기

Publications (2)

Publication Number Publication Date
KR20010097770A KR20010097770A (ko) 2001-11-08
KR100701678B1 true KR100701678B1 (ko) 2007-03-29

Family

ID=19666983

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000022140A KR100701678B1 (ko) 2000-04-26 2000-04-26 위상 혼합기

Country Status (1)

Country Link
KR (1) KR100701678B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100610222B1 (ko) * 2003-04-21 2006-08-09 에스케이 텔레콤주식회사 저잡음 주파수 변환기
KR100505698B1 (ko) 2003-08-06 2005-08-02 삼성전자주식회사 주파수 변화와 ｐｖｔ 변화에 둔감한 위상 믹서 및 이의제어방법
KR20110132864A (ko) 2010-06-03 2011-12-09 삼성전자주식회사 와이드 랜지 주파수 입력에 적합한 위상 보간 회로 및 그에 따른 출력 특성안정화 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642215A1 (en) * 1993-09-06 1995-03-08 Koninklijke Philips Electronics N.V. Oscillator
KR100222673B1 (ko) * 1996-12-27 1999-10-01 김영환 위상고정루프회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0642215A1 (en) * 1993-09-06 1995-03-08 Koninklijke Philips Electronics N.V. Oscillator
KR100222673B1 (ko) * 1996-12-27 1999-10-01 김영환 위상고정루프회로

Also Published As

Publication number Publication date
KR20010097770A (ko) 2001-11-08

Similar Documents

Publication Publication Date Title
US6646469B2 (en) High voltage level shifter via capacitors
KR960002354A (ko) 반도체 메모리 장치의 비트라인 센싱회로 및 그 방법
KR100548558B1 (ko) 반도체 장치용 내부전압 발생기
US20100098133A1 (en) Apparatus for detecting temperature using transistors
KR870009238A (ko) 고전압검출회로
EP0193901B1 (en) Comparator circuit having improved output characteristics
US6583629B1 (en) Magnetic digital signal coupler monitor
US6211709B1 (en) Pulse generating apparatus
KR100701678B1 (ko) 위상 혼합기
JPH04115622A (ja) カレントミラー型増幅回路及びその駆動方法
US7372321B2 (en) Robust start-up circuit and method for on-chip self-biased voltage and/or current reference
KR0137343B1 (ko) 반도체 메모리장치의 내부전원전압 발생회로 및 그 방법
CN118017948B (zh) Ab类功率放大器、输出控制电路及输出控制方法
KR100273262B1 (ko) 듀티사이클보정회로
JP2010156621A (ja) センサ用半導体装置
JPS5927125B2 (ja) パルス発生回路
US7852141B2 (en) Circuit arrangement for selective generation of an analog current output value or an analog voltage output value
KR100281174B1 (ko) 전자비례밸브구동제어회로
KR950015742A (ko) 반도체 집적회로의 고전압 검출회로
KR100214525B1 (ko) 피엘엘 회로
KR950002018A (ko) 반도체집적회로의 전원전압 레귤레이터
KR20010020992A (ko) 안정된 기준전압을 발생하는 기준전압발생회로 및 이를사용하는 반도체장치
KR100577789B1 (ko) 엘씨디의 라인 반전용 구동 회로
JP2015033141A (ja) スイッチングキャパシタを利用したスルーレート調節装置
JPS63263821A (ja) 電子装置のノイズを減少する装置および方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee