KR20040090574A - 반도체 소자의 테스트 패턴 - Google Patents

Abstract

본 발명은 반도체 소자의 공정에 대한 정확도를 분석하기 위한 테스트 패턴에 있어서, 상기 테스트 패턴은 액티브 실리콘 기판에 대해 가로, 세로, 사선 방향 중 어느 한 방향 이상으로 됨으로써, 쉐도우 영역에서의 식각 잔류물에 의한 쇼트 현상을 정확하게 분석하여 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 테스트 패턴{TEST PATTERN OF SEMICONDUCTOR DEVICE}

본 발명은 반도체 소자의 테스트 패턴에 관한 것으로, 보다 상세하게는 게이트 폴리실리콘 식각시의 식각 잔류물에 의한 쇼트 현상을 정확하게 모니터링 함으로써 소자의 신뢰성을 향상시키기 위한 반도체 소자의 테스트 패턴에 관한 것이다.

통상적으로 반도체 소자 제조 시에는 제조 공정의 이상 유무를 시험하고, 공정의 특성을 평가하기 위하여 테스트 패턴을 구비한다. 상기 테스트 패턴은 각각의 소자의 전기적 특성을 분석하여 반도체 소자 제조시 이상 유무를 검출하고 공정 특성을 평가하여 공정의 한계와 공정 마진 향상을 위해 이용된다.

종래의 트랜지스터의 특성을 분석하기 위한 테스트 패턴에서는 게이트 산화막의 단차로 인하여 게이트 폴리실리콘 식각 공정시의 잔류물에 따른 쇼트 현상을 제대로 모니터링 하지 못하여, 이에 따라 소자의 페일 분석이 어려운 문제점이 있었다.

종래 기술에 의한 반도체 소자의 테스트 패턴 형성 방법을 더욱 상세히 설명하면 다음과 같다.

우선, 액티브 실리콘 기판 상에 소정의 이온 주입 및 확산 공정을 진행하여 n 타입 또는 p타입의 웰을 형성한 후 문턱 전압(V_th)을 조절하기 위하여 이온 주입 공정을 진행함으로써 채널 영역을 형성한다.

그리고 나서, 게이트 산화막을 형성하고 그 상부에 게이트 전극으로 도프트 폴리실리콘을 증착한 다음 소정의 사진 및 식각 공정을 진행함으로써 게이트를 패터닝한다.

이어서, 상기 게이트가 형성된 결과물에 대해 소자간 쇼트를 테스트하기 위한 폴리 테스트 패턴을 형성하다.

이후, 소오스 및 드레인을 형성하기 위한 이온 주입 공정을 진행한다.

이하, 첨부된 도면을 참조하여 종래 기술에 따른 반도체 소자의 테스트 패턴 형성 방법의 문제점을 더욱 상세히 설명하면 다음과 같다.

도1은 종래 기술에 의해 형성된 반도체 소자의 테스트 패턴을 나타낸 평면도이다.

여기에 도시된 바와 같이 종래 기술에 의한 테스트 패턴은 테스트용 웨이퍼 상에 소자 분리 영역(10)과 액티브 영역(20)이 교대로 형성되어 있고, 상기 액티브 영역과 수직 방향으로 폴리 실리콘이 스트립 형태로 다수개 교차되어 형성되어 있다.

이때, 접지 패드(40)에 제 1 폴리실리콘(40')이 연결되며 상기 제 1 폴리실리콘과 상호 평행하게 교대로 형성되는 제 2 폴리실리콘(50')이 프로빙 패드(50)에 연결되어 있다.

상기 제 2 폴리실리콘(50')의 타측 제 1 폴리실리콘(40')과 상호 평행하게 교대로 형성되는 제 3 폴리실리콘(60')이 전압인가 패드(60)에 연결된다.

이와 같은 종래 기술에 의한 반도체 소자의 테스트 패턴은 액티브 웨이퍼에 형성되는 게이트 산화막의 프로파일 차이에 의해 폴리실리콘 식각 공정시 폴리실리콘 잔류물이 발생하게 되고, 이에 따른 쇼트 현상에 대한 모니터링이 제대로 반영되지 않게 된다. 이에 따라, 소자의 페일 분석이 정확하지 않아 반도체 소자의 수율을 저하시키는 문제점이 있었다.

또한, 폴리 식각시 발생되는 폴리 잔류물 체크 패턴이 한 방향으로만 형성되어 있기 때문에 수평 및 사선 방향의 식각 특성 분석이 어려워 실리콘 액티브의 측면에 발생하는 쉐도우 영역의 모니터링이 어렵기 때문에 테스트에서는 패스 하고, 실제 동작시 페일이 발생하는 문제점이 있었다.

상기와 같은 문제점을 해결하기 위한 본 발명은 소자의 공정 신뢰도를 향상시키기 위한 테스트패턴 형성 방법에 있어서, 상기 테스트 패턴을 수직, 수평, 사선 방향으로 배치하여 형성함으로써 쉐도우 영역의 모니터링을 강화하여 테스트 정확도를 향상시키기 위한 반도체 소자의 테스트 패턴을 제공하기 위한 것이다.

도1은 종래 기술에 의해 형성된 반도체 소자의 테스트 패턴을 나타낸 평면도이다.

도 2는 본 발명에 의해 형성된 반도체 소자의 테스트 패턴을 나타낸 평면도이다.

도3은 본 발명에 의한 테스트 패턴과 종래 기술에 의한 테스트 패턴을 이용한 테스트 결과를 모니터링 한 시뮬레이션이다.

- 도면의 주요부분에 대한 부호의 설명 -

10 : 소자분리 영역 20 : 액티브 웨이퍼

40 : 접지 패드 50 : 프로빙 패드

60 : 전압 인가 패드

상기와 같은 목적을 실현하기 위한 본 발명은 반도체 소자의 공정에 대한 정확도를 분석하기 위한 테스트 패턴에 있어서, 상기 테스트 패턴은 액티브 실리콘 기판에 대해 가로, 세로, 사선 방향 중 어느 한 방향 이상으로 형성되는 것을 특징으로 하는 반도체 소자의 테스트 패턴에 관한 것이다.

이와 같은 본 발명에 의한 반도체 소자의 테스트 패턴에 따르면, 실리콘 액티브와의 다수의 방향으로 테스트 패턴을 형성함으로써 쉐도우 영역에서의 식각 잔류물에 의한 쇼트 현상을 정확하게 분석함으로써 모니터링 정확도를 향상시켜 소자의 신뢰성을 향상시킬 수 있다.

이하, 본 발명의 바람직한 실시예를 첨부된 도면을 참조하여 설명한다. 또한 본 실시예는 본 발명의 권리범위를 한정하는 것은 아니고, 단지 예시로 제시된 것이며 종래 구성과 동일한 부분은 동일한 부호 및 명칭을 사용한다.

본 발명에 의한 반도체 소자의 테스트 패턴 형성 방법을 상세하게 설명하면 다음과 같다.

우선, 액티브 실리콘 기판 상에 소정의 이온 주입 및 확산 공정을 진행하여 n 타입 또는 p타입의 웰을 형성한 후 문턱 전압(V_th)을 조절하기 위하여 이온 주입 공정을 진행함으로써 채널 영역을 형성한다.

그리고 나서, 게이트 산화막을 형성하고 그 상부에 게이트 전극으로 도프트 폴리실리콘을 증착한 다음 소정의 사진 및 식각 공정을 진행함으로써 게이트를 패터닝한다.

이어서, 상기 게이트가 형성된 결과물에 대해 소자간 쇼트를 테스트하기 위한 폴리 테스트 패턴을 가로, 세로, 사선 방향으로 형성한다.

이후, 소오스 및 드레인을 형성하기 위한 이온 주입 공정을 진행한다.

도2는 본 발명에 의해 형성된 반도체 소자의 테스트 패턴을 나타낸 평면도이다.

여기에 도시된 바와 같이 본 발명에 의한 테스트 패턴은 테스트용 웨이퍼 상에 소자 분리 영역(10)과 액티브 영역(20)이 교대로 형성되어 있고, 상기 액티브 영역에 대해 가로 방향으로 형성되는 폴리실리콘 패턴이 다수개 형성되며, 그 일측에는 세로 방향으로 배치되는 폴리실리콘 패턴이 다수개 형성되어 있다. 또한, 상기 가로 방향으로 배치되는 폴리실리콘의 타측에는 사선 방향으로 교대로 배치되는 폴리실리콘이 다수개 형성되어 있다.

이때, 접지 패드(40)에 제 1 폴리실리콘(40')이 연결되며 상기 제 1 폴리실리콘과 빛 형태로 서로 맞물려진 형상으로 상호 평행하게 교대로 형성되는 제 2 폴리실리콘(50')이 프로빙 패드(50)에 연결되어 있다.

상기 제 2 폴리실리콘(50')의 타측 제 1 폴리실리콘(40')과 빛 형태로 서로 맞물려진 형상으로 상호 평행하게 교대로 형성되는 제 3 폴리실리콘(60')이 전압인가 패드(60)에 연결된다.

도3은 본 발명에 의한 테스트 패턴과 종래 기술에 의한 테스트 패턴을 이용한 테스트 결과를 모니터링 한 시뮬레이션으로, 같은 조건의 식각 공정을 진행하고 난 후의 테스트 결과이다.

우선, (가)는 종래 기술에 의한 테스트 패턴을 이용한 모니터링 결과로, 쇼트 현상이 없는 것으로 나타나는 반면, (나)의 본 발명에 의한 모니터링 결과를 보면 쇼트 현상을 정확하게 모니터링 되었다.

이와 같이 종래의 한 방향에 대한 테스트 패턴을 이용할 경우의 소자의 페일 분석이 어려웠던 것을 본 발명에서 테스트 패턴을 가로, 세로, 사선 방향으로 배치하여 패턴의 쉐도우 영역의 모니터링을 강화함으로써 공정의 정확도를 향상시킬 수 있다.

상기한 바와 같이 본 발명은 사선 방향 패턴에서의 쉐도우 영역 모니터링을 강화함으로써 공정의 정확도를 향상시켜 소자의 신뢰성을 향상시킬 수 있다. 또한, 패턴의 밀, 소 구분에 따른 공정 변화를 정확하게 모니터링 할 수 있게된다.

결국, 소자의 신뢰성을 향상시킴으로써 반도체 소자의 분석 및 수율의 안정성을 확보할 수 있는 이점이 있다.

Claims (1)

1. 반도체 소자의 공정에 대한 정확도를 분석하기 위한 테스트 패턴에 있어서, 상기 테스트 패턴은 액티브 실리콘 기판에 대해 가로, 세로, 사선 방향 중 어느 한 방향 이상으로 형성되는 것을 특징으로 하는 반도체 소자의 테스트 패턴.