KR20040081030A - 마이크로컴퓨터 응용시스템, 마이크로컴퓨터,신호처리시스템 및 신호처리ｌｓｉ - Google Patents

마이크로컴퓨터 응용시스템, 마이크로컴퓨터,신호처리시스템 및 신호처리ｌｓｉ Download PDF

Info

Publication number
KR20040081030A
KR20040081030A KR1020040015281A KR20040015281A KR20040081030A KR 20040081030 A KR20040081030 A KR 20040081030A KR 1020040015281 A KR1020040015281 A KR 1020040015281A KR 20040015281 A KR20040015281 A KR 20040015281A KR 20040081030 A KR20040081030 A KR 20040081030A
Authority
KR
South Korea
Prior art keywords
high speed
speed operation
processing unit
address
storage unit
Prior art date
Application number
KR1020040015281A
Other languages
English (en)
Inventor
사이조도쿠유키
기타무라고지
Original Assignee
마츠시타 덴끼 산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마츠시타 덴끼 산교 가부시키가이샤 filed Critical 마츠시타 덴끼 산교 가부시키가이샤
Publication of KR20040081030A publication Critical patent/KR20040081030A/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/445—Program loading or initiating
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0638—Combination of memories, e.g. ROM and RAM such as to permit replacement or supplementing of words in one module by words in another module

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System Of A Hierarchy Structure (AREA)
  • Microcomputers (AREA)
  • Stored Programmes (AREA)
  • Memory System (AREA)

Abstract

본 발명은 마이크로컴퓨터 응용시스템에 있어서, 간단한 구성으로 부분적인 고속동작을 실현 가능하게 하기 위한 것이다.
외장ROM(20)은 마이크로컴퓨터(10)의 제어프로그램(PG)을 저장한다. MPU(11)는 복사처리부(PGI1)를 실행시킴으로써, 고속동작 필요처리부(PGM1)를 내장RAM(12)의 고속처리영역(PAR)에 복사한다. 어드레스변환부(14)는 MPU가 지정하는 도입어드레스(AZ1)가 외장ROM(20)의 고속동작 필요처리부(PGM1)의 저장범위 내를 가리킬 때, 이를 내장RAM(12)의 대응개소 어드레스(AF)로 변환한다.

Description

마이크로컴퓨터 응용시스템, 마이크로컴퓨터, 신호처리시스템 및 신호처리ＬＳＩ{MICROCOMPUTER APPLICATION SYSTEM, MICROCOMPUTER, SIGNAL PROCESSING SYSTEM AND SIGNAL PROCESSING LSI}
본 발명은, 메모리에 저장된 프로그램을 실행하는 마이크로컴퓨터 응용시스템, 및 신호처리 시스템에 관한 기술에 속한다.
최근, 마이크로컴퓨터 내장형기기로 대표되는 마이크로컴퓨터 응용시스템에 있어서, 마이크로컴퓨터 동작의 고속화에 따라, 요구되는 동작속도가 더욱 상승되고 있다. 한편, 메모리 등의 주변회로나 인터페이스의 동작속도는, 마이크로컴퓨터의 동작속도를 따르지 못하고 있다. 또 소프트웨어의 대규모화, 개발기간 단축화에 따라 소프트웨어를 저장하기 위한 메모리는 위험부담을 피하기 위해, 기입변환 가능형 메모리의 이용이 늘고 있다. 또 소프트웨어는 대규모화와 함께 복잡해졌으며, 이것이 소프트 개발자의 부담을 크게 하고 있다.
이하, 종래의 마이크로컴퓨터 응용시스템에 대해 간단히 설명하기로 한다.
도 8은 고속동작을 실현하는 제 1 종래예를 나타내는 블록도이다. 도 8에서, MPU(51)는 버스(53)를 통해, 내장ROM(54) 내의 제어프로그램(PG) 데이터를 인출, 실행한다. 통상, 마이크로컴퓨터(50) 내의 메모리는, 내장버스(53) 경유에서의 데이터 인출에 대해 액세스 속도가 최적화되며, 도 8의 구성에서는 마이크로컴퓨터(50)를 제어하는 프로그램(PG)을 고속인출에 의해 고속으로 실행할 수 있다. 내장ROM(54)은 예를 들어 마스크ROM으로 구성되며, 위험부담을 피할 목적으로서 기입변환 가능한 플래시ROM 등으로 구성되거나 한다.
도 9는 대규모 메모리를 구비한 제 2 종래예를 나타내는 블록도이다. 도 9의 구성에서는, 버스(53)에 외장ROM(60)이 접속되며, 이 외장ROM(60)에 제어프로그램(PG)이 저장된다. MPU(51)는 버스(53)를 통해, 외장ROM(60) 내의 제어프로그램(PG) 데이터를 인출, 실행한다. 외장ROM(60)은 통상, 범용ROM이므로, 내장ROM에 비해 매우 저속의 액세스밖에 안 되는 것이 많으며, 예를 들어, 기입변환 가능형의 범용 플래시ROM 등으로 구성된다.
도 10은 고속동작을 실현하는 제 3 종래예를 나타내는 블록도이다. 도 10의 구성에서 마이크로컴퓨터(50B)는 캐쉬RAM(54) 및 캐쉬회로(55)를 구비하여, 이른바 캐쉬형 마이크로컴퓨터 구성이다. MPU(51)는 버스(53)를 통해, 외장ROM(60) 내의 제어프로그램(PG) 데이터를 인출, 실행한다. 그러나 외장ROM(60)의 액세스 속도는 낮으므로, 빈번히 액세스되는 어드레스에 대해서는, 그 데이터가 캐쉬RAM(54)에 동적(dynamic)으로 등록된다. 그리고 캐쉬회로(55)가 외장ROM(60)을 액세스할지, 또는 캐쉬RAM(54)을 액세스할지를 절환한다.
그러나 종래의 구성에서는, 다음과 같은 문제가 있다.
제 1 종래예와 같이 ROM을 내장한 시스템에서는, 내장ROM으로서 마스크ROM을 이용할 경우에, 최근 높아지고 있는 프로그램 문제 등의 위험부담 회피 요구에 대응하기가 매우 어렵다. 또 내장ROM으로서 기입변환 가능형 ROM을 이용할 경우에는 마이크로컴퓨터의 제조공정이, 논리회로와 기입변환 가능형 ROM으로 별도의 프로세스를 필요로 하는, 이른바 혼재 프로세스가 되어, 원가가 매우 높아진다는 문제가 있다.
또 제 2 종래예와 같이, 외장ROM을 이용하는 시스템에서는, 액세스속도가, 내장메모리를 이용하는 경우에 비해 극단적으로 느려져, 고속동작을 필요로 하는제어의 경우, 안정된 동작이 매우 어려워진다.
또한 제 3 종래예와 같이, 캐쉬형 마이크로컴퓨터를 이용할 경우, 고속동작이 가능해지기는 하지만 캐쉬에 관한 기구가 매우 대규모이고 복잡한 구성이므로, 예를 들어 마이크로컴퓨터 내장형기기로서, 자칫하면 지나치게 기능 과잉이 돼버려 원가도 높아진다.
상기한 문제에 감안하여 본 발명은, 마이크로컴퓨터 응용시스템 및 신호처리 시스템에 있어서, 간단한 구성에 의해 프로그램 안에서 고속동작이 필요한 부분에 대해, 고속동작을 실현 가능하게 하는 것을 과제로 한다.
도 1은 본 발명의 제 1 실시예에 관한 마이크로컴퓨터 응용시스템의 구성을 나타내는 블록도.
도 2는 본 발명의 실시예에서 어드레스 변환을 나타내는 도.
도 3은 본 발명의 제 2 실시예에 관한 마이크로컴퓨터 응용시스템의 구성을 나타내는 블록도.
도 4는 본 발명의 제 3 실시예에 관한 마이크로컴퓨터 응용시스템의 구성을 나타내는 블록도.
도 5는 본 발명에 관한 마이크로컴퓨터 응용시스템 구성의 다른 예를 나타내는 블록도.
도 6은 본 발명에 관한 마이크로컴퓨터 응용시스템 구성의 또 다른 예를 나타내는 블록도.
도 7은 본 발명에 관한 마이크로컴퓨터 응용시스템 구성의 또 다른 예를 나타내는 블록도.
도 8은 제 1 종래예를 나타내는 블록도.
도 9는 제 2 종래예를 나타내는 블록도.
도 10은 제 3 종래예를 나타내는 블록도.
도 11은 본 발명에 관한 신호처리시스템의 구성예.
도 12는 본 발명에 관한 신호처리시스템의 구성예.
도 13은 본 발명에 관한 신호처리시스템의 구성예.
도 14는 본 발명에 관한 신호처리시스템의 구성예.
* 도면의 주요 부분에 대한 부호의 설명 *
10, 10A, 10B, 10C, 10D, 10E : 마이크로컴퓨터
11 : MPU 12 : 내장RAM
13 : 버스 15, 15A, 15B : 레지스터
16 : DMA회로 20 : 외장ROM
21 : 내장ROM 22 : 외장RAM
AZ1 : 도입어드레스 PG : 프로그램
PGM1, PGM2 : 고속동작 필요처리부
30, 30A, 30B, 30C : 신호처리LSI
31 : DSP(연산처리부) 32, 42 : RAM(제 1 기억부)
40, 41 : ROM(제 2 기억부)
상기 과제를 해결하기 위해 본 발명은, 마이크로컴퓨터 응용시스템에 있어서, ROM에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, ROM으로부터, MPU로부터의 액세스 속도가 더욱 빠른 RAM으로 옮기고, MPU가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, ROM에서 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 이 도입어드레스를, RAM의 고속동작 필요처리부의 대응 개소 어드레스로 변환한다. 즉 ROM에 저장된 고속동작 필요처리부는, 액세스 속도가 빠른 RAM으로 옮겨진 후, MPU로부터 액세스되어 실행된다. 더욱이 캐쉬기구와 같은 복잡한 구성은 필요로 하지 않으며, 프로그램을 옮기는 기능과, 어드레스를 변환하는 기능에 의해 실현 가능하므로, 부분적인 고속동작을 간단한 구성으로 실현할 수 있다.
더구나, 고속동작 필요처리부는, 저속으로 실행돼도 좋은 다른 프로그램과함께 ROM에 저장시켜두면 되므로, 소프트웨어의 기입변환을 유연하게 실행할 수 있어, 소프트웨어의 개발도 용이해진다.
또한 본 발명은, 상술한 것과 마찬가지의 기술적 특징을 갖는, DSP 등과 같은 연산처리부에 의해 프로그램을 실행하는 신호처리LSI를 포함하는 신호처리시스템을 제공한다. 즉 연산처리부가, 제 1 기억부, 및 제 1 기억부보다 액세스 속도가 느린 제 2 기억부와 액세스 가능한 구성에 있어서, 제 2 기억부에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 제 2 기억부로부터 제 1 기억부로 옮기고, 연산처리부가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 제 2 기억부에서 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 이 도입어드레스를, 제 1 기억부에서 고속동작 필요처리부의 대응 개소 어드레스로 변환한다. 즉 제 2 기억부에 저장된 고속동작 필요처리부는, 액세스 속도가 빠른 제 1 기억부로 옮겨진 후, 연산처리부로부터 액세스되어 실행된다. 더욱이 캐쉬기구와 같은 복잡한 구성은 필요로 하지 않으며, 프로그램을 옮기는 기능과, 어드레스를 변환하는 기능에 의해 실현 가능하므로, 부분적인 고속동작을 간단한 구성으로 실현할 수 있다.
상술한 목적 및 기타의 목적과 본 발명의 특징 및 이점은 첨부 도면과 관련한 다음의 상세한 설명을 통해 보다 분명해 질 것이다.
(실시예)
이하, 본 발명의 실시예에 대해, 도면을 참조하면서 설명하기로 한다.
(제 1 실시예)
도 1은 본 발명의 제 1 실시예에 관한 마이크로컴퓨터 응용시스템을 나타내는 블록도이다. 도 1에서, 마이크로컴퓨터(10)는 MPU(11), 내장RAM(12), 및 MPU(11) 및 내장RAM(12)을 접속하는 버스(13)를 구비한다. 또 20은 마이크로컴퓨터(10)의 버스(13)와 접속된 외장ROM이다.
외장ROM(20)에는, 마이크로컴퓨터(10) 제어용 프로그램(PG)이 저장된다. 프로그램(PG)은, 리셋 해제 후에 실행되는 초기처리부(PGI)와, 통상 실행되는 통상처리부(PGM)로 나뉘어 구성된다. 통상처리부(PGM)는 고속동작이 필요한 고속동작 필요처리부(PGM1)를 포함하며, 초기처리부(PGI)는 고속동작 필요처리부(PGM1)를 내장RAM(12)의 고속처리영역(PAR)으로 복사하기 위한 복사처리부(PGI1)를 포함한다.
마이크로컴퓨터(10)는 MPU(11)가 프로그램데이터를 도입하기 위해 지정하는 도입어드레스(AZ1)를, 필요에 따라 변환시키는 어드레스변환부(14)를 구비한다. 즉 제 2 수단으로서의 어드레스변환부(14)는, 도입어드레스(AZ1)가 외장ROM(20)에서 고속동작 필요처리부(PGM1)가 저장된 범위 내를 가리킬 때, 이 도입어드레스(AZ1)를, 내장RAM(12)의 고속동작 필요처리부(PGM1)의 대응 개소 어드레스(AF)로 변환한다. 어드레스변환부(14)는 예를 들어 하드웨어로 구성된다.
도 2를 참조하여, 본 실시예에서의 어드레스변환에 대해 설명한다. 현재, 외장ROM(20)에 저장된 고속동작 필요처리부(PGM1)의 선두 어드레스를 AO1, 그 크기를 SO1로 하고, 내장RAM(12)의 고속처리영역(PAR)의 선두 어드레스를 AA1로 한다. 여기서 다음 식에 의해, 도입어드레스(AZ1)가, 외장ROM(20)에 저장된 고속동작 필요처리부(PGM1)를 가리키는지 여부를 판단한다.
AO1≤AZ1≤AO1+SO1 .....(1)
식(1)이 참일 때, 도입어드레스(AZ1)는 고속동작 필요처리부(PGM1)를 가리키며, 그렇지 않을 때는, 도입어드레스(AZ1)가 고속동작 필요처리부(PGM1)를 가리키지 않는다고 판단할 수 있다. 그리고 식(1)이 참일 때는, 다음 식에 따라 어드레스변환을 실행한다.
AF←AA1+(AZ1-AO1) .....(2)
그렇지 않을 때는 도입어드레스(AZ1)를 변환하지 않고 그대로 이용한다. 즉,
AF←AZ1 .....(3)
이와 같은 어드레스변환에 의해, 도입어드레스(AZ1)가 외장ROM(20)에서 고속동작 필요처리부(PGM1)가 저장된 범위 내를 가리킬 때, 내장RAM(12)으로 옮겨진 고속동작 필요처리부(PGM1)를 액세스할 수 있으며, 따라서 부분적인 고속동작을 확실하게 실현할 수 있다.
이하, 도 1의 마이크로컴퓨터 응용시스템의 동작에 대해 설명한다. 우선 리셋 해제 후, MPU(11)는 버스(13)를 통해 외장ROM(20)을 차례로 액세스하면서, 초기처리부(PGI)를 실행시킨다. 이 때 MPU(11)가 복사처리부(PGI1)를 실행시킴으로써, 외장ROM(20)에 저장된 프로그램(PG) 중 고속동작 필요처리부(PGM1)가, 내장RAM(12)의 고속처리영역(PAR)으로 복사된다. 즉 본 발명의 제 1 수단이, MPU(11) 및 복사처리부(PGI1)에 의해 실현된다.
이후, MPU(11)는 통상처리부(PGM)를 실행시킨다. 여기서 MPU(11)가 요구하는프로그램데이터의 도입어드레스(AZ1)가 고속동작 필요처리부(PGM1) 이외의 부분을 가리킬 때는, 식(1)이 거짓이 되므로, 어드레스변환부(14)는 도입어드레스(AZ1)를 그대로 어드레스(AF)로서 인출한다. 따라서 외장ROM(20)의 어드레스공간이 지정되고, 마이크로컴퓨터(10)는 통상처리부(PGM)에 따라 동작한다.
다음에, 마이크로컴퓨터(10)의 제어가 고속동작 필요처리부(PGM1)에 이르렀을 경우, MPU(11)가 인출하는 도입어드레스(AZ1)는 고속동작 필요처리부(PGM1)를 가리킨다. 이 때, 식(1)은 참이 되므로, 어드레스변환부(14)는 식(2)에 따라 도입어드레스(AZ1)를 어드레스(AF)로 변환한다. 따라서 내장RAM(12)의 어드레스공간이 지정되고, 마이크로컴퓨터(10)는 고속처리영역(PAR)에 복사된 고속동작 필요처리부(PGM1)에 따라 동작한다.
이상과 같이 본 실시예에 의하면, 외장ROM(20)에 저장된 고속동작 필요처리부(PGM1)가 내장RAM(12)에 복사되어, MPU(11)가 고속동작 필요처리부(PGM1)를 액세스할 때, 어드레스변환부(14)에 의해, 프로그램데이터가 도입될 곳이 외장ROM(20)에서 내장RAM(12)으로 절환된다. 이로써 고속동작 필요처리부(PGM1)를, 저속처리로 충분한 그 밖의 통상처리부(PGM)와 함께 외장ROM(20)에 보존시켜두어도, 고속 처리가 가능하다.
예를 들어, 마츠시타(松下)제 마이크로컴퓨터 MN103시리즈 및 MN102시리즈에서는, 데이터버스 8bit, 액세스타임 125ns의 외장ROM 프로그램은 4MIPS 정도로 동작하는데 반해, 내장RAM의 프로그램은, MN103시리즈에서는 20MIPS, MN102시리즈에서는 10MIPS 정도로 동작 가능하다. 따라서 본 실시예에 의한 효과를 현저하게 얻을 수 있다.
본 실시예에 대한 비교예로서, 마이크로컴퓨터에 어드레스 변환기능을 구성시키지 않고, 고속동작이 필요한 프로그램을 내장RAM에 복사하는 식의 구성도 생각할 수 있다. 이 구성에서는 외장ROM에, 내장RAM에 복사되고서 처음으로 실행 가능한 프로그램이 되는 데이터이미지를 저장해두고, 이를 외장 ROM에서 내장RAM으로 복사하여 동작시킨다. 이를테면 소프트웨어에 따라 고려된 시스템구성이다.
그러나 이 비교예에 관한 구성에서는, 다음과 같은 문제가 발생한다. 즉 고속동작 필요처리부는 내장RAM으로부터 인출되는 프로그램으로서 작성되므로, 외장ROM에 저장됐을 때는 단순한 데이터이미지일 뿐이며, 이로써 이 데이터이미지를 프로그램으로서 인출했을 경우, 마이크로컴퓨터가 폭주해버릴 가능성이 있다. 또 고속동작 필요처리부에 대해, 외장ROM과는 다른 어드레스영역의 내장RAM에서 동작하는 것을 고려하여 프로그램 개발을 진행시켜야 하므로, 개발자는 커다란 부담을 강요당하게 된다.
이에 반해 본 실시예에서는, 도입어드레스(AZ1)가 마이크로컴퓨터(10) 내에서 변환되므로, 소프트웨어 개발자는 마이크로컴퓨터(10) 내부 구조를 의식할 필요 없이, 종래의 외장ROM(20) 상에서 동작하는 프로그램을 개발하는 경우와 마찬가지로 개발을 진행하면 된다. 단, 프로그램(PG) 안에서 고속동작이 필요한 부분을 특정하는 것은 필요하지만, 이는 시스템 개발자에게 있어 그리 어려운 일은 아니다. 또한 최근의 컴파일러 기술에 의해, 고속을 필요로 하는 처리모듈을 특정 블록으로 모으는 것도 가능하다. 따라서 소프트웨어 개발부담도 경감된다.
여기서, 고속동작 필요처리부(PGM1)를 복사하기 위한 프로그램은, 마이크로컴퓨터(10)의 내부, 예를 들어 내장RAM(12)에 저장해두어도 된다.
(제 2 실시예)
도 3은 본 발명의 제 2 실시예에 관한 마이크로컴퓨터 응용시스템의 구성을 나타내는 블록도이다. 도 3에서는 도 1과 공통되는 구성요소에는 도 1과 동일부호를 부여하고 여기서는 그 상세한 설명을 생략한다. 도 3의 구성에서, 도 1과 다른 점은, 마이크로컴퓨터(10A)가 제 1 수단으로서의 DMA회로(16)와, 어드레스변환의 필요여부를 판단하기 위한 조건이 설정 가능한 레지스터(15)를 구비하는 점이다. 어드레스변환부(14) 및 레지스터(15)에 의해 제 2 수단이 구성된다.
우선 본 실시예에서는, DMA회로(16)가, 외장ROM(20)에 저장된 고속동작 필요처리부(PGM1)를 내장RAM(12)으로 전송한다. 때문에 초기처리부(PGI)는 복사처리부(PGI1)를 포함할 필요가 없다. 그리고 DMA회로(16)를 구성시킴으로써, 고속동작 필요처리부(PGM1)가 내장RAM(12)으로 전송되는 동안에, MPU(11)는 병렬로 다른 처리를 실행할 수 있다. 이로써 리셋해제 후부터 통상처리부(PGM)로 이행될 때까지의 시간이 제 1 실시예와 비교하여,
삭감시간＝고속화블록 수×ROM크기×(ROM 판독주기+마이크로컴퓨터 처리시간)만큼 단축된다.
또 레지스터(15)는, 고속동작 필요처리부(PGM1)의 선두어드레스(AO1) 및 크기(SO1)를 각각 저장하는 제 1 및 제 2 영역(151, 152)과, 내장RAM(12) 고속처리영역(PAR)의 선두어드레스(AA1)를 저장하는 제 3 영역(153)과, 고속동작필요처리부(PGM1)의 전송이 완료됐는지 여부를 나타내는 플래그(FL)를 저장하는 제 4 영역(154)을 갖는다. 레지스터(15)는, DMA회로(16)가 고속동작 필요처리부(PGM1)를 내장RAM(12)으로 전송할 때 참조되며, 또 어드레스변환부(14)가 도입어드레스(AZ1)를 변환시킬 때도 참조된다.
여기서, 내장RAM(12) 고속처리영역(PAR)의 선두어드레스(AA1)를 레지스터(15)에 설정함으로써, 고속동작 필요처리부(PGM1)를 옮길 위치의 자유도를 높일 수 있다. 즉 내장RAM(12)의 어느 위치에 고속동작 필요처리부(PGM1)를 배치해도, 그 선두어드레스를 레지스터(15)의 제 3 영역(153)에 저장해두면, 도입어드레스(AZ1)의 변환은 정확하게 실행할 수 있다. 또 고속 액세스가 가능한 메모리가 다른 곳에도 설정돼있을 경우에는, 그 메모리에 고속동작 필요처리부(PGM1)를 배치해도 상관없다. 여기서 레지스터(15)에 저장하는 것은, 반드시 고속처리영역(PAR)의 선두어드레스(AA1)일 필요는 없으며, 고속처리영역(PAR)이 배치된 위치를 나타내는 데이터라면 어떤 것이라도 상관없다.
또한 고속동작 필요처리부(PGM1)의 선두어드레스(AO1)를 레지스터(15)에 설정해둠으로써, 고속동작 필요처리부(PGM1)는, 외장ROM(20)의 어디에 배치돼도 된다. 즉 개발자에게 편리한, 자유도 높은 소프트웨어 개발이 가능해진다. 그리고 레지스터(15)에 저장하는 것은, 반드시 고속동작 필요처리부(PGM1)의 선두어드레스(AO1)일 필요는 없으며, 외장ROM(20)에서 고속동작 필요처리부(PGM1)가 저장된 위치를 나타내는 데이터라면 어떤 것이라도 상관없다.
또, 고속동작 필요처리부(PGM1)의 크기(SO1)를 레지스터(15)에 설정 가능하게 함으로써, 고속동작 필요처리부(PGM1)의 전송처리를 필요 최소한으로 최적화시킬 수 있으므로, 처리시간 낭비를 삭감할 수 있어 통상처리와 병행하여 실행하는 처리의 오버헤드를 경감할 수 있다. 또한 고속처리영역(PAR)의 용량도 최적화시킬 수 있으므로, RAM을 다른 용도에 효율적으로 이용할 수 있다.
그리고 레지스터(15)에 저장되는 고속동작 필요처리부(PGM1)의 선두어드레스 및 크기는, 기능단위인 1모듈을 기준으로 할 필요는 없으며, 모듈 내의 일부, 또는 복수의 기능모듈에 걸친 형태의 설정도 가능하다. 고속동작 필요처리부(PGM1)는 어디까지나 고속으로 동작시키고 싶은 부분을 가리키는 것이다.
또한, 플래그(FL)를 레지스터(15)에 저장함으로써, 어드레스변환부(14)는, 고속동작 필요처리부(PGM1)의 전송이 완료됐는지 여부를 용이하게 인식할 수 있다. 즉 본 실시예에서 어드레스변환부(14)는, 다음 식에 따라 도입어드레스(AZ1)를 변환시킬지 여부를 판단한다.
AO1≤AZ1＜AO1+SO1 && FL＝전송완료 .....(4)
즉, 고속동작 필요처리부(PGM1)가 전송완료일 때, 어드레스변환부(14)는 제 1 실시예와 마찬가지로 동작한다. 그러나 고속동작 필요처리부(PGM1)의 복사가 아직 완료되지 않았을 때는, 레지스터(15)의 제 4 영역(154)에 저장된 플래그(FL)가 미전송 상태를 나타내게 됨으로써, 식(4)의 조건은 거짓이 된다. 이 때, 어드레스변환부(14)는 식(3)에 따라, 도입어드레스(AZ1)를 변환시키지 않고 그대로 어드레스(AF)로서 인출한다. 따라서 외장ROM(20)의 어드레스공간이 선택되고, 마이크로컴퓨터(10A)는 외장ROM(20)에 저장된 고속동작 필요처리부(PGM1)를 실행시킨다. 이와같은 동작에 의해, 통상동작에 있어서 마이크로컴퓨터(10A)가 고속동작 필요처리부(PGM1)의 실행을 개시했을 때, DMA회로(16)에 의한 고속동작 필요처리부(PGM1)의 전송이 미완료이더라도, 그 완료를 기다리지 않고, 동작에러를 일으키는 일없이, 고속동작 필요처리부(PGM1)를 실행시킬 수 있다.
(제 3 실시예)
도 4는 본 발명의 제 3 실시예에 관한 마이크로컴퓨터 응용시스템의 구성을 나타내는 블록도이다. 도 4에서는 도 1 또는 도 3과 공통되는 구성요소에는 도 1 또는 도 3과 동일부호를 부여한다. 도 4의 구성에서, 도 3과 다른 점은, 어드레스변환의 필요여부를 판단하기 위한 조건이 설정 가능한 레지스터를 복수 개(도 4에서는 2 개) 배치한 점이다. 어드레스변환부(14)와, 제 1 및 제 2 레지스터(15A, 15B)에 의해 제 2 수단이 구성된다.
본 실시예에서의 동작은, 기본적으로는 제 2 실시예와 마찬가지이다. 단 복수의 고속동작 필요처리부(PGM1, PGM2)에 대해, 각각 판단조건이 설정 가능하다. 즉 제 1 레지스터(15A)는 프로그램(PG) 내의 제 1 고속동작 필요처리부(PGM1)에 대응하여 배치되고, 제 2 레지스터(15B)는 제 2 고속동작 필요처리부(PGM2)에 대응하여 배치된다. DMA회로(16)는 제 1 및 제 2 고속동작 필요처리부(PGM1, PGM2)를 내장RAM(12) 내의 고속처리영역(PAR1, PAR2)에 각각 복사한다.
이와 같이, 판단조건을 설정하기 위한 레지스터를 복수 개 배치함으로써, 분산된 복수의 고속동작 필요처리부에 대응할 수 있다. 예를 들어 광디스크장치의 제어에는, 중간개입계의 처리나 시간제약이 있는 처리 등, 고속화가 필요한 복수의처리가 있다. 이 제어를 마이크로컴퓨터에 의해 실현할 경우에 본 실시예는 특히 효과적이다. 또 고속동작 필요처리부로서, 마이크로컴퓨터(10B)의 동작상태에 의존하지 않는 공통부분과, 마이크로컴퓨터(10B)의 동작상태에 의존하여 절환되는 개별부분이 있을 경우에도, 복수의 레지스터를 각각의 개별부분에 대응시켜두고, 개별부분의 절환에 대응하여 레지스터를 절환시킴으로써 용이하게 대응할 수 있다. 이로써 개발자에게 보다 쉬운, 자유도 높은 소프트웨어 개발이 가능해진다.
여기서 상기 각 실시예에서는, 마이크로컴퓨터와 외장ROM을 조합시킨 마이크로컴퓨터 응용시스템을 예로 들어 설명했지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 마이크로컴퓨터와 외장ROM이 단일 패키지 내에 실장된 구성이라도 상관없으며, ROM이 마이크로컴퓨터 내부에 배치된 구성이라도 된다. 즉 내장RAM에 비해 액세스속도가 느린 메모리에 프로그램이 저장된 경우라면, 본 발명에 의한 효과는 얻을 수 있다. 도 5는 본 발명에 관한 마이크로컴퓨터 응용시스템의 다른 예이며, 마이크로컴퓨터(10C)가 MPU(11)로부터의 액세스속도가 내장RAM(12)보다 느린 내장ROM(21)을 구비한 구성이다.
여기서, 상기 각 실시예에서는, ROM에 저장된 고속동작 필요처리부를, 내장RAM으로 도입하여 고속 실행하는 것으로 했지만, 본 발명은 이에 한정되는 것이 아니며, 외장RAM으로 도입하도록 해도 상관없다. 즉 MPU에 의해 처리를 실행할 때, 프로그램이 저장된 메모리보다 액세스속도가 빠른 RAM이라면, 외장이라도 본 발명에 의한 효과는 얻어진다. 도 6은 본 발명에 관한 마이크로컴퓨터 응용시스템의 다른 예이며, 마이크로컴퓨터(10D)가 외장ROM(20)과 더불어 외장RAM(22)에도 접속 가능하게 구성된다. 또 도 7도 본 발명에 관한 마이크로컴퓨터 응용시스템의 다른 예이며, 외장RAM(22)이 접속 가능하게 구성된 마이크로컴퓨터(10E)가, MPU(11)로부터의 액세스속도가 외장RAM(22)보다 느린 ROM(21)을 내장한다.
또한, 상술한 각 실시예에서는, MPU에 의해 프로그램을 실행하는 마이크로컴퓨터를 포함하는 마이크로컴퓨터 응용시스템을 예로 들어 설명했지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 각 실시예에서의 마이크로컴퓨터를, DSP(Digital Signal Processor) 등과 같은 연산처리부에 의해 프로그램을 실행하는 신호처리LSI로 치환한, 신호처리시스템에서도, 각 실시예와 마찬가지 효과를 얻을 수 있다. 또 각 실시예에서의 RAM이나 ROM도, 액세스속도가 다른 기억부로 치환해도 된다. 즉 연산처리부가, 제 1 기억부, 및 이 제 1 기억부보다 액세스속도가 느린 제 2 기억부와 액세스 가능한 구성을 갖는 신호처리시스템이라면, 본 발명에 관한 프로그램의 고속처리가 가능하다.
도 11∼도 14는 본 발명에 관한 신호처리시스템의 구성예이며, 상술한 도 1, 도 5∼도 7의 구성과 마찬가지로 동작한다. 도 11∼도 14에서, 신호처리LSI(30, 30A, 30B, 30C)는, 프로그램을 실행하는 연산처리부로서의 DSP(31)를 구비한다. 도 11의 구성에서는, 제 1 기억부로서의 RAM(32)이 신호처리LSI(30)에 내장되며, 제 2 기억부로서의 ROM(40)이 외장된다. 도 12의 구성에서는, 제 1 기억부로서의 RAM(32), 및 제 2 기억부로서의 ROM(40)이 신호처리LSI(30A)에 내장된다. 도 13의 구성에서는, 제 1 기억부로서의 RAM(42), 및 제 2 기억부로서의 ROM(40)이 신호처리LSI(30B)에 외장된다. 도 14의 구성에서는, 제 1 기억부로서의 RAM(42)이 신호처리LSI(30C)에 외장되며, 제 2 기억부로서의 ROM(41)이 내장된다.
이상과 같이 본 발명에 의하면, ROM 또는 제 2 기억부에 저장된 고속동작 필요처리부는, 액세스속도가 빠른 RAM 또는 제 1 기억부로 전송된 후, MPU 또는 연산처리부로부터 액세스되어 실행된다. 더욱이 이 동작은, 프로그램을 옮기는 기능과, 어드레스를 변환시키는 기능에 의해 실현할 수 있으므로, 부분적인 고속동작을, 간단한 구성으로 실현할 수 있다. 또한 고속동작 필요처리부는, 저속으로 실행돼도 되는 다른 프로그램과 함께 제 2 기억부에 저장시켜두면 되므로, 소프트웨어의 기입변환을 유연하게 실행할 수 있어, 소프트웨어의 개발도 용이해진다.

Claims (22)

  1. MPU, 내장RAM, 및 상기 MPU 및 내장RAM을 접속하는 버스를 갖는 마이크로컴퓨터와, 상기 버스와 접속된 외장ROM을 구비하는 마이크로컴퓨터 응용시스템이며,
    상기 외장ROM에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 외장ROM으로부터 상기 내장RAM으로 옮기는 제 1 수단과,
    상기 MPU가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 외장ROM에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 내장RAM의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  2. 제 1 항에 있어서,
    상기 제 1 수단은, 상기 외장ROM에 저장된 프로그램을 상기 MPU가 실행시킴으로써, 실현되는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  3. 제 1 항에 있어서,
    상기 제 1 수단은, 상기 고속동작 필요처리부를, 상기 외장ROM으로부터 상기 내장RAM으로 전송하는 DMA회로를 갖는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  4. 제 1 항에 있어서,
    상기 제 2 수단은,
    상기 도입어드레스 변환의 필요여부를 판단하기 위한 조건이 설정 가능한 레지스터를 구비하며,
    상기 레지스터는 상기 조건으로서, 적어도 상기 외장ROM에서 상기 고속동작 필요처리부가 저장된 위치를 나타내는 데이터가, 설정 가능하게 구성되는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  5. 제 4 항에 있어서,
    상기 레지스터는 상기 조건으로서, 상기 내장RAM에서 상기 고속동작 필요처리부가 배치된 위치를 나타내는 데이터가, 설정 가능하게 구성되는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  6. 제 4 항에 있어서,
    상기 레지스터는 상기 조건으로서, 상기 고속동작 필요처리부가 상기 내장RAM으로 전송됐는지 여부를 나타내는 플래그가, 설정 가능하게 구성되는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  7. 제 4 항에 있어서,
    상기 레지스터를, 복수 개 구비하는 것을 특징으로 하는 마이크로컴퓨터 응용시스템.
  8. MPU, 내장RAM, 및 상기 MPU 및 내장RAM을 접속하는 버스를 가지며, 외장ROM이 상기 버스에 접속 가능하게 구성된 마이크로컴퓨터이며,
    상기 외장ROM에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 외장ROM으로부터 상기 내장RAM으로 옮기는 제 1 수단과,
    상기 MPU가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 외장ROM에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 내장RAM의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 마이크로컴퓨터.
  9. MPU, 내장RAM, 및 상기 MPU 및 내장RAM을 접속하는 버스를 구비하는 마이크로컴퓨터이며,
    상기 버스에 접속되어, 상기 MPU로부터의 액세스 속도가 상기 내장RAM보다 느린 ROM과,
    상기 ROM에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 ROM으로부터 상기 내장RAM으로 옮기는 제 1 수단과,
    상기 MPU가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 ROM에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 내장RAM의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 마이크로컴퓨터.
  10. MPU를 구비하며, 또 외장ROM 및 외장RAM이 접속 가능하게 구성된 마이크로컴퓨터이며,
    상기 외장ROM에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 외장ROM으로부터 상기 외장RAM으로 옮기는 제 1 수단과,
    상기 MPU가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 외장ROM에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 외장RAM의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 마이크로컴퓨터.
  11. MPU를 구비하며, 외장RAM이 접속 가능하게 구성된 마이크로컴퓨터이며,
    상기 MPU로부터의 액세스 속도가 상기 외장RAM보다 느린 ROM과,
    상기 ROM에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 ROM으로부터 상기 외장RAM으로 옮기는 제 1 수단과,
    상기 MPU가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 ROM에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 외장RAM의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 마이크로컴퓨터.
  12. 연산처리부, 내장 제 1 기억부, 및 상기 연산처리부 및 제 1 기억부를 접속하는 버스를 갖는 신호처리LSI와, 상기 버스와 접속되며, 상기 연산처리부로부터의 액세스 속도가 상기 제 1 기억부보다 느린, 외장 제 2 기억부를 구비하는 신호처리시스템이며,
    상기 제 2 기억부에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 제 2 기억부로부터 상기 제 1 기억부로 옮기는 제 1 수단과,
    상기 연산처리부가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 제 2 기억부에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 제 1 기억부의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 신호처리시스템.
  13. 제 12 항에 있어서,
    상기 제 1 수단은, 상기 제 2 기억부에 저장된 프로그램을 상기 연산처리부가 실행함으로써, 실현되는 것을 특징으로 하는 신호처리시스템.
  14. 제 12 항에 있어서,
    상기 제 1 수단은, 상기 고속동작 필요처리부를, 상기 제 2 기억부로부터 상기 제 1 기억부로 전송하는 DMA회로를 갖는 것을 특징으로 하는 신호처리시스템.
  15. 제 12 항에 있어서,
    상기 제 2 수단은,
    상기 도입어드레스 변환의 필요여부를 판단하기 위한 조건이 설정 가능한 레지스터를 구비하며,
    상기 레지스터는 상기 조건으로서, 적어도 상기 제 2 기억부에서 상기 고속동작 필요처리부가 저장된 위치를 나타내는 데이터가, 설정 가능하게 구성되는 것을 특징으로 하는 신호처리시스템.
  16. 제 15 항에 있어서,
    상기 레지스터는 상기 조건으로서, 상기 제 1 기억부에서 상기 고속동작 필요처리부가 배치된 위치를 나타내는 데이터가, 설정 가능하게 구성되는 것을 특징으로 하는 신호처리시스템.
  17. 제 15 항에 있어서,
    상기 레지스터는 상기 조건으로서, 상기 고속동작 필요처리부가 상기 제 1 기억부로 전송됐는지 여부를 나타내는 플래그가, 설정 가능하게 구성되는 것을 특징으로 하는 신호처리시스템.
  18. 제 15 항에 있어서,
    상기 레지스터를, 복수 개 구비하는 것을 특징으로 하는 신호처리시스템.
  19. 연산처리부, 내장 제 1 기억부, 및 상기 연산처리부 및 제 1 기억부를 접속하는 버스를 가지며, 또 상기 연산처리부로부터의 액세스 속도가 상기 제 1 기억부보다 느린, 외장 제 2 기억부가 상기 버스에 접속 가능하게 구성된 신호처리LSI이며,
    상기 제 2 기억부에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 제 2 기억부로부터 상기 제 1 기억부로 옮기는 제 1 수단과,
    상기 연산처리부가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 제 2 기억부에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 제 1 기억부의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 신호처리LSI.
  20. 연산처리부, 내장 제 1 기억부, 및 상기 연산처리부와 제 1 기억부를 접속하는 버스를 갖는 신호처리LSI이며,
    상기 버스에 접속되며, 상기 연산처리부로부터의 액세스 속도가 상기 제 1 기억부보다 느린 제 2 기억부와,
    상기 제 2 기억부에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 제 2 기억부로부터 상기 제 1 기억부로 옮기는 제 1 수단과,
    상기 연산처리부가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 제 2 기억부에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬때, 상기 도입어드레스를, 상기 제 1 기억부의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 신호처리LSI.
  21. 연산처리부를 가지며, 또 외장 제 1 기억부, 및 상기 연산처리부로부터의 액세스 속도가 상기 제 1 기억부보다 느린 외장 제 2 기억부가 접속 가능하게 구성된 신호처리LSI이며,
    상기 제 2 기억부에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 제 2 기억부로부터 상기 제 1 기억부로 옮기는 제 1 수단과,
    상기 연산처리부가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 제 2 기억부에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 제 1 기억부의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 신호처리LSI.
  22. 연산처리부를 가지며, 외장 제 1 기억부가 접속 가능하게 구성된 신호처리LSI이며,
    연산처리부로부터의 액세스 속도가 상기 제 1 기억부보다 느린 제 2 기억부와,
    상기 제 2 기억부에 저장된 프로그램 중, 고속동작이 필요한 고속동작 필요처리부를, 상기 제 2 기억부로부터 상기 제 1 기억부로 옮기는 제 1 수단과,
    상기 연산처리부가 프로그램 데이터를 도입하기 위해 지정하는 도입어드레스가, 상기 제 2 기억부에서 상기 고속동작 필요처리부가 저장된 범위 내를 가리킬 때, 상기 도입어드레스를, 상기 제 1 기억부의 상기 고속동작 필요처리부의 대응개소 어드레스로 변환시키는 제 2 수단을 구비하는 것을 특징으로 하는 신호처리LSI.
KR1020040015281A 2003-03-07 2004-03-06 마이크로컴퓨터 응용시스템, 마이크로컴퓨터,신호처리시스템 및 신호처리ｌｓｉ KR20040081030A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00062092 2003-03-07
JP2003062092 2003-03-07

Publications (1)

Publication Number Publication Date
KR20040081030A true KR20040081030A (ko) 2004-09-20

Family

ID=32923654

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040015281A KR20040081030A (ko) 2003-03-07 2004-03-06 마이크로컴퓨터 응용시스템, 마이크로컴퓨터,신호처리시스템 및 신호처리ｌｓｉ

Country Status (3)

Country Link
US (1) US7206894B2 (ko)
KR (1) KR20040081030A (ko)
CN (1) CN100345107C (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107003966B (zh) * 2014-12-05 2020-01-14 三菱电机株式会社 写入许可电路、访问切换电路以及模拟数字变换单元
CN113485189A (zh) * 2021-07-09 2021-10-08 绍兴光大芯业微电子有限公司 低速单片机实现代码高速运行且数据掉电不丢失的系统、方法、装置、存储器及其存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4704298A (en) * 1986-07-31 1987-11-03 The Research Foundation Of State University Of New York Coating spherical objects
US5189598A (en) * 1990-08-14 1993-02-23 Dallas Semiconductor Corporation Dual function microboard with a row of connectors on two edges
KR960001273B1 (ko) * 1991-04-30 1996-01-25 가부시키가이샤 도시바 단일칩 마이크로컴퓨터
JP3904244B2 (ja) * 1993-09-17 2007-04-11 株式会社ルネサステクノロジ シングル・チップ・データ処理装置
JPH07219766A (ja) * 1994-02-02 1995-08-18 Toshiba Corp 演算処理装置
US5867726A (en) * 1995-05-02 1999-02-02 Hitachi, Ltd. Microcomputer
US5795529A (en) * 1995-05-31 1998-08-18 Acushnet Company Fast thermal response mold
JPH1139212A (ja) * 1997-07-17 1999-02-12 Mitsubishi Electric Corp マイクロコンピュータ
US6200650B1 (en) * 1999-05-26 2001-03-13 Ppg Industries Ohio, Inc. Processes for drying and curing primer coating compositions
US6319563B1 (en) * 1999-12-08 2001-11-20 Callaway Golf Company Golf ball painting method
EP1116501A3 (en) * 1999-12-14 2005-09-28 Dunlop Sports Group Americas Inc. Method for coating golf balls with a dry-on-line clear polyurethane composition
US6245386B1 (en) * 2000-04-26 2001-06-12 Callaway Golf Company Method and system for finishing a golf ball
WO2001094452A2 (en) * 2000-06-08 2001-12-13 Lord Corporation Uv curable coating for golf balls
DE10040267A1 (de) * 2000-08-17 2002-02-28 Philips Corp Intellectual Pty Prozessor-Speicher-System

Also Published As

Publication number Publication date
US7206894B2 (en) 2007-04-17
CN100345107C (zh) 2007-10-24
US20040177227A1 (en) 2004-09-09
CN1532695A (zh) 2004-09-29

Similar Documents

Publication Publication Date Title
KR100242484B1 (ko) 캐쉬 메모리 시스템의 성능 최적화 방법 및 장치
JP3330378B2 (ja) リアルタイムプログラム言語アクセラレータ
US4524416A (en) Stack mechanism with the ability to dynamically alter the size of a stack in a data processing system
TWI541658B (zh) 資料處理裝置及半導體積體電路裝置
US7853776B2 (en) Handover between software and hardware accelerator
US7065632B1 (en) Method and apparatus for speculatively forwarding storehit data in a hierarchical manner
JP4801605B2 (ja) Ｓｉｍｄ型マイクロプロセッサ
KR100272622B1 (ko) 데이타 처리장치
JPS63193246A (ja) 集積キャッシュ・メモリと外部メモリの間の一貫性を保つ方法と装置
JPH05257808A (ja) マイクロプロセッサ及びその動作変換方法
KR20040081030A (ko) 마이크로컴퓨터 응용시스템, 마이크로컴퓨터,신호처리시스템 및 신호처리ｌｓｉ
EP0113460A2 (en) Symbolic language data processing system
US6298355B1 (en) Computer system
JP2004295874A (ja) マイコン応用システムおよびマイコン、並びに、信号処理システムおよび信号処理ｌｓｉ
US5925122A (en) Data processing unit which pre-fetches instructions of different lengths to conduct processing
EP1285340A2 (en) Shared bus interface for digital signal processor
EP0915416B1 (en) System for allowing a two word instruction to be executed in a single cycle and method therefor
JP2011118744A (ja) 情報処理装置
JP3077807B2 (ja) マイクロコンピュータシステム
JP2945525B2 (ja) プロセッサ、メモリ、およびデータ処理装置
GB2115963A (en) Binding memory contents into machine registers
JP3147884B2 (ja) 記憶装置及び情報処理装置
JP2696578B2 (ja) データ処理装置
JP3006487B2 (ja) エミュレーション装置
JPH07175661A (ja) ユーザプログラムロード方式

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid