KR20040073110A - 엠아이엠 캐패시터 형성 방법 - Google Patents
엠아이엠 캐패시터 형성 방법 Download PDFInfo
- Publication number
- KR20040073110A KR20040073110A KR1020030009085A KR20030009085A KR20040073110A KR 20040073110 A KR20040073110 A KR 20040073110A KR 1020030009085 A KR1020030009085 A KR 1020030009085A KR 20030009085 A KR20030009085 A KR 20030009085A KR 20040073110 A KR20040073110 A KR 20040073110A
- Authority
- KR
- South Korea
- Prior art keywords
- upper electrode
- forming
- dielectric film
- etching
- gas
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 51
- 239000003990 capacitor Substances 0.000 title claims abstract description 25
- 238000005530 etching Methods 0.000 claims abstract description 31
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 14
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 14
- 239000010703 silicon Substances 0.000 claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 230000001590 oxidative effect Effects 0.000 claims abstract description 5
- 239000007789 gas Substances 0.000 claims description 40
- 238000001312 dry etching Methods 0.000 claims description 6
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 5
- 150000004767 nitrides Chemical class 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 abstract description 9
- 229910052751 metal Inorganic materials 0.000 abstract description 9
- 239000012212 insulator Substances 0.000 abstract description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 엠아이엠(MIM) 캐패시터 형성 방법에 관한 것으로, 상부 전극 식각시 유전막의 손실을 억제하고, 유전막의 두께를 감소시켜 캐패시터의 단위 면적당 용량을 증가시키기 위해서, 본 발명은 주 공정가스인 Cl2와 함께 Ox가 함유된 가스를 함께 공정가스로 사용함으로써, 상부 전극층에 대한 식각 중 오버 에칭 진행 과정에서 유전막이 노출될 경우 노출된 유전막을 Ox로 산화시켜 노출된 유전막 위에 산화막을 형성하여 Cl2가스에 의한 노출된 유전막의 손실을 방지할 수 있는 MIM 캐패시터 형성 방법을 제공한다.
Description
본 발명은 엠아이엠(MIM; Metal Insulator Metal) 캐패시터 형성 방법에 관한 것으로, 더욱 상세하게는 상부 전극층 식각 공정에서 유전막과의 선택비를 높일 수 있는 엠아이엠 캐패시터 형성 방법에 관한 것이다.
반도체 제조 공정 중 알에프(RF) 소자에 주로 이용되는 MIM 캐패시터(30)는, 도 1에 도시된 바와 같이, 실리콘 기판(31) 내에 형성된 하부 전극(32)과, 하부 전극(32) 위에 형성된 유전막(33) 그리고 하부 전극(32) 위의 유전막(33) 위에 형성된 상부 전극(34)으로 구성된다.
상부 전극(34)으로는 Ta, TaN, Ti, TiN 등의 금속이 사용되며, 건식 식각 방법으로 형성한다. 금속의 건식 식각에 사용되는 공정가스로는 BCl3/Cl2, BCl3/Cl2/N2, Cl2/N2등이 있으며, BCl3가 함유된 공정가스는 이온 스퍼터링(ion sputtering)에 의해 유전체와의 선택비에 영향을 많이 주기 때문에, MIM 구조의 금속 건식 식각에는 주로 Cl2/N2가스가 사용되고 있다.
그리고 MIM 캐패시터(30)의 용량을 증가시키기 위한 목적으로, 유전막(33)은약 550Å 이하의 두께로 형성한다.
한편 Cl2/N2가스를 공정가스로 사용할 경우 상부 전극(34)에 대한 유전막(33)의 선택비가 낮기 때문에, 도 1에 도시된 바와 같이, 상부 전극(34)에 대한 오버 에칭(over etching) 동안 선택비가 낮은 유전막(33)이 손실이 발생된다. 그런데, MIM 캐패시터의 유전막(33)의 두께가 얇기 때문에, 상부 전극(34)의 식각시 과잉 오버 에칭이 발생될 경우 유전막(33) 아래의 하부 전극(32)이 노출되는 불량이 발생될 수 있다. 도 1의 "A"는 상부 전극(34)의 과잉 오버 에칭에 의해 상부 전극(34) 외측의 유전막(33)이 수십Å 이하로 아주 미약하게 남아 있는 상태를 도시하고 있다.
특히 차세대 반도체 소자는 단위 면적당 캐패시터의 용량을 증가시키기 위해서, 유전막의 유전 상수를 증가시키고 유전막의 두께를 감소시키는 쪽으로 개발되고 있다. 그러나 상부 전극의 식각에 따른 유전막의 손실에 의해 하부 전극의 노출이 문제화되기 때문에, 유전막의 두께 감소에는 한계가 있었다.
따라서, 본 발명의 목적은 상부 전극 식각시 유전막의 손실을 최소화할 수 있도록 하는 데 있다.
본 발명의 다른 목적은 유전막의 두께를 감소시켜 캐패시터의 단위 면적당 용량을 증가시킬 수 있도록 하는 데 있다.
도 1은 종래기술에 따른 엠아이엠 캐패시터 형성 방법에 따라 제조된 엠아이엠 캐패시터를 보여주는 사진이다.
도 2는 본 발명의 실시예에 따른 엠아이엠 캐패시터 형성 방법에 따른 공정도이다.
도 3 내지 도 7은 도 2의 형성 방법에 따른 각 단계를 보여주는 단면도로서,
도 3은 하부 전극 위에 유전막을 형성하는 단계를 보여주는 단면도이고,
도 4는 상부 전극층을 형성하는 단계를 보여주는 단면도이고,
도 5는 상부 전극층 위에 식각 마스크를 형성하는 단계를 보여주는 단면도이고,
도 6은 상부 전극층을 Cl2/Ox 플라즈마로 식각하는 단계를 보여주는 단면도이고,
도 7은 식각 마스크를 제거하여 상부 전극을 형성하는 단계를 보여주는 단면도이다.
* 도면의 주요 부분에 대한 설명 *
20 : MIM 캐패시터 21 : 실리콘 기판
22 : 하부 전극 23 : 유전막
24 : 상부 전극 24a : 상부 전극층
25 : 식각 마스크 26 : 산화막
상기 목적을 달성하기 위하여, 본 발명은 주 공정가스인 Cl2와 함께 Ox가 함유된 가스를 함께 공정가스로 사용함으로써, 상부 전극층에 대한 식각 중 오버 에칭 진행 과정에서 유전막이 노출될 경우 노출된 유전막을 Ox로 산화시켜 노출된 유전막 위에 산화막을 형성하여 Cl2가스에 의한 노출된 유전막의 손실을 방지할 수 있는 MIM 캐패시터 형성 방법을 제공한다.
즉, 본 발명은 엠아이엠(MIM) 캐패시터 형성 방법으로, (a) 실리콘 기판을 준비하는 단계와; (b) 상기 실리콘 기판 내부의 소정의 영역에 하부 전극을 형성하는 단계와; (c) 상기 하부 전극을 포함한 상기 실리콘 기판의 상부면에 유전막을 형성하는 단계와; (d) 상기 유전막 위에 상부 전극층을 형성하는 단계와; (e) 상부 전극으로 형성될 상기 하부 전극 위의 상기 유전막 위에 식각 마스크를 형성하는 단계와; (f) 상기 식각 마스크 외측의 상부 전극층을 Cl2/Ox 혼합 가스를 공급하여 건식 식각하는 단계; 및 (g) 상기 식각 마스크를 제거하여 상부 전극을 형성하는 단계;를 포함하며,
상기 (f) 단계에서, 상기 상부 전극층의 식각 중 오버 에칭 과정에서 노출되는 상기 유전막을 산화시켜 Cl2 가스에 의한 상기 유전막의 손실을 억제하는 것을 특징으로 하는 엠아이엠(MIM) 캐패시터 형성 방법을 제공한다.
본 발명의 형성 방법에 따른 (f) 단계에서 Ox는 O2또는 O가 함유된 가스이다.
본 발명의 형성 방법에 따른 (f) 단계에서 Cl2/O2혼합 가스에 N2가스가 첨가하여 사용할 수 있다.
본 발명의 형성 방법에 따른 (f) 단계에서 Cl2에 N2O가 혼합된 가스를 사용할 수 있다.
그리고, 본 발명의 형성 방법에 따른 (f) 단계에서 Ox가 함유된 가스는 전체 유량의 0.5% 내지 10%를 공급하는 것이 바람직하다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 보다 상세하게 설명하고자 한다.
도 2는 본 발명의 실시예에 따른 엠아이엠 캐패시터 형성 방법에 따른 공정도(10)이다. 그리고 도 3 내지 도 7은 도 2의 형성 방법에 따른 각 단계를 보여주는 단면도이다. 도 2 내지 도 7을 참조하여 본 발명에 따른 MIM 캐패시터 형성 방법의 한가지 실시예에 대하여 설명하겠다. 한편 도면을 통틀어 동일한 도면부호는 동일한 구성요소를 나타낸다.
먼저 도 3에 도시된 바와 같이, 본 실시예의 형성 방법은 실리콘 기판(21)의 준비 단계로부터 출발한다(도 2의 11).
다음으로, 실리콘 기판(21) 내부의 소정의 영역에 하부 전극(22)을 형성하는 단계가 진행된다(도 2의 12). 하부 전극(22)으로는 Cu를 비롯하여 Al, TaN, TiN 등의 도전성이 양호한 금속을 사용한다.
다음으로 하부 전극(22)을 포함한 실리콘 기판(21)의 상부면에 소정의 두께로 유전막(23)을 형성하는 단계가 진행된다(도 2의 13). 유전막(23)으로는 SiN, BN 등과 같은 질화막이나, 상기의 질화막 위에 산화막이 적층된 다층의 절연막을 증착하여 형성한다.
다음으로 도 4에 도시된 바와 같이, 유전막(23) 위에 상부 전극으로 형성될 상부 전극층(24a)을 형성하는 단계가 진행된다(도 2의 14). 상부 전극층(24a)으로는 Ta, TaN, Ti, TiN과 같은 금속을 증착하여 형성한다.
다음으로 도 5에 도시된 바와 같이, 식각 마스크(25)를 형성하는 단계가 진행된다(도 2의 15). 식각 마스크(25)로는 포토레지스트(photoresist)를 이용한 포토 마스크(photo mask), 산화물(Oxide)과 질화막(SiN)을 이용한 하드 마스크(hard mask)를 사용한다. 이때, 식각 마스크(25)는 상부 전극이 형성될 하부 전극(22) 위의 상부 전극층(24a) 위에 형성된다.
다음으로 도 6에 도시된 바와 같이, 식각 마스크(25) 외측의 상부 전극층(도 5의 24a)을 Cl2/Ox의 혼합가스를 이용한 건식 식각하는 단계가 진행된다(도 2의 16). 즉, Cl2/Ox의 혼합가스로 플라즈마를 형성하여 식각 마스크(25) 외측의 유전막(23) 위의 상부 전극층을 제거한다.
이때, 상부 전극층에 대한 식각 공정에서 상부 전극층에 대한 유전막(23)의 선택비를 높이기 위해서, 주 공정가스인 Cl2와 함께 Ox가 함유된 가스를 함께 공정가스로 사용한다. 따라서 상부 전극층에 대한 식각 중 오버 에칭 진행 과정에서 노출된 유전막(23)을 Ox로 산화시켜 노출된 유전막(23) 위에 산화막(26)을 형성하여 Cl2플라즈마에 노출된 유전막(23)의 손실을 억제한다. 즉, 유전막923) 위에 형성된 산화막(26)은 Cl2플라즈마와 거의 반응하지 않기 때문에, 유전막(23)의 손실을 막아 유전막(23) 위의 상부 전극층의 선택적 식각이 가능하게 된다.
Cl2/Ox 혼합가스로는 Cl2에 O2또는 O가 함유된 가스를 사용하게 되는데, 예컨대, Cl2/O2혼합 가스에 N2가스가 첨가하여 사용하거나, Cl2에 N2O가 혼합된 가스를 사용할 수 있다.
이때, Cl2/Ox의 혼합가스에서 Ox가 함유된 가스를 전체 유량의 0.5% 내지 10%를 공급하는 것이 바람직하다. 왜냐하면, Ox가 함유된 가스를 전체 유량의 0.5% 이하로 할 경우는 노출된 유전막 위에 산화막이 거의 형성되지 않고, 반대로 10% 이상으로 할 경우는 상부 전극층의 식각 중단(etch-stop)이 발생될 수 있기 때문이다.
마지막으로 도 7에 도시된 바와 같이, 식각 마스크(도 6의 25)를 제거하여 상부 전극(24)을 형성(도 2의 17)함으로써 MIM 캐패시터(20)를 형성하게 된다. 한편 유전막(23) 상부에 형성된 산화막(도 6의 26)은 식각 마스크를 제거하는 과정에서 함께 제거한다.
따라서 유전막(23)의 손실이 거의 없는 MIM 캐패시터(20)를 형성할 수 있기 때문에, 상부 전극(24) 아래의 유전막(23)의 두께를 감소시켜 궁극적으로 MIM 캐패시터(20)의 용량을 증가시킬 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.
따라서, 본 발명의 형성 방법에 따르면, 주 공정가스인 Cl2와 함께 Ox가 함유된 가스를 함께 공정가스로 사용함으로써, 상부 전극층에 대한 식각 중 오버 에칭 진행 과정에서 유전막이 노출될 경우 노출된 유전막을 Ox로 산화시켜 노출된 유전막 위에 산화막을 형성하여 Cl2가스에 의한 노출된 유전막의 손실을 방지할 수 있다.
그로 인하여 상부 전극 아래의 유전막의 두께를 더욱 얇게 가져갈 수 있기 때문에, 캐패시터의 단위 면적당 용량을 증가시킬 수 있다.
Claims (7)
- 엠아이엠(MIM) 캐패시터 형성 방법으로,(a) 실리콘 기판을 준비하는 단계와;(b) 상기 실리콘 기판 내부의 소정의 영역에 하부 전극을 형성하는 단계와;(c) 상기 하부 전극을 포함한 상기 실리콘 기판의 상부면에 유전막을 형성하는 단계와;(d) 상기 유전막 위에 상부 전극층을 형성하는 단계와;(e) 상부 전극으로 형성될 상기 하부 전극 위의 상기 유전막 위에 식각 마스크를 형성하는 단계와;(f) 상기 식각 마스크 외측의 상부 전극층을 Cl2/Ox 혼합 가스를 공급하여 건식 식각하는 단계와;(g) 상기 식각 마스크를 제거하여 상부 전극을 형성하는 단계;를 포함하며,상기 (f) 단계에서, 상기 상부 전극층의 식각 중 오버 에칭 과정에서 노출되는 상기 유전막을 산화시켜 Cl2 가스에 의한 상기 유전막의 손실을 억제하는 것을 특징으로 하는 엠아이엠(MIM) 캐패시터 형성 방법.
- 제 1항에 있어서, 상기 (f) 단계에서 Ox는 O2또는 O가 함유된 가스인 것을 특징으로 하는 엠아이엠(MIM) 캐패시터 형성 방법.
- 제 2항에 있어서, 상기 (f) 단계에서 Cl2/O2혼합 가스에 N2가스가 첨가된 것을 특징으로 엠아이엠(MIM) 캐패시터 형성 방법.
- 제 2항에 있어서, 상기 (f) 단계에서 Cl2에 N2O가 혼합된 가스를 사용하는 것을 특징으로 하는 엠아이엠(MIM) 캐패시터 형성 방법.
- 제 1항 내지 제 4항의 어느 한 항에 있어서, 상기 (f) 단계에서 Ox가 함유된 가스를 전체 유량의 0.5% 내지 10%를 공급하는 것을 특징으로 하는 엠아이엠(MIM) 캐패시터 형성 방법.
- 제 1항에 있어서, 상기 하부 전극은 Cu, Al, TaN 또는 TiN 중의 어느 하나 이고, 상기 유전막은 SiN, BN과 같은 질화막 또는 상기 질화막 위에 산화막이 적층된 다층 절연막이고, 상기 상부 전극은 Ta, TaN, Ti 도는 TiN 중의 어느 하나 인 것을 특징으로 엠아이엠(MIM) 캐패시터 형성 방법.
- 제 1항에 있어서, 상기 (e) 단계의 상기 식각 마스크는 포토 마스크 또는 하드 마스크인 것을 특징으로 하는 엠아이엠(MIM) 캐패시터 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030009085A KR20040073110A (ko) | 2003-02-13 | 2003-02-13 | 엠아이엠 캐패시터 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020030009085A KR20040073110A (ko) | 2003-02-13 | 2003-02-13 | 엠아이엠 캐패시터 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20040073110A true KR20040073110A (ko) | 2004-08-19 |
Family
ID=37360442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020030009085A KR20040073110A (ko) | 2003-02-13 | 2003-02-13 | 엠아이엠 캐패시터 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20040073110A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110414B2 (en) | 2009-04-30 | 2012-02-07 | Texas Instruments Incorporated | Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes |
-
2003
- 2003-02-13 KR KR1020030009085A patent/KR20040073110A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8110414B2 (en) | 2009-04-30 | 2012-02-07 | Texas Instruments Incorporated | Forming integrated circuit devices with metal-insulator-metal capacitors using selective etch of top electrodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20060073614A1 (en) | Ferroelectric capacitor structure and manufacturing method thereof | |
| US20080160739A1 (en) | Method for fabricating semiconductor device | |
| JP2001189302A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| KR100332517B1 (ko) | 에칭 방법 및 에칭 마스크 | |
| JP2000100749A (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI284250B (en) | Hardmask with high selectivity for Ir barriers for ferroelectric capacitor manufacturing | |
| KR20040073110A (ko) | 엠아이엠 캐패시터 형성 방법 | |
| JP2007096214A (ja) | 半導体装置の製造方法 | |
| GB2320613A (en) | Interconnect fabrication | |
| TWI278035B (en) | Method for fabricating semiconductor device | |
| KR100269298B1 (ko) | 반도체장치의백금막식각방법 | |
| KR100507872B1 (ko) | 반도체 장치 제조 방법 | |
| KR100945877B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100386612B1 (ko) | 반도체소자의 커패시터 제조방법 | |
| KR100875647B1 (ko) | 반도체소자의 캐패시터 형성방법 | |
| KR20000003511A (ko) | 질화티타늄막을 이용한 반도체 소자의 캐패시터 형성 방법 | |
| JP2002208633A (ja) | 半導体装置およびその製造方法 | |
| KR100859254B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100448855B1 (ko) | 반도체소자의 제조방법 | |
| KR20010004591A (ko) | 반도체 소자의 하드 마스크막 식각방법 | |
| KR100275116B1 (ko) | 반도체소자의커패시터형성방법 | |
| JP2004158821A (ja) | 半導体装置の製造方法 | |
| KR100844937B1 (ko) | 반도체 소자 제조 방법 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| KR20020014228A (ko) | 하드마스크를 이용한 캐패시터 전극 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |